JPH0624300B2 - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH0624300B2 JPH0624300B2 JP57216842A JP21684282A JPH0624300B2 JP H0624300 B2 JPH0624300 B2 JP H0624300B2 JP 57216842 A JP57216842 A JP 57216842A JP 21684282 A JP21684282 A JP 21684282A JP H0624300 B2 JPH0624300 B2 JP H0624300B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- collector
- output
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】 本発明は、各種音響機器に用いて好適な増幅器に関す
る。
る。
音響機器の出力段には、電源側トランジスタと接地側ト
ランジスタとをたて型に接続した、プッシュプル電力増
幅回路が多用されている。プッシュプル電力増幅回路に
入力信号が供給されると、その極性に対応して一方がオ
ン状態に動作し、他方がオフ状態に動作する。この動作
が交互に行われて、交流出力が得られるのであるが、パ
ワートランジスタのオン・オフ動作が遅延することがあ
る。
ランジスタとをたて型に接続した、プッシュプル電力増
幅回路が多用されている。プッシュプル電力増幅回路に
入力信号が供給されると、その極性に対応して一方がオ
ン状態に動作し、他方がオフ状態に動作する。この動作
が交互に行われて、交流出力が得られるのであるが、パ
ワートランジスタのオン・オフ動作が遅延することがあ
る。
この現象は、トランジスタのストレージタイムとして知
られている。ストレージタイムは、トランジスタのベー
スに過大な入力電流が供給され、トランジスタのベース
・エミッタ接合が順方向バイアスされるだけでなく、そ
のベース・コレクタ接合も順方向バイアスされ、結果と
してトランジスタが飽和領域に駆動された時に発生す
る。
られている。ストレージタイムは、トランジスタのベー
スに過大な入力電流が供給され、トランジスタのベース
・エミッタ接合が順方向バイアスされるだけでなく、そ
のベース・コレクタ接合も順方向バイアスされ、結果と
してトランジスタが飽和領域に駆動された時に発生す
る。
本発明者等の検討によると、初段増幅回路からプッシュ
プル出力増幅回路までの一連の増幅系において、入力信
号が大振幅（過大入力）のとき、各段の電圧増幅用もし
くは電流増幅用のトランジスタが飽和領域に駆動される
危険があり、ストレージタイムが発生することが判明し
た。トランジスタのベースに過大電流が供給されると、
その後にベース入力電流が零となっても領域中にエミッ
タ領域およびコレクタ領域より注入された少数キャリヤ
が、ライフタイム相当の時間蓄積されるのでコレクタ出
力電流はベース入力電流の波形変化に対応せず波形歪が
発生する。従って、ストレージタイムに対応した時間幅
の間、出力信号に高調波成分が表われることもある。上
記出力信号の波形歪は、音響機器において音質劣化とな
って表われることが判明した。また、出力信号に高調波
成分が表われると、いわゆるラジカセの場合など、電波
として放射した後アンテナに受信され、これがノイズの
一因となることも判明した。
プル出力増幅回路までの一連の増幅系において、入力信
号が大振幅（過大入力）のとき、各段の電圧増幅用もし
くは電流増幅用のトランジスタが飽和領域に駆動される
危険があり、ストレージタイムが発生することが判明し
た。トランジスタのベースに過大電流が供給されると、
その後にベース入力電流が零となっても領域中にエミッ
タ領域およびコレクタ領域より注入された少数キャリヤ
が、ライフタイム相当の時間蓄積されるのでコレクタ出
力電流はベース入力電流の波形変化に対応せず波形歪が
発生する。従って、ストレージタイムに対応した時間幅
の間、出力信号に高調波成分が表われることもある。上
記出力信号の波形歪は、音響機器において音質劣化とな
って表われることが判明した。また、出力信号に高調波
成分が表われると、いわゆるラジカセの場合など、電波
として放射した後アンテナに受信され、これがノイズの
一因となることも判明した。
依って、本発明の目的とするところは、波形歪の低減さ
れた増幅器を提供することにある。
れた増幅器を提供することにある。
以下、第１及び第２図を参照して本発明の電圧利得可変
増幅器の一実施例を述べる。
増幅器の一実施例を述べる。
端子１は、電圧利得可変増幅器（以下において増幅器と
いう）を半導体集積回路化した際の外部接続端子を示
し、入力信号ＶINが供給される。入力信号ＶINは、初段
増幅回路１によってＡ倍に増幅され、次段のＡ級駆動増
幅器２へ供給される。Ａ級駆動増幅器２は、ダーリント
ン接続されたトランジスタＱ1，Ｑ2，位相補償用コンデ
ンサＣ1等によって構成されている。
いう）を半導体集積回路化した際の外部接続端子を示
し、入力信号ＶINが供給される。入力信号ＶINは、初段
増幅回路１によってＡ倍に増幅され、次段のＡ級駆動増
幅器２へ供給される。Ａ級駆動増幅器２は、ダーリント
ン接続されたトランジスタＱ1，Ｑ2，位相補償用コンデ
ンサＣ1等によって構成されている。
Ａ級増幅器２の出力信号は、トランジスタＱ2のコレク
タに表われる。ＣＳ1は定電流負荷回路である。Ａ級増
幅器２の出力信号Ｖ0が正極性であるとき、定電流回路
ＣＳ1から得られる電流は、ダーリントン接続された電
源側トランジスタＱ3のベースへ流れ、そのエミッタ電
流によってトランジスタＱ4がオン状態に動作する。こ
の際、トランジスタＱ5はオフ状態であり、接地側パワ
ートランジスタＱ6もオフ状態となる。＋ＶCC1電源か
ら、トランジスタＱ4，出力端子２，コンデンサＣ2を介
し、負荷であるスピーカＳPに出力電流Ｉ1が流れる。そ
して、出力端子２の振幅の変化は、帰還係数βの負帰還
回路３を介して初段増幅回路１の入力端へ負帰還され
る。
タに表われる。ＣＳ1は定電流負荷回路である。Ａ級増
幅器２の出力信号Ｖ0が正極性であるとき、定電流回路
ＣＳ1から得られる電流は、ダーリントン接続された電
源側トランジスタＱ3のベースへ流れ、そのエミッタ電
流によってトランジスタＱ4がオン状態に動作する。こ
の際、トランジスタＱ5はオフ状態であり、接地側パワ
ートランジスタＱ6もオフ状態となる。＋ＶCC1電源か
ら、トランジスタＱ4，出力端子２，コンデンサＣ2を介
し、負荷であるスピーカＳPに出力電流Ｉ1が流れる。そ
して、出力端子２の振幅の変化は、帰還係数βの負帰還
回路３を介して初段増幅回路１の入力端へ負帰還され
る。
なお、ダイオードＤ1，Ｄ2，Ｄ3はレベルシフト用であ
り、２番端子の電圧レベル を基準にして、定電流回路ＣＳ2を介して供給される電
流にもとづきトランジスタＱ7のベース電圧を所定の電
圧値に保持する。そして、Ａ級増幅器２の出力信号Ｖ0
が負極性のとき、＋ＶCC1電源、トランジスタＱ7，Ｑ5
を介してトランジスタＱ6にベース電流が供給され、こ
れがオン状態に動作する。この際、トランジスタＱ3，
Ｑ4はオフ状態となり、出力電流Ｉ2が流れる。そして、
２番端子の振幅の変化は、β倍の負帰還回路３を介して
初段増幅器１の入力端へ帰還される。なお、コンデンサ
Ｃ3は、いわゆるブートストラップ動作によって、＋Ｖ
CC1の電圧よりも高レベルの電圧を有する＋ＶCC2電圧を
得るためのものであり、抵抗Ｒ1はラインｌ1に初期電源
を供給する。
り、２番端子の電圧レベル を基準にして、定電流回路ＣＳ2を介して供給される電
流にもとづきトランジスタＱ7のベース電圧を所定の電
圧値に保持する。そして、Ａ級増幅器２の出力信号Ｖ0
が負極性のとき、＋ＶCC1電源、トランジスタＱ7，Ｑ5
を介してトランジスタＱ6にベース電流が供給され、こ
れがオン状態に動作する。この際、トランジスタＱ3，
Ｑ4はオフ状態となり、出力電流Ｉ2が流れる。そして、
２番端子の振幅の変化は、β倍の負帰還回路３を介して
初段増幅器１の入力端へ帰還される。なお、コンデンサ
Ｃ3は、いわゆるブートストラップ動作によって、＋Ｖ
CC1の電圧よりも高レベルの電圧を有する＋ＶCC2電圧を
得るためのものであり、抵抗Ｒ1はラインｌ1に初期電源
を供給する。
ここで注目すべきは、利得可変回路１１の回路動作であ
る。利得可変回路１１は、Ａ級増幅器２の出力信号の振
幅を検出し、トランジスタのオーバードライブを防止す
る。その回路動作は、以下に述べるようにして行われ
る。
る。利得可変回路１１は、Ａ級増幅器２の出力信号の振
幅を検出し、トランジスタのオーバードライブを防止す
る。その回路動作は、以下に述べるようにして行われ
る。
いま仮りに、Ａ級増幅器２から大振幅の正極性の出力信
号Ｖ0が得られたとする。トランジスタＱ11，Ｑ12のエ
ミッタ電圧が上昇する。トランジスタＱ11，Ｑ12の各ベ
ースには、抵抗Ｒ11，Ｒ12，Ｒ13の抵抗比で分圧された
電圧により、所定のベース電圧が供給されている。この
場合、ＰＮＰ型のトランジスタＱ11がオン状態になり、
ＮＰＮ型のトランジスタＱ12はオフ状態になる。出力信
号Ｖ0の振幅に対応した電流ｉ1が抵抗Ｒ21，トランジス
タＱ11を介してアースラインへ流れる。しかし、抵抗Ｒ
21を介しているので、出力信号Ｖ0が所定振幅以上のと
きにのみ、上記電流ｉ1が流れる。これは、出力信号Ｖ0
が所定レベル以上のとき、トランジスタＱ11がオンとな
り、トランジスタＱ3，Ｑ4のベースに供給される入力電
流を低減し、トランジスタＱ4のストレージタイムを低
減する。故に、２番端子の振幅は、第２の特性ａに示す
ようにトランジスタＱ4のストレージタイムの大きいも
のからａ′に示す如く、強制的にストレージタイムが小
さく波形歪の小さい特性に変換される。言い換えれば、
入力信号ＶINが所定振幅以下のとき、１番端子から２番
端子までの全利得によって増幅された出力信号が得られ
る。これに対し、入力信号ＶINが所定振幅以上のとき、
異った利得によって増幅された出力信号が得られる。
号Ｖ0が得られたとする。トランジスタＱ11，Ｑ12のエ
ミッタ電圧が上昇する。トランジスタＱ11，Ｑ12の各ベ
ースには、抵抗Ｒ11，Ｒ12，Ｒ13の抵抗比で分圧された
電圧により、所定のベース電圧が供給されている。この
場合、ＰＮＰ型のトランジスタＱ11がオン状態になり、
ＮＰＮ型のトランジスタＱ12はオフ状態になる。出力信
号Ｖ0の振幅に対応した電流ｉ1が抵抗Ｒ21，トランジス
タＱ11を介してアースラインへ流れる。しかし、抵抗Ｒ
21を介しているので、出力信号Ｖ0が所定振幅以上のと
きにのみ、上記電流ｉ1が流れる。これは、出力信号Ｖ0
が所定レベル以上のとき、トランジスタＱ11がオンとな
り、トランジスタＱ3，Ｑ4のベースに供給される入力電
流を低減し、トランジスタＱ4のストレージタイムを低
減する。故に、２番端子の振幅は、第２の特性ａに示す
ようにトランジスタＱ4のストレージタイムの大きいも
のからａ′に示す如く、強制的にストレージタイムが小
さく波形歪の小さい特性に変換される。言い換えれば、
入力信号ＶINが所定振幅以下のとき、１番端子から２番
端子までの全利得によって増幅された出力信号が得られ
る。これに対し、入力信号ＶINが所定振幅以上のとき、
異った利得によって増幅された出力信号が得られる。
一方、大振幅の負極性の出力信号Ｖ0がＡ級増幅器２の
出力から表われた場合、トランジスタＱ12がオン状態に
なる。そして、＋ＶCC1電源から、トランジスタＱ12，
抵抗Ｒ22を介して電流ｉ2が流れ、出力信号Ｖ0の極端な
低下を低減する。上記電流ｉ2の電流値は、抵抗Ｒ22の
抵抗値によって調整される。これは、出力信号Ｖ0が所
定レベル以下のとき、トランジスタＱ12がオンとなり、
トランジスタＱ1，Ｑ2のコレクタ電位の極端な低下を低
減する。万一、トランジスタＱ1，Ｑ2のコレクタ電位の
極端な低下が生じると、トランジスタＱ1，Ｑ2，Ｑ5，
Ｑ6の少なくともいずれかひとつのトランジスタのスト
レージタイムが極端に大となって波形歪が大きくなる。
これに対し、本発明によれば第２図の特性ｂに示すよう
にトランジスタのストレージタイムの大きいものから
ｂ′に示すようにストレージタイムが小さく波形歪の小
さなものに変換される。
出力から表われた場合、トランジスタＱ12がオン状態に
なる。そして、＋ＶCC1電源から、トランジスタＱ12，
抵抗Ｒ22を介して電流ｉ2が流れ、出力信号Ｖ0の極端な
低下を低減する。上記電流ｉ2の電流値は、抵抗Ｒ22の
抵抗値によって調整される。これは、出力信号Ｖ0が所
定レベル以下のとき、トランジスタＱ12がオンとなり、
トランジスタＱ1，Ｑ2のコレクタ電位の極端な低下を低
減する。万一、トランジスタＱ1，Ｑ2のコレクタ電位の
極端な低下が生じると、トランジスタＱ1，Ｑ2，Ｑ5，
Ｑ6の少なくともいずれかひとつのトランジスタのスト
レージタイムが極端に大となって波形歪が大きくなる。
これに対し、本発明によれば第２図の特性ｂに示すよう
にトランジスタのストレージタイムの大きいものから
ｂ′に示すようにストレージタイムが小さく波形歪の小
さなものに変換される。
ちなみに、上記利得可変回路１１を設けない場合は、入
力信号ＶINが大振幅のとき、出力信号は第２図に仮想線
で示す如きハードクリップ波形となる。そして、ストレ
ージタイム発生時において、波形歪が発生する。また、
波形歪の発生位置に、高調波成分が発生することもあ
る。しかし、上記利得可変回路１１を設けることによ
り、波形歪の発生原因となるトランジスタのベース電流
オーバードライブを防止するとともに、第２図の特性
a′,b′に示すようなソフトクリップ波形を得ることが
できる。したがって本発明は、ベース蓄積電荷に起因す
る波形歪みの発生を防ぐとともに、ラジオ等への電波障
害を与えてしまうことを防止できるという効果がある。
力信号ＶINが大振幅のとき、出力信号は第２図に仮想線
で示す如きハードクリップ波形となる。そして、ストレ
ージタイム発生時において、波形歪が発生する。また、
波形歪の発生位置に、高調波成分が発生することもあ
る。しかし、上記利得可変回路１１を設けることによ
り、波形歪の発生原因となるトランジスタのベース電流
オーバードライブを防止するとともに、第２図の特性
a′,b′に示すようなソフトクリップ波形を得ることが
できる。したがって本発明は、ベース蓄積電荷に起因す
る波形歪みの発生を防ぐとともに、ラジオ等への電波障
害を与えてしまうことを防止できるという効果がある。
第１図は本発明の一実施例を示す利得可変増幅装置の回
路図、 第２図は同上の回路動作を示す波形図である。 １……初段増幅器、２……Ａ級増幅器、３……負帰還回
路、１１……利得可変回路、ＶIN……入力信号、Ｉ1，
Ｉ2……出力電流、Ｑ1，Ｑ2，Ｑ3，Ｑ4，Ｑ5，Ｑ6，
Ｑ7，Ｑ11，Ｑ12……トランジスタ、Ｃ2……コンデン
サ、ＳP……スピーカ。
路図、 第２図は同上の回路動作を示す波形図である。 １……初段増幅器、２……Ａ級増幅器、３……負帰還回
路、１１……利得可変回路、ＶIN……入力信号、Ｉ1，
Ｉ2……出力電流、Ｑ1，Ｑ2，Ｑ3，Ｑ4，Ｑ5，Ｑ6，
Ｑ7，Ｑ11，Ｑ12……トランジスタ、Ｃ2……コンデン
サ、ＳP……スピーカ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀内 謙司 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 (56)参考文献 特開 昭55−166319（ＪＰ，Ａ) 特開 昭56−119517（ＪＰ，Ａ) 実開 昭53−102352（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】初段増幅器と、 この初段増幅器の出力に基づく信号をそのベースに受け
る信号増幅用の第１トランジスタと、上記第１トランジ
スタのコレクタに直列接続されたバイアス電圧形成用の
ダイオードと、上記第１トランジスタのコレクタに上記
ダイオードを介して接続された電流源とから成るＡ級増
幅器と、 電源端子と出力端子との間に設けられた出力用の第１導
電型の第２トランジスタと、 上記出力端子と回路の基準電位端子との間に設けられた
出力用の第１導電型の第３トランジスタと、 そのベースが上記ダイオードと電流源との共通接続点に
接続され第１導電型の第４トランジスタと、そのベース
が上記第１トランジスタのコレクタに接続された第２導
電型の第５トランジスタとを含み、上記第４及び第５ト
ランジスタによって上記第２及び第３トランジスタをプ
ッシュプル駆動する駆動段と、 上記出力端子の出力を上記初段増幅器に負帰還させる負
帰還手段と、 上記電源端子と上記基準電位端子との間の電圧を分圧す
る分圧用抵抗素子を含み、第１分圧点に相対的に高い電
圧の第１分圧電圧を、また第２分圧点に相対的に低い電
圧の第２分圧電圧を形成する分圧回路と、 そのエミッタが第１抵抗素子を介して上記第１トランジ
スタのコレクタに接続され、そのベースが上記第１分圧
点に接続され、そのコレクタが上記基準電位端子に接続
された第２導電型の第６トランジスタと、 そのエミッタが第２抵抗素子を介して上記第１トランジ
スタのコレクタに接続され、そのベースが上記第２分圧
点に接続され、そのコレクタが上記電源端子に接続され
た第１導電型の第７トランジスタと、 から成るものであることを特徴とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57216842A JPH0624300B2 (ja) | 1982-12-13 | 1982-12-13 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57216842A JPH0624300B2 (ja) | 1982-12-13 | 1982-12-13 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59107611A JPS59107611A (ja) | 1984-06-21 |
| JPH0624300B2 true JPH0624300B2 (ja) | 1994-03-30 |
Family
ID=16694752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57216842A Expired - Lifetime JPH0624300B2 (ja) | 1982-12-13 | 1982-12-13 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624300B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1263711B (it) * | 1993-11-12 | 1996-08-27 | Gianni Borinato | Stadio finale di amplificazione ad audiofrequenza funzionante in classe a |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53102352U (ja) * | 1977-01-21 | 1978-08-18 | ||
| JPS55166319A (en) * | 1979-06-14 | 1980-12-25 | Pioneer Electronic Corp | Limiter circuit |
| JPS56119517A (en) * | 1980-02-26 | 1981-09-19 | Matsushita Electric Ind Co Ltd | Amplitude limiting circuit |
-
1982
- 1982-12-13 JP JP57216842A patent/JPH0624300B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59107611A (ja) | 1984-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4121169A (en) | Amplifier device | |
| US4290026A (en) | Power amplifier whose bias voltage changes depending on power supply voltage | |
| JP3719853B2 (ja) | 信号処理回路装置 | |
| JPH0624300B2 (ja) | 増幅器 | |
| JPS59207715A (ja) | 増幅器 | |
| US3519946A (en) | Class a audio amplifier | |
| JPH08148944A (ja) | 演算増幅器 | |
| JP2001284969A (ja) | 電力増幅器 | |
| US4330755A (en) | Power-amplifying circuit | |
| JP2509462Y2 (ja) | 増幅器 | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS59207716A (ja) | 自動レベル制御回路 | |
| JPS626363B2 (ja) | ||
| JP2834929B2 (ja) | 増幅回路 | |
| JP3505325B2 (ja) | Ｂｔｌ増幅回路 | |
| JPS6119549Y2 (ja) | ||
| JPS625538B2 (ja) | ||
| JPS6210906A (ja) | トランジスタ増幅装置 | |
| JPH0453061Y2 (ja) | ||
| JPS6363125B2 (ja) | ||
| JPH11136048A (ja) | Ｂｔｌ増幅回路 | |
| JP3036925B2 (ja) | 差動増幅回路 | |
| JP2914145B2 (ja) | パルス出力回路 |