JPH06244009A - ネットワーク抵抗器およびその製造方法 - Google Patents

ネットワーク抵抗器およびその製造方法

Info

Publication number
JPH06244009A
JPH06244009A JP5025703A JP2570393A JPH06244009A JP H06244009 A JPH06244009 A JP H06244009A JP 5025703 A JP5025703 A JP 5025703A JP 2570393 A JP2570393 A JP 2570393A JP H06244009 A JPH06244009 A JP H06244009A
Authority
JP
Japan
Prior art keywords
resistor
conductor
resistance value
discontinuity
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5025703A
Other languages
English (en)
Inventor
Toshihiro Hanamura
敏裕 花村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP5025703A priority Critical patent/JPH06244009A/ja
Publication of JPH06244009A publication Critical patent/JPH06244009A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Soft Magnetic Materials (AREA)

Abstract

(57)【要約】 【目的】 抵抗体の抵抗値が比較的小さい場合であって
も、製造過程において調整された抵抗体の抵抗値と、製
品としての端子部間の測定抵抗に誤差が生じないように
することができるネットワーク抵抗器を提供することを
目的とする。 【構成】 基板上に配される導体パターン4a,4bに
途切れ部6を設け、この途切れ部より内側の導体パター
ン間の抵抗値5aを測定しつつ上記抵抗体の抵抗値調整
を行った後、途切れ部を接続導体7でつなぐようになし
たネットワーク抵抗器であって、上記接続導体7の上記
途切れ部6をつなぐ部位の抵抗値を考慮して、上記接続
導体の上記導体パターン上への重合部分8の面積を拡大
設定したことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本願発明は、単一の基板上に複数
の抵抗をネットワーク状に形成してなるネットワーク抵
抗器およびその製造方法に関するものである。
【0002】
【従来の技術および発明が解決しようとする課題】ネッ
トワーク抵抗器、とりわけチップネットワーク抵抗器
は、ワンチップの基板上に複数の抵抗が所定のネットワ
ーク状回路を構成しつつ形成されたものであり、回路基
板への実装密度の向上および実装部品の減少を目的とし
て多用されつつある。このようなチップネットワーク抵
抗器の製造は、矩形の単位領域が複数列複数行設けられ
た材料基板上に、厚膜印刷法によって導体電極、および
抵抗体被膜を一括形成し、最終的に各単位抵抗器に分割
するという製造手法がとられることは、一般的なチップ
抵抗器と近似している。また、基板上に形成された各抵
抗の抵抗値を調整するために、基板分割をする前に、抵
抗体を挟む導体部分に測定プローブを当てて抵抗値を測
定しつつ抵抗体にレーザトリミングを施すことによって
抵抗値調整をするということも、通常のチップ抵抗器と
同様である。
【0003】しかしながら、チップネットワーク抵抗器
においては、各単位矩形領域に複雑な導体パターンが引
き回されることから、各抵抗体の抵抗値を正しく計測す
るために、次のような独特の手法が採用されている。か
かる手法の理解を容易にするために、従前のこの種のチ
ップネットワーク抵抗器の製造方法の概略を図3および
図4を参照して説明する。
【0004】図4は、チップネットワーク抵抗器1の一
例の平面の一部を大きく拡大して表したものである。チ
ップ基板2は、全体として矩形の平面形状をもってお
り、その対辺には、それぞれ複数の端子部3…が形成さ
れている。各端子部3…からは、基板の内方に向かって
導体パターン4…が延出形成されており、選択した導体
パターンの部分間に、所定の抵抗値をもつ抵抗体被膜5
…が形成されている。
【0005】上記端子部3…ないし導体パターン4…
は、銀ペーストを用いた厚膜印刷法によって形成され、
また、抵抗体被膜もまた、たとえば銀・パラジウム等の
抵抗体ペーストを用いた厚膜印刷法によって形成され
る。これら端子部3…ないし導体パターン4…、および
抵抗体被膜5…は、各単位チップ毎に印刷されるのでは
なく、図3に示すように単位チップが縦横それぞれ複数
つながった集合基板上に一括して印刷することにより形
成される。そのため、たとえば、図3において上下方向
に隣合う単位領域の端子部3aおよび3cならびに3b
および3dは、互いに電気的に導通した状態となってい
る。
【0006】上記のように、集合基板上に端子部3…お
よび導体パターン4…、並びに抵抗体被膜5…が印刷形
成された段階において、各抵抗体被膜の抵抗値調整が行
われる。この抵抗値調整は、調整するべき抵抗体を挟む
導体パターンに測定プローブを当てて上記抵抗体の抵抗
値を計測しながら、計測される抵抗値が所定の値となる
ように抵抗体にレーザトリミングをすることによって行
われる。
【0007】ところで、前述したように、集合基板上で
隣合う単位領域間が一括印刷形成された導体電極ないし
導体パターンによって電気的につながっているので、な
んら手当てなしに選択された二つの導体パターンに測定
プローブを接触させても、目的とする抵抗体の抵抗値が
正しく測定されない場合が生じる。すなわち、二つの測
定プローブ間に複数の抵抗体が並列接続されてしまう状
態が生じうるのである。
【0008】そのため、図3に表れているように、端子
部3から抵抗体5にいたる導体パターン4をすべてつな
げてしまうのではなく、途切れ部6を設けておくという
必要がある。仮に図3における符号4aおよび符号4b
で示される導体パターンに途切れ部がないとすると、点
Aおよび点Bに測定プローブを当てた場合、符号5aで
示される抵抗体と、符号5bで示される抵抗体とが並列
回路を構成してしまうのであり、このようなことを防止
するために、上記途切れ部6を導体パターン4a,4b
の適所に設けておくのである。
【0009】そうすると、図3において点Aおよび点B
にそれぞれ測定プローブを接触させると、符号5aで示
される抵抗体にのみ電流が流れ、その抵抗値を計測する
ことができる。
【0010】こうして基板上の各抵抗体の抵抗値調整が
終わると、上記導体パターン4a,4bの途切れ部6,
6が、接続導体7,7によってつながれる。この接続導
体もまた、銀ペーストによる厚膜印刷法によって形成す
ることができる。
【0011】そして、端子部3…を除くチップ基板2の
表面は、ガラスコートで覆われる。
【0012】ところで、上記のような従来のチップネッ
トワーク抵抗器の製造手法をとると、各抵抗体の抵抗値
が比較的大きい場合にはさほど問題が生じないが、抵抗
体の抵抗値が、たとえば、数Ωといった小さなものであ
る場合、次のような問題が生じる。
【0013】すなわち、端子部間の抵抗体が、上記接続
導体がもつ抵抗値によって、実質的に上記の調整後の抵
抗体の抵抗値よりも無視できない程度に増大してしまう
のである。
【0014】たとえば、図4において符号5aで示す抵
抗体の抵抗値が1Ωであるとき、接続導体の材料の体積
抵抗ρ=10mΩであるとし、上記途切れ部6をつなぐ
接続導体7の幅Wおよび長さLがそれぞれ0.5mm、
0.3mmであるとすると、この接続導体7の抵抗値は
(L/W)×ρ=(0.3/0.5)×10=6mΩと
なる。そうすると、上記抵抗体5aをはさむ端子部3
a,3b間の抵抗は、1Ω+2×6mΩ=1012mΩ
となり、調整後の抵抗体の抵抗値に対して実質的に1.
2%増大してしまう。
【0015】そうすると、製品としての上記端子部3
a,3b間の測定抵抗値が1Ω(1000mΩ)である
べきところが、1.2%増加した抵抗値(1012m
Ω)となってしまうのであり、ユーザから求められる許
容誤差を越えて不良となりうるような無視できない誤差
となる場合がある。
【0016】本願発明は、上記のような事情のもとで考
え出されたものであって、抵抗体の抵抗値が比較的小さ
い場合であっても、製品としての端子部間の測定抵抗に
誤差が生じないようにしたネットワーク抵抗器およびそ
の製造方法を提供することをその課題としている。
【0017】
【課題を解決するための手段】上記の課題を解決するた
め、本願発明では、次の技術的手段を講じている。
【0018】すなわち、本願の請求項1に記載したネッ
トワーク抵抗器は、基板の周縁部に複数の端子部を形成
するとともに、上記基板の上面に上記端子部からのびる
導体パターンを引き回し、選択した導体パターン間に抵
抗体被膜を印刷形成する一方、上記導体パターンに途切
れ部を設け、この途切れ部より内側の導体パターン間の
抵抗値を測定しつつ上記抵抗体被膜の抵抗値調整を行っ
た後、上記途切れ部を接続導体によってつなげるように
なしたネットワーク抵抗器であって、上記接続導体の上
記途切れ部をつなぐ部位の抵抗値を考慮して、接続導体
による端子間抵抗の増加を相殺するようにこの接続導体
の上記導体パターン上への重合面積を設定したことを特
徴としている。
【0019】そして、本願の請求項2に記載したネット
ワーク抵抗器の製造方法は、基板の周縁部に複数の端子
部を形成するとともに、上記基板の上面に上記端子部か
らのびる導体パターンを引き回し、選択した導体パター
ン間に抵抗体被膜を印刷形成してなるネットワーク抵抗
器の製造方法であって、上記導体パターンに途切れ部を
設け、この途切れ部より内側の導体パターン間に測定プ
ローブを接触させつつ上記抵抗体被膜をトリミングして
その抵抗値を調整する一方、上記途切れ部を、接続導体
により、その抵抗値を考慮して、接続導体により端子間
抵抗の増加を相殺するように上記導体パターン上への重
合面積を設定しつつつなげることを特徴とする。
【0020】
【発明の作用および効果】前述したように、複数行複数
列の矩形領域のそれぞれに導体パターンおよび抵抗体を
一括印刷形成し、最終的に基板分割をする製造手法をと
るネットワーク抵抗器において、単位基板上の抵抗値を
正しく計測しつつその調整を行うために、その抵抗体に
いたる導体パターンの適部に途切れ部を設けておく必要
がある。そして、抵抗値調整後、この途切れ部を接続導
体によってつなげるのであるが、上記接続導体は、導体
といえどもわずかな抵抗値を有し、したがって、製品と
なった後の端子部間抵抗は、上記接続導体の抵抗値分増
大してしまう。抵抗体の抵抗値が比較的小さい場合に
は、上記接続導体によって増大する抵抗値分は、無視し
ない程度のものとなる。
【0021】本願発明では、上記接続導体を、単に導体
パターンの途切れ部間をつなげるようにして印刷形成す
るのではなく、途切れ部を挟む導体パターン上への接続
導体の重合面積を、この接続導体の途切れ部をつなぐ部
分の抵抗値を考慮して設定している。
【0022】具体的には、上記接続導体の上記導体パタ
ーン上への重合面積は、従前に比較して大きくなる。こ
うして接続導体と上記導体パターンとが重合する部分
は、全体として、パターンの断面積が増大することか
ら、抵抗値がそれだけ減少する。この抵抗値減少分は、
導体パターンの材料、標準的な厚み、パターン幅、並び
に、接続導体の材料、厚み、および幅からあらかじめ予
定することができる。そして、このような導体パターン
上への接続導体の重合部における抵抗値減少が、接続導
体の上記途切れ部をつなぐ部分による抵抗値の増加分と
同等にしておけば、上記途切れ部を接続導体でつなぐこ
とによる抵抗値増加は結果的になくなる。すなわち、途
切れ部が形成されている時点で導体パターンの間に測定
プローブを接触しつつ行った調整後の抵抗体の抵抗値
と、製品となった後における上記抵抗体を挟む端子部間
抵抗値とを一致させることができる。
【0023】このように、本願発明によれば、ネットワ
ーク抵抗器の製造において、その製造過程において調整
した抵抗体の抵抗値と、製品としての端子部間の抵抗値
とを誤差なく一致させることができる。
【0024】しかも、本願発明は、導体パターンに対す
る接続導体の重合面積を所定のように設定するだけであ
って、接続導体を印刷形成する工程それ自体はなんら変
わらない。すなわち、製造工数が増えるといった不都合
なく、簡単に、所定の抵抗値に設定された抵抗体を含む
ネットワーク抵抗器の製造をすることができるようにな
るのである。
【0025】
【実施例の説明】以下、本願発明の実施例を、図1ない
し図4を参照しつつ、具体的に説明する。なお、これら
の図において図4の従来例と同等の部分には同一の符号
を付してある。
【0026】図1および図2は、本願発明のネットワー
ク抵抗器をいわゆるチップネットワーク抵抗器に適用し
た例である。本実施例のチップネットワーク抵抗器1
は、基本的に、図3および図4に示した従来のチップネ
ットワーク抵抗器と近似した製造工程を経て作製され
る。
【0027】チップネットワーク抵抗器1は、矩形の単
位領域(チップ基板2)を複数行複数列つなげてなる集
合基板を用い、この集合基板に対して端子部3…、導体
パターン4…および抵抗体5…を一括印刷形成するとい
う製造手法を経て作製される。
【0028】各単位矩形領域2に注目すると、この領域
の対辺にはそれぞれ複数の端子部3…が形成され、この
端子部3…から内方に向けて導体パターン4…が引き回
される。これら端子部3…ないし導体パターン4…は、
たとえば銀ペーストを用いて厚膜印刷をすることによっ
て形成される。
【0029】上記導体パターンの選択されたものの間に
は、抵抗体5…が形成される。この抵抗体もまた抵抗体
ペーストを用いた厚膜印刷法によって形成することがで
きる。
【0030】上記導体パターン4…は、全て一連とされ
るのではなく、その所定のものについては、図1および
図3に示すように、途切れ部6が途中に設けられてい
る。このような途切れ部6を設ける理由は、従来技術の
項で説明したのと同様である。すなわち、たとえば符号
5aで示す抵抗体の調整をするにあたり、この抵抗体5
aを挟む導体パターン4a,4bに測定プローブを接触
させ、抵抗体5aの現在抵抗値を計測しつつ、こうして
計測される抵抗値が所定の値となるように上記抵抗体に
レーザトリミングを施す。集合基板の状態においては、
1の単位領域の縁部に形成される端子部と、隣合う領域
に形成される端子部とが導通状態となっており、なんら
の手当てを施さないと、上記抵抗体5aを挟む導体パタ
ーンに測定プローブを接触させると、隣合う領域にまた
がる導体パターンによって、二つの抵抗体が並列回路を
構成することになり、それでは正しい抵抗値の計測を行
うことができないからである。換言すると、符号4aお
よび符号4bで示す導体パターンの途中にそれぞれ途切
れ部6,6を設けることによって、隣合う矩形領域の導
体パターンとの縁を切り、この途切れ部6,6の内側
(点Aおよび点B)に測定プローブを接触させることに
よって、符号5aで示される抵抗体のみの抵抗値を計測
することができるようにしているのである。なお、この
ようにすることにより、符号5bで示す抵抗体の抵抗値
調整も問題なく行えるようになる。
【0031】上記抵抗体5aの抵抗値調整を行った後、
かかる抵抗体5bを端子部3a,3bに導通させるべ
く、上記各途切れ部6上に接続導体7を配するのである
が、本願発明では、単に上記途切れ部6間に接続導体7
を印刷形成するのではなく、この接続導体7の上記導体
パターン4a,4bに対する重合面積を所定のように設
定している。すなわち、上記途切れ部6,6をつなぐ接
続導体7,7によって、基板分割後の製品において上記
二つの端子部3a,3b間の抵抗値が原則的に増大する
が、かかる接続導体7の上記途切れ部6をつなぐ部分に
よる抵抗値上昇を相殺するようにして、上記重合分8の
面積を設定しているのである。
【0032】概していえば、上記重合部分8の面積は、
従来に比較して拡大されることになる。図4と比較すれ
ば明らかなように、本実施例における上記接続導体7の
導体パターン4a,4bに対する重合部の面積は、著し
く拡大されている。こうして導体パターンと接続導体の
重合部分8は、全体として、導体厚みがそれだけ増大さ
せられるため、その抵抗値は、重合部を設けない導体パ
ターンの抵抗値よりも小さくなる。なぜなら、この重合
部分8の全体の断面積が大きくなるからである。
【0033】こうして重合部分8を設けることによって
減じられる抵抗値を、上記途切れ部をつなぐ接続導体の
抵抗値と同様とすることにより、接続導体7による抵抗
値上昇が相殺され、結局、製品状態において二つの端子
部3a,3b間で計測される抵抗体5aの抵抗値を、製
造過程において調整された抵抗値と一致させることがで
きるのである。
【0034】ネットワーク内に形成される抵抗体5の抵
抗値が大きい場合には、上記接続導体7による抵抗値上
昇はほとんど無視しうる程度のものであるが、上記抵抗
体5の抵抗値が数Ωオーダの比較的小さいものである場
合、上記接続導体7による抵抗値上昇は無視できないも
のとなる。本願発明は、かかる場合にきわめて有効であ
る。
【0035】なお、上記のように途切れ部6に接続導体
7を形成した後は、端子部3…を除く矩形領域の上面が
ガラスコート9で施され、最終的に、上記集合基板は、
各単位チップネットワーク抵抗器に分割される。
【0036】また、上記接続導体7の形成もまた、導体
パターン4…の形成と同様、厚膜印刷法によって行うこ
とができる。
【0037】以上のように、本願発明によれば、抵抗値
の小さい抵抗体を含むネットワーク抵抗器を製造するに
あたり、その製造過程において調整された抵抗体の抵抗
値を、製品としての端子部間に表れる抵抗値と簡便な操
作によって一致させ、抵抗値誤差による不良を解消する
ことができる。
【0038】もちろん、本願発明の範囲は上述した実施
例に限定されるものではない。上述した実施例は、いわ
ゆるチップネットワーク抵抗器について本願発明を適用
した例であるが、基板上にネットワーク状の抵抗をも含
め、その他の電子部品を所定の回路を構成しつつ直接搭
載する、いわゆるハイブリッドICの製造において、厚
膜印刷によって直接基板上に形成されるネットワーク抵
抗部分に、本願発明の手法を採用することももちろん可
能である。
【図面の簡単な説明】
【図1】本願発明の一実施例の拡大部分断面図である。
【図2】図1のII−II線拡大断面図である。
【図3】チップネットワーク抵抗器の製造において重合
基板上に導体パターンおよび抵抗体を印刷形成した状態
を示す部分平面図である。
【図4】従来例の拡大部分平面図である。
【符号の説明】
1 チップネットワーク抵抗器 3 端子部 4 導体パターン 5 抵抗体 6 途切れ部 7 接続導体 8 重合部分

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板の周縁部に複数の端子部を形成する
    とともに、上記基板の上面に上記端子部からのびる導体
    パターンを引き回し、選択した導体パターン間に抵抗体
    被膜を印刷形成する一方、上記導体パターンに途切れ部
    を設け、この途切れ部より内側の導体パターン間の抵抗
    値を測定しつつ上記抵抗体被膜の抵抗値調整を行った
    後、上記途切れ部を接続導体によってつなげるようにな
    したネットワーク抵抗器であって、 上記接続導体の上記途切れ部をつなぐ部位の抵抗値を考
    慮して、接続導体による端子間抵抗の増加を相殺するよ
    うにこの接続導体の上記導体パターン上への重合面積を
    設定したことを特徴とする、ネットワーク抵抗器。
  2. 【請求項2】 基板の周縁部に複数の端子部を形成する
    とともに、上記基板の上面に上記端子部からのびる導体
    パターンを引き回し、選択した導体パターン間に抵抗体
    被膜を印刷形成してなるネットワーク抵抗器の製造方法
    であって、 上記導体パターンに途切れ部を設け、この途切れ部より
    内側の導体パターン間に測定プローブを接触させつつ上
    記抵抗体被膜をトリミングしてその抵抗値を調整する一
    方、上記途切れ部を、接続導体により、その抵抗値を考
    慮して、接続導体により端子間抵抗の増加を相殺するよ
    うに上記導体パターン上への重合面積を設定しつつつな
    げることを特徴とする、ネットワーク抵抗器の製造方
    法。
JP5025703A 1993-02-15 1993-02-15 ネットワーク抵抗器およびその製造方法 Pending JPH06244009A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5025703A JPH06244009A (ja) 1993-02-15 1993-02-15 ネットワーク抵抗器およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5025703A JPH06244009A (ja) 1993-02-15 1993-02-15 ネットワーク抵抗器およびその製造方法

Publications (1)

Publication Number Publication Date
JPH06244009A true JPH06244009A (ja) 1994-09-02

Family

ID=12173153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5025703A Pending JPH06244009A (ja) 1993-02-15 1993-02-15 ネットワーク抵抗器およびその製造方法

Country Status (1)

Country Link
JP (1) JPH06244009A (ja)

Similar Documents

Publication Publication Date Title
JP3358070B2 (ja) チップ抵抗器およびその抵抗値調整方法
JP2637662B2 (ja) チップ型複合電子部品の製造方法及びチップ型ネットワーク抵抗器の製造方法
JP4722318B2 (ja) チップ抵抗器
TWI381170B (zh) 電流感測用電阻裝置與製造方法
US6724295B2 (en) Chip resistor with upper electrode having nonuniform thickness and method of making the resistor
JPH08306503A (ja) チップ状電子部品
JPH10289803A (ja) 抵抗器およびその製造方法
JP2764517B2 (ja) チップ抵抗器、ならびに、これを用いる電流検出回路および電流検出方法
JP3190120B2 (ja) 計測用抵抗器およびその製造方法
US20030092250A1 (en) Method of making chip-type electronic device provided with two-layered electrode
JPH06244009A (ja) ネットワーク抵抗器およびその製造方法
US4991284A (en) Method for manufacturing thick film circuit board device
JP2004134559A (ja) チップ型電子部品およびその製造方法
JP2004200424A (ja) チップ抵抗器
JP2767356B2 (ja) チップ抵抗器、並びに、これを用いる電流検出回路および電流検出方法
JP2001326111A (ja) チップ抵抗器
JPH11283802A (ja) チップ抵抗器
JPH0963805A (ja) 角形チップ抵抗器
CN111192733A (zh) 一种耐冲击晶片电阻器及其制作方法
TWI801227B (zh) 晶片零件
JP2880956B2 (ja) チップ型ネットワーク抵抗器
JPH02288290A (ja) 混成集積回路
JP2003297670A (ja) チップ型複合部品
JPH02297993A (ja) 膜回路装置の製造方法
JPH0140517B2 (ja)