JPH02288290A - 混成集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 受動素子および能動素子を組み合わせた高密度の混成集
積回路の構造に関し、 混成集積回路を小型化するために、厚膜抵抗素子のバラ
ツキおよび性能を低下さすことなく、厚膜抵抗素子の所
要面積を小さくすることを目的とし、 絶縁基板と、前記絶縁基板上に形成された厚膜抵抗体と
、前記厚膜抵抗体の端子を引き出すためのスルーホール
を設けた層間絶縁膜と、前記スルーホールを通して前記
厚膜抵抗体と導通するように、前記層間絶縁股上に形成
された導体パターンとを少な（とも備えるように混成集
積回路を構成する。

〔産業上の利用分野〕

本発明は、受動素子および能動素子を組み合わせた高密
度の混成集積回路、とくに、厚ハタ抵抗素子のバラツキ
および性能を低下さすことなく、厚膜抵抗素子の所要面
積を小さくした高密度の混成集積回路の構造に関する。

近年、半導体集積回路や混成集積回路の集積度が増加し
、大規模化する傾向がますます強（なってきた。

これに伴い、ＩＣチップや受動素子を搭載、または膜形
成する混成集積回路基板も、絶縁層を介して多層に導体
回路パターンを積層した多層回路基板や、両面実装回路
基板が多く使用されるようになってきた。

とくに、集積度が高く微細パターンを必要とする場合に
は、絶縁基板上に厚膜および薄膜を順次積層した構成の
混成集積回路（ハイブリッ）”ＩＣ）が注目されており
、その高密度化と高精度化の要求がますます高まるとと
もに、製造工程の簡素化および低価格化が要望されてい
る。

（従来の技術） 混成集積回路は、大別して厚膜型と薄膜型に分けられる
。厚膜型では数Ω〜ＩＯＭΩの広い抵抗素子が容易にで
き、３層程度までの多層配線も比較的容易である。しか
し、実用的に使用できる最小パターン［１１およびパタ
ーンギヤノブが３００　μｍ程度と大きく高密度配線に
限界がある。

一方、薄膜型では、実用的に使用できる最小パターン中
およびパターンギャップが３０μｍ程度と厚膜型に比較
して約１桁小さくでき、したがって配線密度を約１桁は
ど大きくすることができる。

また、抵抗素子に関しては、精度を高く製作できるもの
一抵抗値範囲は数Ω〜数１００にΩといった狭い範囲に
限られており、さらに、多層構造を形成するのに複雑な
工程を要していた。

そこで、広い抵抗値範囲が容易に得られる厚膜抵抗体形
成技術と、高密度配線を容易に行なえる薄膜配線層を混
成した、いわゆる、厚膜−薄膜混成構造の混成集積回路
が知られている。

第３図は従来の混成集積回路の製造方法の工程例を示す
図である（特訓６３−２０８２０）。図中、１は絶縁基
板、２０は厚膜導体パターン、２は厚膜抵抗体、７は第
１の層間絶縁層であるオーバーコートガラス、３゛は第
２の層間絶縁層であるポリイミド樹脂層、４°°はスル
ーホール、５は薄膜導体パターン、９はリードフレーム
、１０はチップコンデンサ、１１はＩＣチップ、１２は
ボンディングワイヤ、１３はモールド樹脂外装である。

同図（イ）〜（へ）は基板の製造工程で、たとえば、ア
ルミナなどの絶縁基板ｌの上にＡｇ−Ｐｄ系の厚膜導体
パターン２０をスクリーン印刷法で形成する（同図（ロ
）参照］。次に、同図（ハ）に示したように、Ｒｕ０ｚ
系の厚膜抵抗体２゛を同じくスクリーン印刷法で形成す
る。次に、同図（ニ）に示した如く、厚膜抵抗体２”を
覆ってオーバーコートガラス７をスクリーン印刷法で形
成する。次いで、同図の（ホ）に示したように、オーバ
ーコートガラス７上にポリイミド樹脂層３”をスピンコ
ード法により形成し、そのあとで、フォトリソグラフィ
法により厚膜導体パターン２０上の所定箇所のポリイミ
ド樹脂層３′に１００μｍ角のスルーホール４゛を、ま
た、厚膜抵抗体２°上のポリイミド樹脂層３′に厚膜抵
抗体トリミング用の窓６を形成する。

次に、同図（へ）に示した如く、ポリイミド樹脂層３″
の全面にスパッタまたは蒸着法により、３０ｎｍのＷを
下層に、５００　ｎｍのＡｕを上層にした２層構造の薄
膜導体膜を形成し、この２層の薄膜導体膜をフォトリソ
グラフィ法により、最小線巾５０μｍの薄膜導体パター
ン５”を形成すると共にスルーホール４°゛の接続ラン
ドは２００μｍの角形として形成する。

こうして形成された混成集積回路用基板は、同図（ト）
に示すようにリードフレーム９にグイボンディングした
後、チップコンデンサ１０．ＩＣ千ツブ１１を搭載し、
リードフレーム９とともにボンディングワイヤ１２によ
り接続する。

最後に、同図（チ）に示すように、モールド樹脂外装置
３を施し、外部リードの切断・曲げ加工を行なってモー
ルド樹脂外装型の混成集積回路を完成する。

〔発明が解決しようとする課題〕

上記従来の厚膜抵抗素子構成法では、厚膜導体パターン
２０を形成したあと、その厚膜導体パターンが両端の電
極端子となるように、ｊγ膜抵抗体２　を印刷・焼成法
で形成している。

前記のごとく厚膜形成技術は最小パターン巾やパターン
の位置合わせ精度が充分でないので、厚膜抵抗素子の寸
法が小さくなると抵抗値のバラツキが大きくなる。

さらに、厚膜抵抗体２°の形成時に約８５００Ｃという
高温にさらされるため、Ａｇ−Ｐｄからなる厚膜導体パ
ターン２０のＡｇが厚膜抵抗体２″の両端から拡散し抵
抗温度係数を悪化させる。

以上何れの問題も厚膜抵抗素子の大きさが小さくなり、
したがって、高密度の混成集積回路になるほど、それら
の影響が大きくなるという問題を生しており、その解決
が必要であった。

〔課題を解決するための手段〕

上記の課題は、絶縁基板１と、前記絶縁基板１上に形成
された厚膜抵抗体２と、前記厚膜抵抗体２の端子を弓き
出すためのスルーホール４を設けた層間絶縁膜３と、前
記スルーホール４を通して前記厚膜抵抗体２と導通する
ように、前記層間絶縁膜３上に形成された導体パターン
５０とを少なくとも備えた混成集積回路によって解決す
ることができる。

〔作用］ 本発明の混成集積回路は、絶縁基板１の上に厚膜抵抗体
２を形成し、たとえば、ポリイミド樹脂からなる層間絶
縁膜３に設けられたスルーホール４を通して、たとえば
、金属薄膜からなる導体パターン５０によって厚膜抵抗
体２の端子を引き出す構造にしている。

ポリイミド樹脂層へのスルーホール形成と金属薄膜導体
パターンの形成は何れもフォトリソグラフィ法で行なわ
れるので、抵抗体の形成精度は従来の厚膜導体パターン
間への厚膜抵抗素子の場合に比較して約１桁優れており
、抵抗素子の寸法が小さくても抵抗初期値のバラツキを
小さく抑えることができる。

さらに、薄膜導体パターン５０はＷ　／　Ａ　ｕなどの
構成をとっており、拡散防止層としてのＷを介している
ので、Ａｕが直接厚膜抵抗体２に接触しないだけでなく
、その形成温度は３００°Ｃ以下と厚膜形成温度の８５
０’Ｃに比較して極めて低温であり、電極金属の拡散は
実用上はとんど問題とならない。したがって、厚膜抵抗
素子の抵抗温度係数が製造工程中に悪化することはない
。

すなわち、本発明によれば、厚膜抵抗素子の寸法を小さ
くして高密度化した場合においても、抵抗初期値のバラ
ツキが小さく、抵抗温度係数が安定した厚膜−薄膜混成
構造の混成集積回路が得られる。

〔実施例〕

第１図は本発明混成集積回路の製造方法の一実施例を示
す工程図で、図中、■は絶縁基板、２は厚膜抵抗体、３
は眉間絶縁層であるポリイミド樹脂層、４はスルーホー
ル、５は導体膜、５０は導体パターンである。

同図（イ）〜（へ）は基板の製造工程で、たとえば、純
度９６％のアルミナ製絶縁基板１の上にＲｕ０ｚ系の厚
膜抵抗体２をスクリーン印刷法で約２０μｍの厚さに形
成する〔同図（ロ）参照〕。

次に、同図（ハ）に示したごとく、厚膜抵抗体２を覆っ
て基板全面に層間絶縁膜３として約１０μｍの厚さにポ
リイミド樹脂層をスピンコード法により形成した。

そのあとで、同図（ニ）に示したごとく、フォトリソグ
ラフィ法により厚膜導体パターン２上の所定箇所のポリ
イミド樹脂層に１００μｍ角のスルーホール４を形成す
る。

次に、同図（ホ）に示したごとく、ポリイミド樹脂層の
全面にスパッタまたは蒸着法により、３０ｎｍのＷを下
層に、５００　ｎｍのＡｕを上層にした２層構造の薄膜
導体膜を形成し、この２層の薄膜導体膜をフォトリソグ
ラフィ法により、最小線巾５０μｍの薄膜導体パターン
５０を形成するとともに、スルーホール４の接続ランド
を２００μｍの角形として形成する。同図（へ） こうして形成された混成集積回路用基板は、既に従来例
で説明した第３図（ト）および（チ）と同様工程によっ
てモールド樹脂外装型の混成集積回路を完成する。

本実施例の構成によれば、厚膜抵抗体２がら層間絶縁膜
３のスルーホール４を通して直接薄膜導体パターン５０
に接続しているので、前記のごとく性能改善のみならず
、従来例で使用した厚膜導体パターンが不要となり膜構
成も単純化されていることがわかる。

なお、厚膜抵抗素子をトリミングする必要がある時は厚
膜抵抗体２の上のポリイミド樹脂膜をフォトリソグラフ
ィ法により窓明けしておき、トリミングのあとで保護膜
をかけておけばよい。

本発明のように高密度化した混成集積回路では層間絶縁
膜３としては、通常、ポリイミド樹脂の単層膜で充分で
あるが、必要に応じ、たとえば、とくにパワーの大きい
抵抗素子の場合は、前記従来例で説明したオーバーコー
トガラスを形成してもよい。この場合でも、本発明の効
果が充分得られることは容易に理解できることである。

また、本発明の実施例では、導体パターンとして金属薄
膜を使用したが、本発明の導体パターンの趣旨は厚膜抵
抗体形成のあとで、厚膜抵抗体形成温度より充分低い温
度で導体パターンを形成することであるので、金属薄膜
以外に導電性樹脂などの導体パターンを利用してもよい
ことは言うまでもない。

第２図は本発明混成集積回路の製造方法による評価用抵
抗素子の構成図で、製造プロセスは前記実施例で説明し
た方法に＜％じて行なった。

同図（イ）は平面図、同図（ロ）はＡ−Ａ’断面図であ
る。図中、４°は巾１００μｍのスリット状のスルーホ
ールで、その他の符号は第１図で説明したものと同しで
ある。なお、同図（イ）で、南縁基板ｌは省略しである
。

薄膜導体パターン５０は、本試料が測定評価用試料のた
め図示したごと（４端子を形成し、ディジタルポルトメ
ータを使用して通常抵抗素子の抵抗値測定に用いられて
いる４端子測定法で測定した。

ＲｕＯ□系の厚膜抵抗体２の面積抵抗を１にΩ／口とな
るようにし、その印刷面積が０．５　Ｘｏ、３．０．７
Ｘ０．５．１．２Ｘ１．帆１．７Ｘ１．５　ｍｍ２、抵
抗体在勤面積が０．３　Ｘｏ、３．０．５Ｘ０．５．１
．ＯＸｌ、帆１．５Ｘ１．５ｍｍ２の４種類の試料を各
５０個作製した。

一方、同一有効面積と同一抵抗値が得られるように、前
記従来法による厚膜抵抗素子試料を、同様形状で同じく
各５０個作製して比較測定した。

抵抗体育　　　　　　　　　抵抗値の　抵抗温度係数積
　　抵抗値　試料　　バラツキ　係数ｍｍ２にΩ　　　
　　　　　　　　　ｍ　　’Ｃ）０４３　　　　　　　
　本発明　　±１５　　　１００Ｘ０．３　　　１．０
　　　　　°　　±３０　　　３０００．５　　　　　
　　　本発明　　±１０７０ｘｏ　　　　　、ｏ　　　
　　’　　　±５０１．０　　　　　　　　本発明　　
±７５５Ｘ１．０　　　１０　　　　　’　　　±１５
６０１．５　　　　　　　　本発明　　±３４０Ｘ　　
　　　１．０　　　”　　　±１Ｏ４０抵抗値の初期値
バラツキは、何れの場合も抵抗体面積が小さいほど大き
くなっているのは当然であるが、何れの寸法の場合も本
発明ＳこＬろちのが１／２〜１／３と大幅に改善されて
いることがわかる。

さらに、抵抗温度係数を比較してみると、有効素子面積
が０．５　ｘｏ、ｓ　ｍｍ２以下の場合に１／３と大幅
に改善されている。−船釣な用途に対し約１００　ｐ　
ｐｍ／’Ｃ以下程度の抵抗温度係数が要求されることが
多い。したがって、小形厚膜抵抗素子において、本発明
によれば抵抗体面積を従来の約１／４に小形化しても抵
抗値バラツキは勿論のこと、抵抗温度係数も従来法によ
る抵抗素子と同等以上に維持することができる。

〔発明の効果］ 以上詳しく述べたように、本発明の混成集積回路は、絶
縁基板上に印刷焼成された厚膜抵抗体から、ポリイミド
樹脂などの層間絶縁膜に形成したスルーホールを通して
、金属薄膜などの低温形成された導体パターンによって
端子接続しているので、抵抗初期値バラツキおよび抵抗
温度係数が大巾に改善され、高密度混成集積回路の小形
化と性能改善に寄与するところが極めて大きい。

【図面の簡単な説明】

第１図は本発明混成集積回路の製造方法の一実施例を示
す工程図、 第２図は本発明混成集積回路の製造方法による評価用抵
抗素子の構成図、 第３図は従来の混成集積回路の製造方法の工程例を示す
図である。 図において、 ｌは絶縁基板、 ２は厚膜抵抗体、 ３は層間絶縁膜、 ４．４　はスルーホール、 ５は導体膜、５０は導体パターン、 ９はリードフレーム、 １０はチップコンデンサ、１１はＩＣチップ、１２はボ
ンディングワイヤ、 １３はモールド樹脂外装である。 （イ）　千 面 図 （Ｕ）　Ａ　−Ａ 瞳面図 第 本発明混成集積回路の製−旋方法の一夾苑ゼ・１と示す
工程図 笑　１　回 （へ）

Claims (1)

1. 【特許請求の範囲】 　絶縁基板（１）と、 前記絶縁基板（１）上に形成された厚膜抵抗体（２）と
   、前記厚膜抵抗体（２）の端子を引き出すためのスルー
   ホール（４）を設けた層間絶縁膜（３）と、前記スルー
   ホール（４）を通して前記厚膜抵抗体（２）と導通する
   ように、前記層間絶縁膜（３）上に形成された導体パタ
   ーン（５０）とを少なくとも備えたことを特徴とする混
   成集積回路。