JPH04142065A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04142065A JPH04142065A JP2266021A JP26602190A JPH04142065A JP H04142065 A JPH04142065 A JP H04142065A JP 2266021 A JP2266021 A JP 2266021A JP 26602190 A JP26602190 A JP 26602190A JP H04142065 A JPH04142065 A JP H04142065A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- sog
- wiring
- sog film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法のうち、眉間絶縁膜の形成方法に
関し、 膜厚の適切な眉間絶縁膜を形成して、且つ、その表面を
平坦化させることを目的とし、凸状に形成された配線層
を含む半導体基板上に第１のＳＯＧ膜を塗布して固化す
る工程と、次いで、前記配線層パターンとは逆のパター
ン形状を有するレジスト膜パターンを形成する工程と、 次いで、該レジスト膜パターンをマスクにして前記第１
のＳＯＧ膜をエツチングして、前記配線層上の該第１の
ｓｏｃＭを除去して該配線層を露出させる工程と、 次いで、全面に第２のＳＯＧ膜を塗布して固化する工程
とが含まれることを特徴とする。
関し、 膜厚の適切な眉間絶縁膜を形成して、且つ、その表面を
平坦化させることを目的とし、凸状に形成された配線層
を含む半導体基板上に第１のＳＯＧ膜を塗布して固化す
る工程と、次いで、前記配線層パターンとは逆のパター
ン形状を有するレジスト膜パターンを形成する工程と、 次いで、該レジスト膜パターンをマスクにして前記第１
のＳＯＧ膜をエツチングして、前記配線層上の該第１の
ｓｏｃＭを除去して該配線層を露出させる工程と、 次いで、全面に第２のＳＯＧ膜を塗布して固化する工程
とが含まれることを特徴とする。
本発明は半導体装置の製造方法のうち、層間絶縁膜の形
成方法に関する。
成方法に関する。
ＬＳＩなどの半導体デバイスは高密度、高集積化されて
、半導体基板上に多数の半導体素子が設けられ、それら
を接続するための配線が２層、３層と多層に形成されて
いるが、これらの配線間に設ける眉間絶縁膜は特にその
平坦化のための形成方法が重要である。
、半導体基板上に多数の半導体素子が設けられ、それら
を接続するための配線が２層、３層と多層に形成されて
いるが、これらの配線間に設ける眉間絶縁膜は特にその
平坦化のための形成方法が重要である。
〔従来の技術と発明が解決しようとする課題］さて、半
導体デバイスの信頼性は断線や短絡が起きる配線の信頼
性に大きく関わりがあって、信頼性の高い配線および眉
間絶縁膜の形成方法が大切である。従来、層間絶縁膜の
一般的な形成方法としては、その表面をできるだけ平坦
に形成し、その平坦面上に配線を設ける方法が採られて
いるが、それは凹凸のない平坦面に配線を形成すれば配
線の厚みが均一になって、断線や短絡を減少させること
ができるためである。
導体デバイスの信頼性は断線や短絡が起きる配線の信頼
性に大きく関わりがあって、信頼性の高い配線および眉
間絶縁膜の形成方法が大切である。従来、層間絶縁膜の
一般的な形成方法としては、その表面をできるだけ平坦
に形成し、その平坦面上に配線を設ける方法が採られて
いるが、それは凹凸のない平坦面に配線を形成すれば配
線の厚みが均一になって、断線や短絡を減少させること
ができるためである。
従って、眉間絶縁膜の平坦化形成方法としｔＳＯＧ （
Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜を塗布する方法、レジ
ストなどを塗布して絶縁膜とエツチング速度の等しい条
件（等エッチレート条件）でエッチハックを行なう方法
やそれらの組合せ方法が知られている。
Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜を塗布する方法、レジ
ストなどを塗布して絶縁膜とエツチング速度の等しい条
件（等エッチレート条件）でエッチハックを行なう方法
やそれらの組合せ方法が知られている。
ここに、ＳＯＧ膜とはスピンオンガラス （Ｓｐｉｎ
Ｏｎ Ｇｌａｓｓ）膜の略で、シラノールをアルコール
を主成分とする有機溶剤に溶解してあり、これを塗布し
て熱処理すると溶剤が飛散してＳｉＯ□膜のみ固着する
絶縁膜である。
Ｏｎ Ｇｌａｓｓ）膜の略で、シラノールをアルコール
を主成分とする有機溶剤に溶解してあり、これを塗布し
て熱処理すると溶剤が飛散してＳｉＯ□膜のみ固着する
絶縁膜である。
ところが、最近、−層高集積化・微細化が進行してきた
ために、下地の配線パターンの粗密度や面積（幅）が影
響して、塗布したＳＯＧやレジストの表面にも凹凸が残
こり、平坦性が不十分になるといった問題が起きており
、それはＳＯＧやレジストの粘性が高いからである。
ために、下地の配線パターンの粗密度や面積（幅）が影
響して、塗布したＳＯＧやレジストの表面にも凹凸が残
こり、平坦性が不十分になるといった問題が起きており
、それはＳＯＧやレジストの粘性が高いからである。
第３図はその問題点を説明する図で、同図（ａ）が配線
パターンの粗密度とパターン幅が影響して、平坦性が不
十分になっている状態を図示している。
パターンの粗密度とパターン幅が影響して、平坦性が不
十分になっている状態を図示している。
図中の記号１は半導体基板、２は絶縁膜、３．４はアル
ミニウム配線、５は固化させたＳＯＧ膜であるが、幅広
いアルミニウム配線３の上には厚いＳＯＧ膜が形成され
て、幅狭いアルミニウム配線４の上には薄いＳＯＧ膜が
形成されている。
ミニウム配線、５は固化させたＳＯＧ膜であるが、幅広
いアルミニウム配線３の上には厚いＳＯＧ膜が形成され
て、幅狭いアルミニウム配線４の上には薄いＳＯＧ膜が
形成されている。
この平坦性を向上させるためには、それらの塗布膜を厚
くすることが考えられるが、層間絶縁膜を余り厚く形成
するとスルーホール（上下接続孔）の形成が困難になり
、また、スルーホールへの配線材料の充填も難しくなっ
て、その点から信頼性が低下する。且つ、厚い眉間絶縁
膜は膜厚差を増大させることになるために、製造方法が
困難になり、これも同様に信頼性の低下をきたす問題で
ある。
くすることが考えられるが、層間絶縁膜を余り厚く形成
するとスルーホール（上下接続孔）の形成が困難になり
、また、スルーホールへの配線材料の充填も難しくなっ
て、その点から信頼性が低下する。且つ、厚い眉間絶縁
膜は膜厚差を増大させることになるために、製造方法が
困難になり、これも同様に信頼性の低下をきたす問題で
ある。
従って、ＳＯＧ膜で形成した眉間絶縁膜を平坦化する方
法としてダミー配線パターンを設ける方法が考えられ、
第３図（ｂ）にその断面図を示している。図中の記号６
がダミー配線パターンであるが、このダミー配線パター
ン６をアルミニウム（＾ｌ）で作成する場合とＰＳＧ
（燐シリケートガラス）膜などのＣＶＤ （化学気相成
長）法で被着する絶縁膜で作成する場合との二通りがあ
る。前者のアルミニウムで作成する場合は、配線が複雑
になって配線間の短絡が増える欠点があり、また、配線
容量が増加して高速動作特性を悪化させ、更に、自動化
配線が困難になるという問題が起こる。
法としてダミー配線パターンを設ける方法が考えられ、
第３図（ｂ）にその断面図を示している。図中の記号６
がダミー配線パターンであるが、このダミー配線パター
ン６をアルミニウム（＾ｌ）で作成する場合とＰＳＧ
（燐シリケートガラス）膜などのＣＶＤ （化学気相成
長）法で被着する絶縁膜で作成する場合との二通りがあ
る。前者のアルミニウムで作成する場合は、配線が複雑
になって配線間の短絡が増える欠点があり、また、配線
容量が増加して高速動作特性を悪化させ、更に、自動化
配線が困難になるという問題が起こる。
方、ＰＳＧ膜などのＣＶＤ絶縁膜で作成する場合は、Ｃ
ＶＤ法による被着工程とダミーパターンのパターンニン
グ工程が増加して、しかも、位置ずれの心配があり、か
えって信頼性の低下に繋がる。
ＶＤ法による被着工程とダミーパターンのパターンニン
グ工程が増加して、しかも、位置ずれの心配があり、か
えって信頼性の低下に繋がる。
且つ、ＣＶＤ絶縁膜は配線層が設けられている下地の絶
縁膜２と同一材料の可能性が高く、この材料からなるダ
ミーパターンのパターンニング工程はオーバーエツチン
グが発生し易い。
縁膜２と同一材料の可能性が高く、この材料からなるダ
ミーパターンのパターンニング工程はオーバーエツチン
グが発生し易い。
本発明は、このような問題点が生じない膜厚の適切な眉
間絶縁膜を形成して、且つ、その表面を平坦化させるこ
とを目的とした製造方法を提案するものである。
間絶縁膜を形成して、且つ、その表面を平坦化させるこ
とを目的とした製造方法を提案するものである。
その課題は、第１図（ａ＋〜［ｄ）に示す原理図のよう
に、絶縁膜１２上に凸状に形成された配線層１３．１４
を含む半導体基板１１の上に第１のＳＯＧ膜１５を塗布
して固化する工程と、 次いで、前記配線層パターンとは逆のパターン形状を有
するレジスト膜パターン１７を形成する工程と、 次いで、該レジスト膜パターンをマスクにして前記第１
の５ＯＧＩＩ１１５をエツチングして、前記配線層１３
．１４上の該第１の５ＯＧＷｉ、を除去して該配線層を
露出させる工程と、 次いで、全面に第２の５ＯＧＩｌ１１８を塗布して固化
、する工程とが含まれる製造方法によって解決される。
に、絶縁膜１２上に凸状に形成された配線層１３．１４
を含む半導体基板１１の上に第１のＳＯＧ膜１５を塗布
して固化する工程と、 次いで、前記配線層パターンとは逆のパターン形状を有
するレジスト膜パターン１７を形成する工程と、 次いで、該レジスト膜パターンをマスクにして前記第１
の５ＯＧＩＩ１１５をエツチングして、前記配線層１３
．１４上の該第１の５ＯＧＷｉ、を除去して該配線層を
露出させる工程と、 次いで、全面に第２の５ＯＧＩｌ１１８を塗布して固化
、する工程とが含まれる製造方法によって解決される。
［作用］
即ち、本発明は、配線層１３．１４が凸状に形成されて
いる半導体基板１１上に第１のＳＯＧ膜１５を塗布して
固化し、次に、配線層パターンとは逆パターンのレジス
ト膜パターン１７を形成し、それをマスクにして露出し
た第１のＳ Ｏ（［１５をエツチングして除去し、配線
層１３．１４を露出させる。これは第１のＳＯＧ膜１５
を被着した後、凸状になった第１のＳＯＧ膜を除去して
一応表面の凹凸を少なくしておくためで、次に、第２の
ＳＯＧ膜１８を被着して極めて表面の平坦化した眉間絶
縁膜を形成する。
いる半導体基板１１上に第１のＳＯＧ膜１５を塗布して
固化し、次に、配線層パターンとは逆パターンのレジス
ト膜パターン１７を形成し、それをマスクにして露出し
た第１のＳ Ｏ（［１５をエツチングして除去し、配線
層１３．１４を露出させる。これは第１のＳＯＧ膜１５
を被着した後、凸状になった第１のＳＯＧ膜を除去して
一応表面の凹凸を少なくしておくためで、次に、第２の
ＳＯＧ膜１８を被着して極めて表面の平坦化した眉間絶
縁膜を形成する。
［実施例］
以下、図面を参照して実施例によって詳細に説明すると
、第２図（ａ）〜（濁は本発明にかかる形成方法の工程
順断面図を示している。
、第２図（ａ）〜（濁は本発明にかかる形成方法の工程
順断面図を示している。
第２図（ａ）参照；半導体基板ｌｌ上に絶縁膜１２を介
して幅の広いアルミニウム配線１３と幅の狭いアルミニ
ウム配線１４が設けられており、その上面に膜厚１μｍ
程度のＰＳＧ膜１９を成長する。ＰＳＧ膜の成長法はモ
ノシラン、ジシランにホスフィンを混合した反応ガスを
用いて、常圧または減圧のＣＶＤ法によっておこなう。
して幅の広いアルミニウム配線１３と幅の狭いアルミニ
ウム配線１４が設けられており、その上面に膜厚１μｍ
程度のＰＳＧ膜１９を成長する。ＰＳＧ膜の成長法はモ
ノシラン、ジシランにホスフィンを混合した反応ガスを
用いて、常圧または減圧のＣＶＤ法によっておこなう。
第２図（ｂ）参照；次いで、第１のＳＯＧ膜１５を塗布
して、温度３５０〜４５０ ”Ｃで３０分間の熱処理（
アニール）をして固化させる。その固化した第１のＳＯ
Ｇ膜１５の膜厚は０．５μｍ程度にする。
して、温度３５０〜４５０ ”Ｃで３０分間の熱処理（
アニール）をして固化させる。その固化した第１のＳＯ
Ｇ膜１５の膜厚は０．５μｍ程度にする。
第２図（Ｃ）参照−次いで、その第１のＳＯＣ膜１５の
上に、アルミニウム配線のパターンとは逆のパターンを
もったレジスト膜パターン１７を形成する。
上に、アルミニウム配線のパターンとは逆のパターンを
もったレジスト膜パターン１７を形成する。
即ち、アルミニウム配線１３．１４の上に被着している
第１のＳＯＧ膜１５を露出させ、他部分の第１のＳＯＧ
膜１５を被覆したレジスト膜パターンである。
第１のＳＯＧ膜１５を露出させ、他部分の第１のＳＯＧ
膜１５を被覆したレジスト膜パターンである。
第２図（ｄ）参照；次いで、そのレジスト膜パターン１
７をマスクにしてＲＩＥ（リアクティブイオンエツチン
グ）法で第１のＳＯＧ膜１５をエツチングして除去し、
アルミニウム配線１３．１４上のＰＳＧ膜１９を露出さ
せる。このＲＩＥ法はＣＦａ：０２＝ ４００ｓｃｃｍ
： ４０ｓｃｃｍの混合ガスを流入させ、減圧度０．
３Ｔｏｒｒ程度にして、電力２００Ｗでおこなう。
７をマスクにしてＲＩＥ（リアクティブイオンエツチン
グ）法で第１のＳＯＧ膜１５をエツチングして除去し、
アルミニウム配線１３．１４上のＰＳＧ膜１９を露出さ
せる。このＲＩＥ法はＣＦａ：０２＝ ４００ｓｃｃｍ
： ４０ｓｃｃｍの混合ガスを流入させ、減圧度０．
３Ｔｏｒｒ程度にして、電力２００Ｗでおこなう。
ＳＯＧ膜とＰＳＧ膜とはややエツチングレートが相異す
るので、ＳＯＧ膜のみ除去することができる。このエツ
チング後、レジスト膜パターン１７を除去する。
るので、ＳＯＧ膜のみ除去することができる。このエツ
チング後、レジスト膜パターン１７を除去する。
第２図（ｅ）参照；次いで、第２のＳＯＧ膜１８を塗布
して、前記と同一条件で熱処理して固化させる。
して、前記と同一条件で熱処理して固化させる。
その第２のＳＯＧ膜１８の膜厚も０．５μｍ程度に形成
する。
する。
第２図げ）参照；次いで、ＲＩＥ法によって全面エンチ
ングして厚み１μｍ程度を除去する。それにはＳＯＧ膜
とＰＳＧ膜との両方を同時にエツチングすることになる
から、ＳＯＧ膜とＰＳＧ膜とのエツチングレートがほぼ
等しくなる条件（混合ガス比、減圧度、パワーなどの条
件）を与えてエツチングする。そうすれば、アルミニウ
ム配線１３１４上にはＰＳＧ膜１９が厚みのほぼ半分を
エツチングされて露出し、配線パターンの間隙にはＳＯ
Ｇ膜が露出した絶縁膜が形成され、その表面は非常に平
坦化した状態になる。
ングして厚み１μｍ程度を除去する。それにはＳＯＧ膜
とＰＳＧ膜との両方を同時にエツチングすることになる
から、ＳＯＧ膜とＰＳＧ膜とのエツチングレートがほぼ
等しくなる条件（混合ガス比、減圧度、パワーなどの条
件）を与えてエツチングする。そうすれば、アルミニウ
ム配線１３１４上にはＰＳＧ膜１９が厚みのほぼ半分を
エツチングされて露出し、配線パターンの間隙にはＳＯ
Ｇ膜が露出した絶縁膜が形成され、その表面は非常に平
坦化した状態になる。
第２図（→参照；次いで、その上にＣＶＤ法によって膜
厚０．５μｍのＰＳＧ膜２０を成長する。
厚０．５μｍのＰＳＧ膜２０を成長する。
そうすると、ＰＳＧ膜とＳＯＧ膜とからなる層間絶縁膜
が極めて平坦化されて、その構成は配線上では膜厚１ｕ
ｍ程度のＰＳＧ膜１９．２０のみが積層し、配線間隙（
配線パターンの間隙）ではＳＯＧ膜を挟んだＰ Ｓ Ｇ
ＩＩｉ１９．２０が形成される。現在、ＰＳＧ膜の膜質
がＳｏＧ膜よりやや良質であるから、本発明にかかる原
理を適用して上記の形成方法によって形成するのが優れ
た形成方法といえる。
が極めて平坦化されて、その構成は配線上では膜厚１ｕ
ｍ程度のＰＳＧ膜１９．２０のみが積層し、配線間隙（
配線パターンの間隙）ではＳＯＧ膜を挟んだＰ Ｓ Ｇ
ＩＩｉ１９．２０が形成される。現在、ＰＳＧ膜の膜質
がＳｏＧ膜よりやや良質であるから、本発明にかかる原
理を適用して上記の形成方法によって形成するのが優れ
た形成方法といえる。
なお、本発明にかかる形成方法において、ＳＯＧ膜の代
わりにＰＳＧ膜を用いると、ＰＳＧ膜は被覆性が良くて
凹凸形状を残したまま被覆しており、また、下地の絶縁
膜と同材質のために、レジスト膜パターン１７が位置ず
れしてパターンニングした場合、オーバーエツチングが
起こり易い欠点がある。従って、液体を塗布して固化す
る絶縁膜（ＳＯＧ膜）を用いるが最適である。
わりにＰＳＧ膜を用いると、ＰＳＧ膜は被覆性が良くて
凹凸形状を残したまま被覆しており、また、下地の絶縁
膜と同材質のために、レジスト膜パターン１７が位置ず
れしてパターンニングした場合、オーバーエツチングが
起こり易い欠点がある。従って、液体を塗布して固化す
る絶縁膜（ＳＯＧ膜）を用いるが最適である。
以上の説明から明らかなように、本発明によれば眉間絶
縁膜の表面が極めて平坦化されて、益々高集積化・微細
化して多層配線を形成するＬＳＩＶＬＳ Ｉなどの半導
体デバイスの信頼性の維持・向上に大きな効果があるも
のである。
縁膜の表面が極めて平坦化されて、益々高集積化・微細
化して多層配線を形成するＬＳＩＶＬＳ Ｉなどの半導
体デバイスの信頼性の維持・向上に大きな効果があるも
のである。
第１図（ａ）〜（ｄ）は原理図、
第２図（ａ）〜（ｇ）は本発明にかかる形成方法の工程
順断面図、 第３図（ａ）、 （ｂ）は従来の問題点を説明する図で
ある。 図において、 １．１１は半導体基板、 ２．１２は絶縁膜、 ３、 ４．１３．１４はアルミニウム配線、５はＳＯＧ
膜、 ６はダミー配線パターン、 １５は第１のＳＯＧ膜、 １７はレジスト膜パターン、 １８は第２のＳＯＧ膜、 １９、２０はＰＳＧ膜 を示している。 １７レンＺＦＩｌｉ−＼苧〉 厚ｒ￥ ■ 第 Ｉｌｌ 第 図 （セの２） ６ ダミー配心軟イクりレ 徒束ら閏敢奏ｔｔｉｆｌ咽Ｔｊ図 第 ３ 図
順断面図、 第３図（ａ）、 （ｂ）は従来の問題点を説明する図で
ある。 図において、 １．１１は半導体基板、 ２．１２は絶縁膜、 ３、 ４．１３．１４はアルミニウム配線、５はＳＯＧ
膜、 ６はダミー配線パターン、 １５は第１のＳＯＧ膜、 １７はレジスト膜パターン、 １８は第２のＳＯＧ膜、 １９、２０はＰＳＧ膜 を示している。 １７レンＺＦＩｌｉ−＼苧〉 厚ｒ￥ ■ 第 Ｉｌｌ 第 図 （セの２） ６ ダミー配心軟イクりレ 徒束ら閏敢奏ｔｔｉｆｌ咽Ｔｊ図 第 ３ 図
Claims (1)
- 【特許請求の範囲】 凸状に形成された配線層を含む半導体基板上に第１の
ＳＯＧ膜を塗布して固化する工程と、次いで、前記配線
層パターンとは逆のパターン形状を有するレジスト膜パ
ターンを形成する工程と、 次いで、該レジスト膜パターンをマスクにして前記第１
のＳＯＧ膜をエッチングして、前記配線層上の該第１の
ＳＯＧ膜を除去して該配線層を露出させる工程と、 次いで、全面に第２のＳＯＧ膜を塗布して固化する工程
とが含まれてなることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266021A JPH04142065A (ja) | 1990-10-02 | 1990-10-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266021A JPH04142065A (ja) | 1990-10-02 | 1990-10-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04142065A true JPH04142065A (ja) | 1992-05-15 |
Family
ID=17425281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2266021A Pending JPH04142065A (ja) | 1990-10-02 | 1990-10-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04142065A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06252141A (ja) * | 1993-02-23 | 1994-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| US5635428A (en) * | 1994-10-25 | 1997-06-03 | Texas Instruments Incorporated | Global planarization using a polyimide block |
| US7741696B2 (en) | 2004-05-13 | 2010-06-22 | St-Ericsson Sa | Semiconductor integrated circuit including metal mesh structure |
-
1990
- 1990-10-02 JP JP2266021A patent/JPH04142065A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06252141A (ja) * | 1993-02-23 | 1994-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| US5635428A (en) * | 1994-10-25 | 1997-06-03 | Texas Instruments Incorporated | Global planarization using a polyimide block |
| US7741696B2 (en) | 2004-05-13 | 2010-06-22 | St-Ericsson Sa | Semiconductor integrated circuit including metal mesh structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5502007A (en) | Method of forming flat surface of insulator film of semiconductor device | |
| JPH0563940B2 (ja) | ||
| US6159759A (en) | Method to form liquid crystal displays using a triple damascene technique | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPS6313347B2 (ja) | ||
| JPS63115341A (ja) | 表面平坦化方法 | |
| JPH05175342A (ja) | 半導体装置の製造方法 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS59195846A (ja) | 層間絶縁膜の形成方法 | |
| JPS60115234A (ja) | 半導体装置の製造方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JPS59167020A (ja) | 半導体装置の製造方法 | |
| JPH04116825A (ja) | 半導体装置の製造方法 | |
| JPH0797583B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH05335421A (ja) | 半導体装置の製造方法 | |
| JPH03237721A (ja) | 多層配線の平坦化方法 | |
| JPH0376127A (ja) | 半導体装置の製造方法 | |
| JPS63172444A (ja) | 半導体装置の製造方法 | |
| JPS62291947A (ja) | 半導体装置の製造方法 | |
| JPH10340903A (ja) | 層間絶縁膜の平坦化方法 | |
| JPS60175439A (ja) | 多層配線形成方法 | |
| JPH04287327A (ja) | 半導体装置及びその製造方法 |