JPH0488634A - 薄膜配線の形成方法 - Google Patents

薄膜配線の形成方法

Info

Publication number
JPH0488634A
JPH0488634A JP20239490A JP20239490A JPH0488634A JP H0488634 A JPH0488634 A JP H0488634A JP 20239490 A JP20239490 A JP 20239490A JP 20239490 A JP20239490 A JP 20239490A JP H0488634 A JPH0488634 A JP H0488634A
Authority
JP
Japan
Prior art keywords
film
insulating film
wiring
thin film
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20239490A
Other languages
English (en)
Inventor
Eiichi Onaka
栄一 尾中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP20239490A priority Critical patent/JPH0488634A/ja
Publication of JPH0488634A publication Critical patent/JPH0488634A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は半導体装M等の多層配線における薄膜配線の
形成方法に関する。
[従来の技術J 近年、半導体装置においては、高集積化、高密度化、お
よび高速動作化に伴って配線の多層化が要望されている
。配線の多層化は、配線面積を実質的に減少させてチッ
プの大型化を防ぎ、平均配線長を短くして配線抵抗によ
る動作速度の遅延を抑制することができる。このような
多層配線構造の半導体装置を実現する製造プロセスのう
ち、特に配線を平坦化する工程が重要である。すなわち
、下層の配線パターンによって層間絶縁膜に凹凸部が存
在すると、上層の配線膜を形成するときにステップカバ
レージ不良が発生し、配線の断線不良が生じる。このた
め、層間絶縁膜の表面を平坦化することが、信頼性の高
い多層配線を実現するうえで重要となる。
この平坦化方法として、従来、第2図に示ようなエッチ
バック法が知られている。このエッチバック法では、ま
ず、第2図(A)に示すように、半導体ウェハ等の基板
l上にAt等の金属配線2をパターン形成した上、その
表面に下地絶縁膜3をCVD法により被着し、更にこの
下地絶I&膜3の表面にレジスト4をスピンコード法等
により表面が平坦となるように塗布する。そして、第2
図(B)に示すように、レジスト4と下地絶縁膜3を選
択性のない条件でエツチングしてレジスト4の表面から
均一な厚さで金属配線2の表面まで除去する。これによ
り、除去されずに基板1上に残存した下地絶縁#3の表
面が金属配線2の表面と同じ平面に平坦化される。この
後、第2図(C)に示すように、下地絶縁膜3および金
属配線2の表面に再度上層絶縁膜5をCVD法で被着す
る。これにより、上層絶縁膜5の表面は下層の下地絶縁
[l!3および金属配線2の表面と平行な平坦面に形成
され、これが層間絶縁膜となり、多層配線を可能にして
いる。
[発明が解決しようとする。!II] しかし、上述したエッチバック法では、金fi配線2上
に絶縁lI3.5をCVD法で2同波着してイルので、
金属配線2の表面にはヒロックと呼ばれる突起が発生し
易く、このヒロックにより層間絶縁膜である上層絶縁l
15に欠陥が生じ、多層配線間の短絡の原因となり、配
線の信頼性が低下するという問題がある。しかも、上述
したエッチバック法では、基板l上に予め金属配線2を
パターン形成しているため、金属配線2による凹凸部が
でき、その表面に下地絶縁膜3を形成する際、ステ、プ
カレージ不良が発生し易くなる。そのため、下地絶縁膜
3はステップカバレージ不良が発生しにくい性質、つま
り凹凸部の段差にも被着し易い性質のものを用いなけれ
ばならないという制約もある。
この発明の目的は、ヒロックの発生を抑制し@頼性の高
い多層配線を可能にし、しかもステップ力八レージ不良
が発生しない薄膜配線の形成方法を提供することである
〔課題を解決するための手段] この発明は丑述した目的を達成するために、基板上に下
地絶縁膜を被着し、この下地絶縁膜を等方性エツチング
によりバターニングして、下地絶縁膜の不要な部分を除
去するとともに、下地絶縁膜の段差をテーバ部に形成し
、これらの表面に金属膜を成長させた上、この金属膜上
に仮絶縁膜を塗布し、この仮絶縁膜および金属膜をエツ
チングにより仮絶縁膜の表面から均一な厚さで前記下地
絶縁膜の表面まで除去して金属膜からなる薄膜配線を形
成し、この薄膜配線および前記下地絶縁膜の表面に上層
絶縁膜を形成することである。
[作用] この発明によれば、金属層よりなる薄膜配線の表面に絶
縁膜を形成する回数を必要最小限つまり上層絶縁膜を1
同波着するだけに抑え、薄膜配線の表面にヒロックが発
生するのを抑制することができ、しかも下地絶縁膜を等
方性エツチングによりバターニングして下地絶縁膜の段
差をチー、<部に形成し、このテーバ部に金属膜を被着
することで、金属膜のステップカバレージ不良ヲ防ぐコ
トができる。
[実施例] 以下、第1図(A)〜(F)を参照して、この発明の一
実施例を説明する。
まず、第1図(A)に示すように、基板lOの表面に下
地絶縁膜11をCVD法により被着する。この場合、基
板10としては、シリコンウェハ、セラミック、ガラス
、石英等である。また、下地絶縁膜11としては5iO
z、SiN等であり、基板lOの表面に凹凸部が存在し
ていないため、特にステップカバレージの良い性質のも
のを用いる必要はない。
次に、第1図(B)に示すように、等方性ドライエツチ
ングにより下地絶縁膜11の不要な部分を除去するとと
もに、下地絶縁膜11の段差をテーバfi12に形成す
る0等方性ドライエツチングは、反応性ガスとしてCF
i 、 CFs−02等を用いたプラズマエッチングで
あり、下地絶縁膜11の段差をテーバ状に形成する。な
お1等方性ドライエツチングを行なう際には、フォトリ
ングラフィ技術により、予め下地絶縁膜ll上にフォト
レジストをパターン形成し、このフォトレジストをマス
クとしてエツチングを行なう。
この後、第1図(C)に示すように、下地絶縁膜11側
の表面にAI等の金属を真空蒸着法またはスパッタ法で
被着し、金属膜13を形成する。このとき、下地絶縁膜
11の段差がテープ部12に形成され、このテーバ部1
2に金属1113が被着するため、ステップカバレージ
不良が発生せず、下地絶縁@Illの表面に沿って金属
膜13を均一な厚さで形成することができる。
そして、第1図(D)に示すように、金属膜13上にレ
ジスト(仮絶縁膜)14をスピンコード法により塗布す
る。この場合、金属膜13の表面が凹凸状に形成されて
いても、レジスト14の表面は平坦面に形成される。
次に、第1図(E)に示すように、レジスト14および
金属M13を選択性のない条件でエツチングしてレジス
ト14の表面から均一な厚さで下地絶縁膜11の表面ま
で除去する。このエツチングはレジスト14および金属
膜13の材質に対して選択性のないエツチングであり、
ウェットエツチングでも、ドライエツチングでもよい、
これにより、下地絶縁膜ll上の不要な金属膜13およ
びレジスト14が除去され、基板10上に金属膜13よ
りなる薄膜配線15が形成されるとともに、薄膜配線1
5および下地絶縁膜11の表面が平坦化される。
この後、第1図(F)に示すように、薄膜配線15およ
び下地絶縁膜11の表面に、再度CVD法により上層絶
縁膜16を形成して下地絶縁膜11と一体化する。この
とき、下地絶縁膜11および薄膜配線15の表面が平坦
化されているので、上層絶縁膜16の表面も平坦に形成
され、この表面に上層の薄膜配線を良好に形成すること
ができる。この場合、特に薄膜配線15の表面には上層
絶縁misが1回形成されるだけであるから、ヒロック
の発生を抑制することができる。したがって、ヒロック
により、上層絶縁1116に発生する欠陥およびその上
層に形成される薄膜配線と下層の薄膜配線15との短絡
等を防ぐことができ、上傾性の高い多層配線を製造する
ことが可能となる。
[発明の効果] 以上詳細に説明したように、この発明によれば、薄膜配
線の表面に絶縁膜を形成する回数を必要最小限に抑え、
薄膜配線の表面にヒロックが発生するのを抑制すること
ができ、これにより上層絶縁膜に発生する欠陥および多
層配線間の短絡等を防ぎ、@領性の高い多層配線を実現
することが可能となり、しかも基板の表面に下地絶縁膜
を被着することで、下地絶縁膜が材質の制約を受けず、
材質の選択範囲を広げることができ、かつ下地絶縁膜を
等方性エツチングによりバターニングして下地絶縁膜の
段差をテーバ部に形成し、このテーバ部に金属膜を被着
するので、金属膜がステップカバレージ不良を起さず、
金属膜を均一な厚さに形成することができる。
【図面の簡単な説明】
第1図(A)〜(F)はこの発明の薄膜配線の形成工程
を示す各断面図、第2図(A)〜(C)は従来の薄膜配
線の形成工程を示す各断面図である。 10・・・・・・基板、11・・・・・・下地絶縁膜、
12・・・・・・テーバ部、13・・・・・・金属膜、
14・・・・・・レジスト(仮絶縁膜)、15・・・・
・・薄膜配線、16・・・・・・上層絶縁膜。

Claims (1)

    【特許請求の範囲】
  1.  基板上に下地絶縁膜を被着し、この下地絶縁膜を等方
    性エッチングによりパターニングして、前記下地絶縁膜
    の不要な部分を除去するとともに、前記下地絶縁膜の段
    差をテーパ部に形成し、これらの表面に金属膜を成長さ
    せた上、この金属膜上に仮絶縁膜を塗布し、この仮絶縁
    膜および前記金属膜をエッチングにより前記仮絶縁膜の
    表面から均一な厚さで前記下地絶縁膜の表面まで除去し
    て前記金属膜からなる薄膜配線を形成し、この薄膜配線
    および前記下地絶縁膜の表面に上層絶縁膜を形成するこ
    とを特徴とする薄膜配線の形成方法。
JP20239490A 1990-08-01 1990-08-01 薄膜配線の形成方法 Pending JPH0488634A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20239490A JPH0488634A (ja) 1990-08-01 1990-08-01 薄膜配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20239490A JPH0488634A (ja) 1990-08-01 1990-08-01 薄膜配線の形成方法

Publications (1)

Publication Number Publication Date
JPH0488634A true JPH0488634A (ja) 1992-03-23

Family

ID=16456769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20239490A Pending JPH0488634A (ja) 1990-08-01 1990-08-01 薄膜配線の形成方法

Country Status (1)

Country Link
JP (1) JPH0488634A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530458A (en) * 1993-07-29 1996-06-25 Nec Corporation Image memory control device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530458A (en) * 1993-07-29 1996-06-25 Nec Corporation Image memory control device

Similar Documents

Publication Publication Date Title
JP4810074B2 (ja) 超電導デバイス用多層配線の製造方法
JPH03244126A (ja) 半導体装置の製造方法
JPS61208241A (ja) 半導体装置の製造方法
JP3055176B2 (ja) 絶縁層上にメタライゼーション層を設け同一マスクを使用して貫通孔を開ける方法
JPH10163198A (ja) 半導体装置およびその製造方法
JPH0488634A (ja) 薄膜配線の形成方法
JPH06244286A (ja) 半導体装置の製造方法
KR100668221B1 (ko) Mim 캐패시터 형성 방법
KR100607753B1 (ko) 반도체 소자의 금속 배선층 형성 방법
JP2783898B2 (ja) 半導体装置の製造方法
JPH098007A (ja) 絶縁膜の平坦化方法
KR920000629B1 (ko) 에치백 공정을 이용한 반도체 장치의 제조방법
JPH0653189A (ja) 成膜層の平坦化方法
KR100235947B1 (ko) 반도체 소자의 제조방법
KR0126777B1 (ko) 반도체 장치의 다층배선방법
KR100271402B1 (ko) 반도체소자의접촉구형성방법
KR0127689B1 (ko) 다층 금속배선 형성방법
JPH05160126A (ja) 多層配線形成法
KR950002953B1 (ko) 다층금속 배선구조를 이용한 반도체 장치의 제조방법
JPH06349828A (ja) 集積回路装置の製造方法
KR0182043B1 (ko) 금속-절연막의 평탄화 방법
JPS6197946A (ja) 半導体装置の製造方法
JPH04152526A (ja) 半導体素子の製造方法
JPH0319222A (ja) 半導体装置の製造方法
JPH03148130A (ja) 半導体装置の製造方法