JPH06244772A - クロック同期方法と装置 - Google Patents
クロック同期方法と装置Info
- Publication number
- JPH06244772A JPH06244772A JP5295426A JP29542693A JPH06244772A JP H06244772 A JPH06244772 A JP H06244772A JP 5295426 A JP5295426 A JP 5295426A JP 29542693 A JP29542693 A JP 29542693A JP H06244772 A JPH06244772 A JP H06244772A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- clock
- signal
- electric field
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【目的】 クロック同期装置の受信電界レベルが低下し
たときなどに発生する送信タイミングのずれを防止す
る。 【構成】 受信電波の電界レベルを検出する手段を有す
る受信部1と、検出された電界レベルと予め設定された
しきい値とを比較して、その比較結果をクロック信号の
切替え指示信号として出力するレベル比較回路3と、自
走クロックを生成し、位相を補正された受信再生クロッ
ク信号と自走クロック信号とのいずれかを切り替え指示
信号により切り替えて同期クロック信号として出力する
クロック同期回路2とからなり、切替え指示信号は、検
出された電界レベルがしきい値より低い場合には自走ク
ロック信号が、また、電界レベルがしきい値より高い場
合には受信して位相を合わせられた再生クロック信号が
それぞれ出力されるように指示する。
たときなどに発生する送信タイミングのずれを防止す
る。 【構成】 受信電波の電界レベルを検出する手段を有す
る受信部1と、検出された電界レベルと予め設定された
しきい値とを比較して、その比較結果をクロック信号の
切替え指示信号として出力するレベル比較回路3と、自
走クロックを生成し、位相を補正された受信再生クロッ
ク信号と自走クロック信号とのいずれかを切り替え指示
信号により切り替えて同期クロック信号として出力する
クロック同期回路2とからなり、切替え指示信号は、検
出された電界レベルがしきい値より低い場合には自走ク
ロック信号が、また、電界レベルがしきい値より高い場
合には受信して位相を合わせられた再生クロック信号が
それぞれ出力されるように指示する。
Description
【0001】
【産業上の利用分野】本発明は、クロック同期装置に関
し、特にディジタル式の自動車電話装置に使用されるク
ロック同期装置に関する。
し、特にディジタル式の自動車電話装置に使用されるク
ロック同期装置に関する。
【0002】
【従来の技術】従来のディジタル自動車電話装置のクロ
ック同期装置は、図2に示すように、受信部1、クロッ
ク同期回路2、時分割多重接続(TDMA)方式の多重
分離回路4、およびタイミング制御回路5とからなる。
ック同期装置は、図2に示すように、受信部1、クロッ
ク同期回路2、時分割多重接続(TDMA)方式の多重
分離回路4、およびタイミング制御回路5とからなる。
【0003】受信部1は、図3のAのような電波を受信
して、時分割多重化されたデータを再生し、クロック信
号Bを同期抽出する。クロック同期回路2は、同期クロ
ック信号として、受信部1で抽出されたクロック信号B
に位相を同期させた再生同期クロック信号Cか、または
位相を受信部1から出力されたクロック信号に同期させ
て生成した自走クロック信号のいずれかを出力する。タ
イミング制御回路5は、同期クロック信号の数をカウン
トし、そのカウント数によりタイミング制御信号を出力
して送受信のタイミングを制御する。多重分離回路4
は、受信電波中の時分割多重化されたデータを同期クロ
ック信号とタイミング信号により多重分離して出力す
る。
して、時分割多重化されたデータを再生し、クロック信
号Bを同期抽出する。クロック同期回路2は、同期クロ
ック信号として、受信部1で抽出されたクロック信号B
に位相を同期させた再生同期クロック信号Cか、または
位相を受信部1から出力されたクロック信号に同期させ
て生成した自走クロック信号のいずれかを出力する。タ
イミング制御回路5は、同期クロック信号の数をカウン
トし、そのカウント数によりタイミング制御信号を出力
して送受信のタイミングを制御する。多重分離回路4
は、受信電波中の時分割多重化されたデータを同期クロ
ック信号とタイミング信号により多重分離して出力す
る。
【0004】すなわち、中間周波数1Fに変換されたア
ナログの受信電波信号は、図4に示すように、受信部1
の遅延検波復調部11により遅延検波されて、デジタル
信号の受信データとして再生、出力されるとともに、位
相データが受信部1のクロック抽出回路12に送られ
る。クロック抽出回路12においては、送られた位相デ
ータにより受信クロック信号に同期したシンボル同期ク
ロック(例えば21kbit/s)が受信同期クロック
信号として、また、発振分周回路13の出力信号からシ
ンボル同期クロックの2倍の周波数のビット同期クロッ
ク(42kbit/s)が自走同期クロック信号として
生成される。(なお、ビット同期クロックは、復調部の
位相データによらなくとも、自走クロックにより、シン
ボル同期クロックの2倍のクロック周波数に極めて近い
周波数で生成することが可能である。)この2つの同期
クロックは、図5の上段のように、標準送受信タイミン
グとして送受信期間のタイムスロットが受信、アイド
ル、送信の順に繰り返して配列されている場合は、図5
の中、下段のように、受信区間中は受信レベルがしきい
値以下の期間にも、受信電波から抽出された同期クロッ
ク信号が出力され、アイドルおよび送信区間には、発振
分周回路13から生成され、受信区間中に受信クロック
の位相に同期状態を保持された自走クロック信号が出力
される。
ナログの受信電波信号は、図4に示すように、受信部1
の遅延検波復調部11により遅延検波されて、デジタル
信号の受信データとして再生、出力されるとともに、位
相データが受信部1のクロック抽出回路12に送られ
る。クロック抽出回路12においては、送られた位相デ
ータにより受信クロック信号に同期したシンボル同期ク
ロック(例えば21kbit/s)が受信同期クロック
信号として、また、発振分周回路13の出力信号からシ
ンボル同期クロックの2倍の周波数のビット同期クロッ
ク(42kbit/s)が自走同期クロック信号として
生成される。(なお、ビット同期クロックは、復調部の
位相データによらなくとも、自走クロックにより、シン
ボル同期クロックの2倍のクロック周波数に極めて近い
周波数で生成することが可能である。)この2つの同期
クロックは、図5の上段のように、標準送受信タイミン
グとして送受信期間のタイムスロットが受信、アイド
ル、送信の順に繰り返して配列されている場合は、図5
の中、下段のように、受信区間中は受信レベルがしきい
値以下の期間にも、受信電波から抽出された同期クロッ
ク信号が出力され、アイドルおよび送信区間には、発振
分周回路13から生成され、受信区間中に受信クロック
の位相に同期状態を保持された自走クロック信号が出力
される。
【0005】多重分離回路4は、クロック同期回路2か
ら出力された同期クロック信号と、タイミング制御回路
5の出力のタイミング信号とにより、データの送受信タ
イミングを制御して、受信部1で再生されたデータ信号
の中から受信区間または送信区間のいずれかの区間のデ
ータを分離して出力する。
ら出力された同期クロック信号と、タイミング制御回路
5の出力のタイミング信号とにより、データの送受信タ
イミングを制御して、受信部1で再生されたデータ信号
の中から受信区間または送信区間のいずれかの区間のデ
ータを分離して出力する。
【0006】この動作を図6のようにデータの伝送速度
が42kbit/sで、840bit、20msの1フ
レーム中に受信データと送信データが280bit、
6.6msずつ、アイドル区間を挟んで配列された場合
を例として説明する。図7は、この送信、受信の各区間
を分離するための窓を生成する回路の1例で、カウンタ
51、デコーダ52および2つのアンド回路53、54
からなる。カウンタ51は、伝送データの立ち上がりに
同期した連続クロックを入力し、データ列の受信区間と
アイドル区間の境を起算の基準点0として1ビットずつ
839までクロック数をカウントしながらその値をデコ
ーダ52に出力する。デコーダ52は、受信区間に対し
ては入力したカウント値が560から839までの間、
また送信区間に対しては238から518までの間、そ
れぞれゲートのオープンを指示する論理値1を連続して
2つのアンド回路53、54のいずれかに出力する。各
アンド回路は、デコーダ52の出力と連続した同期クロ
ック信号とを入力してその論理積を出力することによっ
て、それぞれ受信区間または送信区間のいずれか一方の
みに対する窓が出力される。
が42kbit/sで、840bit、20msの1フ
レーム中に受信データと送信データが280bit、
6.6msずつ、アイドル区間を挟んで配列された場合
を例として説明する。図7は、この送信、受信の各区間
を分離するための窓を生成する回路の1例で、カウンタ
51、デコーダ52および2つのアンド回路53、54
からなる。カウンタ51は、伝送データの立ち上がりに
同期した連続クロックを入力し、データ列の受信区間と
アイドル区間の境を起算の基準点0として1ビットずつ
839までクロック数をカウントしながらその値をデコ
ーダ52に出力する。デコーダ52は、受信区間に対し
ては入力したカウント値が560から839までの間、
また送信区間に対しては238から518までの間、そ
れぞれゲートのオープンを指示する論理値1を連続して
2つのアンド回路53、54のいずれかに出力する。各
アンド回路は、デコーダ52の出力と連続した同期クロ
ック信号とを入力してその論理積を出力することによっ
て、それぞれ受信区間または送信区間のいずれか一方の
みに対する窓が出力される。
【0007】
【発明が解決しようとする課題】しかし、従来のクロッ
ク同期装置は、上述のように、クロック同期回路から出
力されるクロック数をカウントすることにより送受信の
分離用窓のタイミングを制御していたので、図3および
図5のa−a´区間に示すように、受信区間の電界レベ
ル低下などのために再生クロック信号の位相が乱れる
と、送受信のタイミングがずれたり、受信データが脱落
してしまうという欠点があった。
ク同期装置は、上述のように、クロック同期回路から出
力されるクロック数をカウントすることにより送受信の
分離用窓のタイミングを制御していたので、図3および
図5のa−a´区間に示すように、受信区間の電界レベ
ル低下などのために再生クロック信号の位相が乱れる
と、送受信のタイミングがずれたり、受信データが脱落
してしまうという欠点があった。
【0008】本発明の目的は、上述の欠点を解消し、受
信電界レベルが低下したときなどに発生する送受信タイ
ミングのずれを防止できるクロック同期装置を提供する
ことにある。
信電界レベルが低下したときなどに発生する送受信タイ
ミングのずれを防止できるクロック同期装置を提供する
ことにある。
【0009】
【課題を解決するための手段】本発明のクロック同期装
置は、受信電波を復調して受信データ信号を再生する手
段、受信電波の振幅の変動分からクロック信号を抽出す
る手段、および受信電波の受信電界レベルを検出する手
段を有する受信部と、受信部により抽出されたクロック
信号の位相を補正する手段、抽出されたクロック信号に
同期した自走クロック信号を生成する手段、および位相
を補正された受信クロック信号を自走クロック信号との
いずれかを切替えて出力する手段を有するクロック同期
回路と、検出された電界レベルと予約設定されたしきい
値とを比較する手段、およびその比較結果により出力す
るクロック信号の切替えをクロック同期回路に指示する
手段を有するレベル比較回路と、クロック同期回路から
出力された同期クロック信号により、受信部によって再
生された受信データ信号から時分割データを分離するT
DMA方式の多重分離回路と、クロック同期回路から出
力されるクロック数をカウントし送受信のタイミングを
制御するタイミング制御回路とを有する。
置は、受信電波を復調して受信データ信号を再生する手
段、受信電波の振幅の変動分からクロック信号を抽出す
る手段、および受信電波の受信電界レベルを検出する手
段を有する受信部と、受信部により抽出されたクロック
信号の位相を補正する手段、抽出されたクロック信号に
同期した自走クロック信号を生成する手段、および位相
を補正された受信クロック信号を自走クロック信号との
いずれかを切替えて出力する手段を有するクロック同期
回路と、検出された電界レベルと予約設定されたしきい
値とを比較する手段、およびその比較結果により出力す
るクロック信号の切替えをクロック同期回路に指示する
手段を有するレベル比較回路と、クロック同期回路から
出力された同期クロック信号により、受信部によって再
生された受信データ信号から時分割データを分離するT
DMA方式の多重分離回路と、クロック同期回路から出
力されるクロック数をカウントし送受信のタイミングを
制御するタイミング制御回路とを有する。
【0010】レベル比較回路は、受信電界レベルが設定
されたしきい値を超えたときには補正された受信再生ク
ロック同期信号を出力するよに、また、電界レベルがし
きい値以下のときには自走クロック信号を出力するよう
にそれぞれ制御するのが好ましい。
されたしきい値を超えたときには補正された受信再生ク
ロック同期信号を出力するよに、また、電界レベルがし
きい値以下のときには自走クロック信号を出力するよう
にそれぞれ制御するのが好ましい。
【0011】
【作用】受信した電波のデータを分離する同期クロック
信号は、受信電界レベルが所定のしきい値より低い場合
は、自走クロック信号から生成された同期クロック信号
に、また、受信電界レベルがしきい値以上の場合は、受
信電波から再生された同期クロック信号に、それぞれ切
替えられる。
信号は、受信電界レベルが所定のしきい値より低い場合
は、自走クロック信号から生成された同期クロック信号
に、また、受信電界レベルがしきい値以上の場合は、受
信電波から再生された同期クロック信号に、それぞれ切
替えられる。
【0012】
【実施例】本実施例は、図1に示すように、従来例と同
様な機能を有する受信部1、クロック同期回路2、タイ
ミング制御回路5、多重分離回路4を有する外に、受信
部1とクロック同期回路2との間に受信電波の電界レベ
ルを検出するレベル比較回路3が追加接続された構成と
なっている。
様な機能を有する受信部1、クロック同期回路2、タイ
ミング制御回路5、多重分離回路4を有する外に、受信
部1とクロック同期回路2との間に受信電波の電界レベ
ルを検出するレベル比較回路3が追加接続された構成と
なっている。
【0013】受信部1は、受信電波を変換した中間周波
数IFの信号からデータ信号とクロック信号を抽出する
外に、IFを平滑化して受信電界のレベル情報とし、こ
れをレベル比較回路3に出力する。レベル比較回路3
は、受信部1から出力された電界レベル情報を予め設定
されたしきい値と比較し、電界レベルの値の方が高けれ
ば同期クロック信号を、また、しきい値の方が高ければ
自走クロック信号を、それぞれ出力するようにクロック
同期回路2に対してクロック切替え信号を送る。タイミ
ング制御回路5は、クロック同期回路2から出力された
クロック信号を入力して受信部1と多重分離回路4に対
するデータの送受信タイミング制御信号を出力する。
数IFの信号からデータ信号とクロック信号を抽出する
外に、IFを平滑化して受信電界のレベル情報とし、こ
れをレベル比較回路3に出力する。レベル比較回路3
は、受信部1から出力された電界レベル情報を予め設定
されたしきい値と比較し、電界レベルの値の方が高けれ
ば同期クロック信号を、また、しきい値の方が高ければ
自走クロック信号を、それぞれ出力するようにクロック
同期回路2に対してクロック切替え信号を送る。タイミ
ング制御回路5は、クロック同期回路2から出力された
クロック信号を入力して受信部1と多重分離回路4に対
するデータの送受信タイミング制御信号を出力する。
【0014】したがって、受信電界レベルが図5の中段
のように受信区間内で変化する場合は、受信区間内でも
クロック同期回路2の出力するクロック信号が、図5の
下段のように、電界レベルの高低に応じて電波の変動分
から同期抽出された同期クロック信号かまたは同期状態
を保持する自走クロック信号のいずれかに切替えられ、
多重分離回路4には、受信電界レベルに関係のない一定
の周期クロック信号とタイミング信号が入力され、受信
電波から変換されたデータ信号の中から送信区間と受信
区間が誤りなく分離される。
のように受信区間内で変化する場合は、受信区間内でも
クロック同期回路2の出力するクロック信号が、図5の
下段のように、電界レベルの高低に応じて電波の変動分
から同期抽出された同期クロック信号かまたは同期状態
を保持する自走クロック信号のいずれかに切替えられ、
多重分離回路4には、受信電界レベルに関係のない一定
の周期クロック信号とタイミング信号が入力され、受信
電波から変換されたデータ信号の中から送信区間と受信
区間が誤りなく分離される。
【0015】
【発明の効果】以上説明したように本発明は、クロック
同期回路から多重分離回路に供給される同期クロック信
号が、レベル比較回路により、受信電界レベルに応じて
自走クロックと受信電波から再生されたクロックのいず
れかに切替えられるので、ディジタル自動車電話装置の
受信電波の電界レベルが低下してクロック信号の位相が
乱されても、多重分離回路の動作のタイミングのずれを
確実に防止することができる効果がある。
同期回路から多重分離回路に供給される同期クロック信
号が、レベル比較回路により、受信電界レベルに応じて
自走クロックと受信電波から再生されたクロックのいず
れかに切替えられるので、ディジタル自動車電話装置の
受信電波の電界レベルが低下してクロック信号の位相が
乱されても、多重分離回路の動作のタイミングのずれを
確実に防止することができる効果がある。
【図面の簡単な説明】
【図1】本発明の1実施例のブロック図である。
【図2】従来のクロック同期装置のブロック図である。
【図3】受信電界と再生クロックの関係を示すタイミン
グ図である。
グ図である。
【図4】受信部1のクロック再生回路のブロック図であ
る。
る。
【図5】タイムスロットの1例である。
【図6】送受信ゲートのタイミング図である。
【図7】タイミング制御回路5の1例の回路図である。
1 受信部 2 クロック同期回路 3 レベル比較回路 4 多重分離回路 5 タイミング制御回路 11 遅延検波復調部 12 クロック抽出回路 13 発振分周回路 51 カウンタ 52 デコーダ 53、54 アンド回路
Claims (3)
- 【請求項1】 時分割多重接続方式の電波を受信し、前
記電波の振幅の変動分からクロック信号を同期抽出する
とともに前記電波の電界レベルを検出してその値を所定
のしきい値と比較し、 前記電界レベルの検出値が前記しきい値を超えた場合
は、前記同期抽出したクロック信号を第1の同期クロッ
ク信号として出力するとともに、前記同期抽出されたク
ロック信号に同期させた自走クロック信号を生成し、 前記電界レベルの検出値が前記しきい値以下の場合は、
前記自走クロック信号を同期状態を保持して第2の同期
クロック信号として出力し、 前記第1、第2のいずれか一方の出力された同期クロッ
ク信号のクロックを計数してタイミング制御信号を生成
し、前記タイミング制御信号により時分割多重接続方式
の送受信データを分離するクロック同期方法。 - 【請求項2】 時分割多重接続方式の電波を受信する手
段、前記電波の電界レベルを検出する手段、前記電波を
復調して受信データ信号を再生する手段、および前記電
波の振幅の変動分からクロック信号を抽出する手段を有
する受信部と、 前記検出された電界レベルと予め設定されたしきい値と
を比較する手段、およびその比較結果によりクロック信
号の切替え指示信号を出力する手段を有するレベル比較
回路と、 前記受信部により抽出されたクロック信号の位相を補正
する手段、前記抽出されたクロック信号に同期した自走
クロック信号を生成する手段、および前記切替え指示信
号により、前記位相を補正された受信クロック信号と自
走クロック信号とのいずれかを同期クロック信号として
出力する手段を有するクロック同期回路と、 前記クロック同期回路から出力される同期クロック信号
の数を計数して送受信のタイミング制御信号を出力する
タイミング制御回路と、 前記同期クロック信号とタイミング制御信号とにより、
前記受信部によって再生された受信データ信号から時分
割データを分離する時分割多重接続方式の多重分離回路
とを有するクロック同期装置。 - 【請求項3】 レベル比較回路は、検出された電界レベ
ルが設定されたしきい値を超えるときにはクロック同期
回路が出力する同期クロック信号を同期補正された受信
クロック信号側に、また、前記電界レベルがしきい値以
下のときには自走クロック信号側にそれぞれ切替える指
示信号を出力する請求項2に記載のクロック同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5295426A JP2859111B2 (ja) | 1992-11-30 | 1993-11-25 | クロック同期方法と装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-319567 | 1992-11-30 | ||
| JP31956792 | 1992-11-30 | ||
| JP5295426A JP2859111B2 (ja) | 1992-11-30 | 1993-11-25 | クロック同期方法と装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244772A true JPH06244772A (ja) | 1994-09-02 |
| JP2859111B2 JP2859111B2 (ja) | 1999-02-17 |
Family
ID=26560263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5295426A Expired - Fee Related JP2859111B2 (ja) | 1992-11-30 | 1993-11-25 | クロック同期方法と装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2859111B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5889824A (en) * | 1996-05-30 | 1999-03-30 | Nec Corporation | Intermittent receiving apparatus capable of reducing current consumption |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5185618A (ja) * | 1975-01-24 | 1976-07-27 | Nippon Telegraph & Telephone | |
| JPS62278838A (ja) * | 1986-05-28 | 1987-12-03 | Sharp Corp | クロツク信号再生回路 |
-
1993
- 1993-11-25 JP JP5295426A patent/JP2859111B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5185618A (ja) * | 1975-01-24 | 1976-07-27 | Nippon Telegraph & Telephone | |
| JPS62278838A (ja) * | 1986-05-28 | 1987-12-03 | Sharp Corp | クロツク信号再生回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5889824A (en) * | 1996-05-30 | 1999-03-30 | Nec Corporation | Intermittent receiving apparatus capable of reducing current consumption |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2859111B2 (ja) | 1999-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4025720A (en) | Digital bit rate converter | |
| EP1183781B1 (en) | Data clock recovery circuit | |
| KR960013655B1 (ko) | 고선명 텔레비젼 수상기의 데이터 세그먼트 동기신호검출기 | |
| JPS6194429A (ja) | 位相同期回路 | |
| JP2001197049A (ja) | クロック再生回路及びこれを用いた光信号受信器 | |
| JPH04207883A (ja) | クロック同期方式 | |
| JPS594895B2 (ja) | 衛星経由のデジタル伝送の同期方法および装置 | |
| JP2859111B2 (ja) | クロック同期方法と装置 | |
| JPH1098457A (ja) | デジタル・オーディオ信号の同期化装置及び方法 | |
| EP0600408B1 (en) | Method and apparatus for clock synchronization | |
| JP2613507B2 (ja) | クロック再生回路 | |
| JP2840569B2 (ja) | 局間クロック同期回路 | |
| JPH0898053A (ja) | 同期検出回路 | |
| JP3594362B2 (ja) | クロック再生装置 | |
| JPH053463A (ja) | スタツフ多重通信受信回路 | |
| JP2708303B2 (ja) | Fm多重放送受信回路 | |
| JPS60139082A (ja) | サンプリングクロツク再生回路 | |
| JP3031779B2 (ja) | 並列スタッフ同期方式 | |
| JP3421711B2 (ja) | 標本化クロック再生システムおよび装置 | |
| JP2940945B2 (ja) | クロック信号再生方式 | |
| JPH0338931A (ja) | スタッフ同期方式によるデータ伝送装置 | |
| JPH10308082A (ja) | データセパレータ | |
| JPH07101947B2 (ja) | 標本化クロック再生回路 | |
| JPH0732465B2 (ja) | 同期信号検出回路 | |
| JPH1098459A (ja) | クロック同期方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970311 |
|
| LAPS | Cancellation because of no payment of annual fees |