JP2900522B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2900522B2 JP2900522B2 JP2142352A JP14235290A JP2900522B2 JP 2900522 B2 JP2900522 B2 JP 2900522B2 JP 2142352 A JP2142352 A JP 2142352A JP 14235290 A JP14235290 A JP 14235290A JP 2900522 B2 JP2900522 B2 JP 2900522B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- alloy
- semiconductor device
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔概 要〕 半導体装置、特に半導体集積回路等に使用される金属
配線層の構造に関し、 Al−Cu−Ti合金層を主たる導電層に用い、且つ高温に
おけるストレスマイグレーション耐性の劣化、広い配線
幅におけるエレクトロマイグレーション耐性の劣化及び
高温熱処理による配線抵抗の増大を防止した高信頼の金
属配線層を具備した半導体装置の提供を目的とし、 タンタル層上に、主成分にアルミニウムを含み、銅及
びチタンをともに含んでなる合金層が積層されてなる２
層構造の金属配線層を具備する構成を有する。
配線層の構造に関し、 Al−Cu−Ti合金層を主たる導電層に用い、且つ高温に
おけるストレスマイグレーション耐性の劣化、広い配線
幅におけるエレクトロマイグレーション耐性の劣化及び
高温熱処理による配線抵抗の増大を防止した高信頼の金
属配線層を具備した半導体装置の提供を目的とし、 タンタル層上に、主成分にアルミニウムを含み、銅及
びチタンをともに含んでなる合金層が積層されてなる２
層構造の金属配線層を具備する構成を有する。
本発明は半導体装置、特に半導体集積回路等に使用さ
れる金属配線層の構造に関する。
れる金属配線層の構造に関する。
半導体集積回路装置の高集積化を図るためには、半導
体素子を微細化するだけでなく、回路構成に用いられて
いるアルミニウム（アルミニウム合金を含む）配線層の
幅も１μｍ或いはそれ以下に微細化することが必要にな
る。一方、アルミニウム（Al）配線層においては、上記
のように配線幅が微細化されると、エレクトロマイグレ
ーション及びストレスマイグレーションによる断線不良
が発生し易くなるという問題があり、マイグレーション
耐性の優れたAl配線層の構造が要望される。
体素子を微細化するだけでなく、回路構成に用いられて
いるアルミニウム（アルミニウム合金を含む）配線層の
幅も１μｍ或いはそれ以下に微細化することが必要にな
る。一方、アルミニウム（Al）配線層においては、上記
のように配線幅が微細化されると、エレクトロマイグレ
ーション及びストレスマイグレーションによる断線不良
が発生し易くなるという問題があり、マイグレーション
耐性の優れたAl配線層の構造が要望される。
エレクトロマイグレーションとストレスマイグレーシ
ョンに対する耐性を改善する方法として、従来、Alに銅
（Cu）とチタン（Ti）を添加した合金をAl配線層として
用いる方法が特開昭62−114241号公報によって提案され
ている。この配線層の構成においては、少量のCuの添加
によりAlのマイグレーション発生を抑制し、且つTiの添
加により高堆積レートによるAl−Cu合金層形成に際して
の結晶粒の拡大を防止して、上記マイグレーション抑制
効果を一層確実なものにしている。
ョンに対する耐性を改善する方法として、従来、Alに銅
（Cu）とチタン（Ti）を添加した合金をAl配線層として
用いる方法が特開昭62−114241号公報によって提案され
ている。この配線層の構成においては、少量のCuの添加
によりAlのマイグレーション発生を抑制し、且つTiの添
加により高堆積レートによるAl−Cu合金層形成に際して
の結晶粒の拡大を防止して、上記マイグレーション抑制
効果を一層確実なものにしている。
しかし、上記Cl−Cu−Ti合金からなる配線層には、以
下に示すような問題点が含まれていた。
下に示すような問題点が含まれていた。
１）200℃以上の高温放置でストレスマイグレーション
による破断不良が発生し易くなる。
による破断不良が発生し易くなる。
２）配線幅が広い配線層において、エレクトロマイグレ
ーションによる破断が生じ易くなる。
ーションによる破断が生じ易くなる。
上記の２つの問題点は、Al−Cu−Ti合金に特有のもの
であり、通常のAl−Si合金や、Al−Si−Cu合金を用いた
配線では認められない。
であり、通常のAl−Si合金や、Al−Si−Cu合金を用いた
配線では認められない。
そこで、上記問題点を除去するために、先に、特願平
２−29595号（平成２年１月31日出願）によって、Ti層
上に前記Al−Cu−Ti合金層を積層してなる２層構造即ち
Al−Cu−Ti/Ti構造の金属配線層が提案され、この構造
によって前記Al−Cu−Ti合金層単層からなるAl配線層に
比べて、高温放置におけるストレスマイグレーションに
よる破断不良の発生率は大幅に改善され、また広い幅の
配線層におけるエレクトロマイグレーションによる平均
寿命の低下も防止された。
２−29595号（平成２年１月31日出願）によって、Ti層
上に前記Al−Cu−Ti合金層を積層してなる２層構造即ち
Al−Cu−Ti/Ti構造の金属配線層が提案され、この構造
によって前記Al−Cu−Ti合金層単層からなるAl配線層に
比べて、高温放置におけるストレスマイグレーションに
よる破断不良の発生率は大幅に改善され、また広い幅の
配線層におけるエレクトロマイグレーションによる平均
寿命の低下も防止された。
しかしながら、上記Al−Cu−Ti/Ti積層配線層におい
ては、AlとTiが、通常被覆用絶縁膜の成長等に用いられ
る400℃程度の熱処理で反応し、配線層内に高抵抗の金
属間化合物Al3Tiを生成することにより積層膜のシート
抵抗（配線抵抗）が上昇するという問題がある。
ては、AlとTiが、通常被覆用絶縁膜の成長等に用いられ
る400℃程度の熱処理で反応し、配線層内に高抵抗の金
属間化合物Al3Tiを生成することにより積層膜のシート
抵抗（配線抵抗）が上昇するという問題がある。
即ち、例えば、Al−0.1％Cu−0.15％Ti合金の単層配
線層の抵抗率は500℃、30分の熱処理を経ても熱処理前
と変わらず3.4μΩcm程度であったのに対して、前記Al
−Cu−Ti/Ti積層配線層においては、同様の熱処理後の
抵抗率4.5μΩcm程度であり、30％以上の上昇を示す。
線層の抵抗率は500℃、30分の熱処理を経ても熱処理前
と変わらず3.4μΩcm程度であったのに対して、前記Al
−Cu−Ti/Ti積層配線層においては、同様の熱処理後の
抵抗率4.5μΩcm程度であり、30％以上の上昇を示す。
従って、このAl−Cu−Ti/Ti積層配線層を半導体集積
回路装置等に用いた際には、上記抵抗類の増大に伴う配
線抵抗の増大によって、配線のRC遅延が増大し、高速化
が妨げられるという問題が生じていた。
回路装置等に用いた際には、上記抵抗類の増大に伴う配
線抵抗の増大によって、配線のRC遅延が増大し、高速化
が妨げられるという問題が生じていた。
そこで本発明は、上記Al−Cu−Ti合金層を主たる導電
層に用い、且つ高温におけるストレスマイグレーション
耐性の劣化、広い配線幅におけるエレクトロマイグレー
ション耐性の劣化及び高温熱処理による配線抵抗の増大
を防止した高信頼の金属配線層を具備した半導体装置の
提供を目的とする。
層に用い、且つ高温におけるストレスマイグレーション
耐性の劣化、広い配線幅におけるエレクトロマイグレー
ション耐性の劣化及び高温熱処理による配線抵抗の増大
を防止した高信頼の金属配線層を具備した半導体装置の
提供を目的とする。
上記課題は、タンタル層上に、主成分にアルミニウム
を含み、銅及びチタンをともに含んでなる合金層が積層
されてなる２層構造の金属配線層を具備する本発明によ
る半導体装置によって解決される。
を含み、銅及びチタンをともに含んでなる合金層が積層
されてなる２層構造の金属配線層を具備する本発明によ
る半導体装置によって解決される。
第１図は本発明の原理説明用模式断面図で、図中、１
は半導体基板、２は厚さ8000Å程度の層間絶縁膜、３は
金属（Al）配線層、3Aは厚さ200Å程度のTa層、3Bは厚
さ5000Å程度のAl−0.1％Cl−0.15％Ti合金層、４は被
覆絶縁膜を示す。
は半導体基板、２は厚さ8000Å程度の層間絶縁膜、３は
金属（Al）配線層、3Aは厚さ200Å程度のTa層、3Bは厚
さ5000Å程度のAl−0.1％Cl−0.15％Ti合金層、４は被
覆絶縁膜を示す。
即ち本発明に係る金属（Al）配線層３においては、図
示のように、Alを主成分とする合金層例えばAl−Cu−Ti
合金層3Bの下地金属層として、高温におけるAlとの反応
速度がTiに比べて極端に遅く、そのため高温熱処理を経
た際にAl−Cu−Ti合金層3B内に高抵抗の金属間化合物が
多量に生成せずにその低シート抵抗が維持され、且つAl
合金層例えばAl−Cu−Ti合金層3Bとのエッチングの選択
性が小さく同一エッチング処理により一括パターニング
が可能なために配線形成工程が複雑化しないという理由
によりTa層3Aを選択した。
示のように、Alを主成分とする合金層例えばAl−Cu−Ti
合金層3Bの下地金属層として、高温におけるAlとの反応
速度がTiに比べて極端に遅く、そのため高温熱処理を経
た際にAl−Cu−Ti合金層3B内に高抵抗の金属間化合物が
多量に生成せずにその低シート抵抗が維持され、且つAl
合金層例えばAl−Cu−Ti合金層3Bとのエッチングの選択
性が小さく同一エッチング処理により一括パターニング
が可能なために配線形成工程が複雑化しないという理由
によりTa層3Aを選択した。
そして金属配線層の構造を、図示のようにTa層3A上に
Alを主成分とする合金層例えばAl−0.1％Cu−0.15％Ti
合金層が積層された２層構造（Al−Cu−Ti/Ta）にし
た。
Alを主成分とする合金層例えばAl−0.1％Cu−0.15％Ti
合金層が積層された２層構造（Al−Cu−Ti/Ta）にし
た。
第２図は上記構造の金属配線層とTiを下地金属層に用
いた従来のAl−Cu−Ti/Ti構造の金属配線層との450℃熱
処理における熱処理時間とシート抵抗との関係を示した
図である。
いた従来のAl−Cu−Ti/Ti構造の金属配線層との450℃熱
処理における熱処理時間とシート抵抗との関係を示した
図である。
この図から、Taを下地金属層に用いた本発明のAl−Cu
−Ti/Ta配線層においては、シート抵抗が殆ど上昇せ
ず、Tiを下地金属層に用いた従来のAl−Cu−Ti/Ti配線
に比べて大幅な改善が認められる。なお、従来構造にお
いて、Ti層の厚さはTa層同様200Å、Al−Cu−Ti合金層
の組成及び厚さは上記本発明の構造と同様である。
−Ti/Ta配線層においては、シート抵抗が殆ど上昇せ
ず、Tiを下地金属層に用いた従来のAl−Cu−Ti/Ti配線
に比べて大幅な改善が認められる。なお、従来構造にお
いて、Ti層の厚さはTa層同様200Å、Al−Cu−Ti合金層
の組成及び厚さは上記本発明の構造と同様である。
また、上記本発明の構造において、200℃以上の温度
における2000時間の高温放置におけるストレスマイグレ
ーションによる断線の発生率は、下地金属層にTiを用い
た従来構造と同様殆ど０％であり、また８μｍ程度の広
い配線幅に形成した際の環境温度250℃、電流密度２×1
06A/cm2におけるエレクトロマイグレーション寿命も、
下地金属層にTiを用いた従来構造と同様に、２μｍ程度
の配線幅の場合と変わりない3000時間以上の値が得られ
ている。
における2000時間の高温放置におけるストレスマイグレ
ーションによる断線の発生率は、下地金属層にTiを用い
た従来構造と同様殆ど０％であり、また８μｍ程度の広
い配線幅に形成した際の環境温度250℃、電流密度２×1
06A/cm2におけるエレクトロマイグレーション寿命も、
下地金属層にTiを用いた従来構造と同様に、２μｍ程度
の配線幅の場合と変わりない3000時間以上の値が得られ
ている。
以下本発明を、一実施例について、第３図を参照して
具体的に説明する。
具体的に説明する。
第１図は本発明に係りAl−Cu−Ti合金層の下地にTa層
を有する２層構造のAl−Cu−Ti/Ta配線層を、半導体基
板に接続する下層の配線層と、下層の配線層に接続する
上層の配線層とに用いたMOS型半導体装置の一実施例で
ある。
を有する２層構造のAl−Cu−Ti/Ta配線層を、半導体基
板に接続する下層の配線層と、下層の配線層に接続する
上層の配線層とに用いたMOS型半導体装置の一実施例で
ある。
図において、 11は例えばp-型シリコン（Si）基板、 12は素子形成領域、 13はフィールド酸化膜 14はｐ型チャネルストッパ、 15はゲート酸化膜、 16はポリSi等からなるゲート電極、 17はn+型ソース領域、 18はn+型ドレイン領域、 19は厚さ1000Å程度の不純物ブロック用酸化膜、 20は燐珪酸ガラス（PSG）等からなる厚さ8000Å程度
の第１の層間絶縁膜、 21A、21Bは基板コンタクトホール、 22は厚さ200Å程度のTiコンタクト層22Aと厚さ1000Å
程度の窒化チタン（TiN）非反応層22Bとからなるバリア
メタル層、 23Sは厚さ200Å程度のTa層23Aと厚さ5000Å程度の（A
l−0.1 ％Cl−0.15 ％Ti）組成を有するAl−Cu−Ti合金
層23Bとからなる２層構造のソース配線、23Dは同じくTa
層23AとAl−Cu−Ti合金層23Bとからなる２層構造のドレ
イン配線、 24はPSG等からなる厚さ5000Å程度の第２の層間絶縁
膜、 25は配線コンタクトホール、 26は厚さ200Å程度のTa層26Aと厚さ5000Å程度の（Al
−0.1 ％Cu−0.15 ％Ti）組成を有するAl−Cu−Ti合金
層26Bとからなる２層構造の上層配線を示す。
の第１の層間絶縁膜、 21A、21Bは基板コンタクトホール、 22は厚さ200Å程度のTiコンタクト層22Aと厚さ1000Å
程度の窒化チタン（TiN）非反応層22Bとからなるバリア
メタル層、 23Sは厚さ200Å程度のTa層23Aと厚さ5000Å程度の（A
l−0.1 ％Cl−0.15 ％Ti）組成を有するAl−Cu−Ti合金
層23Bとからなる２層構造のソース配線、23Dは同じくTa
層23AとAl−Cu−Ti合金層23Bとからなる２層構造のドレ
イン配線、 24はPSG等からなる厚さ5000Å程度の第２の層間絶縁
膜、 25は配線コンタクトホール、 26は厚さ200Å程度のTa層26Aと厚さ5000Å程度の（Al
−0.1 ％Cu−0.15 ％Ti）組成を有するAl−Cu−Ti合金
層26Bとからなる２層構造の上層配線を示す。
この実施例に示すように本発明に係る金属配線層を用
いてSi基板11（詳しくはソース領域17及びドレイン領域
18）にコンタクトする下層のソース配線23S及びドレイ
ン配線23D等を形成するに際しては、配線内へのSiの吸
い上げによるソース及びドレイン接合の破壊を防止する
ために、コンタクト部に図示のように、例えばTiコンタ
クト層22AとTiN非反応層22Bとからなる周知のバリアメ
タル層22を介在せしめることが望ましい。また配線同士
の層間接続においては、上記バリアメタル層の必要はな
く、図示のように第２の層間絶縁膜24の配線コンタクト
ホール25を介し、下層の配線例えばドレイン配線23DのA
l−Cu−Ti合金層23Bと上層配線26のTa層26Aを直に接触
せしめればよい。
いてSi基板11（詳しくはソース領域17及びドレイン領域
18）にコンタクトする下層のソース配線23S及びドレイ
ン配線23D等を形成するに際しては、配線内へのSiの吸
い上げによるソース及びドレイン接合の破壊を防止する
ために、コンタクト部に図示のように、例えばTiコンタ
クト層22AとTiN非反応層22Bとからなる周知のバリアメ
タル層22を介在せしめることが望ましい。また配線同士
の層間接続においては、上記バリアメタル層の必要はな
く、図示のように第２の層間絶縁膜24の配線コンタクト
ホール25を介し、下層の配線例えばドレイン配線23DのA
l−Cu−Ti合金層23Bと上層配線26のTa層26Aを直に接触
せしめればよい。
上記実施例に示す半導体装置は、例えば次のような方
法により形成される。
法により形成される。
即ち、通常のMOSプロセスに従ってp-型Si基板11のフ
ィールド酸化膜13及びｐ型チャネルストッパ14によって
画定された素子形成領域12に、ゲート酸化膜15、ゲート
電極16、n+型ソース領域17、n+型ドレイン領域18からな
るMOSトランジスタを形成した後、このトランジスタのS
i表出面上に熱酸化等により不純物ブロック用酸化膜19
を形成し、次いでこの基板上にCVD法によりPSG等からな
る第１の層間絶縁膜20を形成し、この層間絶縁膜20に通
常のフォトリソグラフィによりソース及びドレイン領域
17及び18を表出する基板コンタクトホール21A及び21Bを
形成する。
ィールド酸化膜13及びｐ型チャネルストッパ14によって
画定された素子形成領域12に、ゲート酸化膜15、ゲート
電極16、n+型ソース領域17、n+型ドレイン領域18からな
るMOSトランジスタを形成した後、このトランジスタのS
i表出面上に熱酸化等により不純物ブロック用酸化膜19
を形成し、次いでこの基板上にCVD法によりPSG等からな
る第１の層間絶縁膜20を形成し、この層間絶縁膜20に通
常のフォトリソグラフィによりソース及びドレイン領域
17及び18を表出する基板コンタクトホール21A及び21Bを
形成する。
次いで上記コンタクトホール21A、21Bの内面を含む第
１の層間絶縁膜20上にアルゴンスパッタ法によってTiコ
ンタクト層22Aを形成し、次いでリアクティブスパッタ
法によりTiN非反応層22Bを形成する。これらはバリアメ
タル層22になる。
１の層間絶縁膜20上にアルゴンスパッタ法によってTiコ
ンタクト層22Aを形成し、次いでリアクティブスパッタ
法によりTiN非反応層22Bを形成する。これらはバリアメ
タル層22になる。
次いで上記バリアメタル層22の形成に引き続いて、上
記TiN非反応層22B上にアルゴンスパッタ法によりソース
及びドレイン配線の一部になるTa層23Aを形成し、次い
で同じくアルゴンスパッタ法により上記配線の残部にな
るAl−Cu−Ti合金層23Bを形成し、エッチング手段に塩
素（Cl）系のガスによるリアクティブイオンエッチング
法を用いる通常のフォトリソグラフィにより、上記Al−
Cu−Ti合金層23B、Ta層23A、TiN非反応層22B、Tiコンタ
クト層22Aを連続してエッチングし、TiN非反応層22BとT
iコンタクト層12Aからなるバリアメタル層22を介してソ
ース領域17及びドレイン領域18に接続する、Ta層23AとA
l−Cu−Ti合金層23Bとの積層構造のソース配線23S及び
ドレイン配線23Dを形成する。
記TiN非反応層22B上にアルゴンスパッタ法によりソース
及びドレイン配線の一部になるTa層23Aを形成し、次い
で同じくアルゴンスパッタ法により上記配線の残部にな
るAl−Cu−Ti合金層23Bを形成し、エッチング手段に塩
素（Cl）系のガスによるリアクティブイオンエッチング
法を用いる通常のフォトリソグラフィにより、上記Al−
Cu−Ti合金層23B、Ta層23A、TiN非反応層22B、Tiコンタ
クト層22Aを連続してエッチングし、TiN非反応層22BとT
iコンタクト層12Aからなるバリアメタル層22を介してソ
ース領域17及びドレイン領域18に接続する、Ta層23AとA
l−Cu−Ti合金層23Bとの積層構造のソース配線23S及び
ドレイン配線23Dを形成する。
次いで、上記ソース配線23S及びドレイン配線23Dの形
成面上にCVD法によりPSG等からなる第２の層間絶縁膜24
をか形成し、通常のフォトリソグラフィにより配線コン
タクトホール25を形成した後、この配線コンタクトホー
ル25の内面を含む第２の層間絶縁膜24上にアルゴンスパ
ッタ法により上層配線の一部になるTa層26Aと残部にな
るAl−Cu−Ti合金層26Bを形成し、エッチング手段にCl
系のガスによるリアクティブイオンエッチング法を用い
る通常のフォトリソグラフィにより上記Al−Cu−Ti合金
層26BとTa層26Aを連続してエッチングし、第２の層間絶
縁膜24の配線コンタクトホール25を介し下層の配線例え
ばドレイン配線23DのAl−Cu−Ti合金層23Bに、下層部の
Ta層26Aを直に接触させて接続するTa層26AとAl−Cu−Ti
合金層26Bとの積層構造を有する上層配線26を形成す
る。このような方法により形成される上記一実施例に係
る金属配線層においては、作用の欄で説明したように、
下地金属層にTiを用いた従来のAl−Cu−Ti/Ti配線層と
同様に高温におけるストレスマイグレーションによる断
線率は減少し、且つ配線幅の広い場合のエレクトロマイ
グレーション寿命も向上して信頼性の高い金属配線が形
成されると同時に、絶縁膜成長等の高温処理において下
地金属とAlとの高抵抗な金属間化合物の生成も殆どなく
なって低抵抗の金属配線層が形成され、金属配線による
RC遅延が減少して半導体装置の高速化が図れる。
成面上にCVD法によりPSG等からなる第２の層間絶縁膜24
をか形成し、通常のフォトリソグラフィにより配線コン
タクトホール25を形成した後、この配線コンタクトホー
ル25の内面を含む第２の層間絶縁膜24上にアルゴンスパ
ッタ法により上層配線の一部になるTa層26Aと残部にな
るAl−Cu−Ti合金層26Bを形成し、エッチング手段にCl
系のガスによるリアクティブイオンエッチング法を用い
る通常のフォトリソグラフィにより上記Al−Cu−Ti合金
層26BとTa層26Aを連続してエッチングし、第２の層間絶
縁膜24の配線コンタクトホール25を介し下層の配線例え
ばドレイン配線23DのAl−Cu−Ti合金層23Bに、下層部の
Ta層26Aを直に接触させて接続するTa層26AとAl−Cu−Ti
合金層26Bとの積層構造を有する上層配線26を形成す
る。このような方法により形成される上記一実施例に係
る金属配線層においては、作用の欄で説明したように、
下地金属層にTiを用いた従来のAl−Cu−Ti/Ti配線層と
同様に高温におけるストレスマイグレーションによる断
線率は減少し、且つ配線幅の広い場合のエレクトロマイ
グレーション寿命も向上して信頼性の高い金属配線が形
成されると同時に、絶縁膜成長等の高温処理において下
地金属とAlとの高抵抗な金属間化合物の生成も殆どなく
なって低抵抗の金属配線層が形成され、金属配線による
RC遅延が減少して半導体装置の高速化が図れる。
なお本発明に係る金属配線において、主たる導電層に
は、上記Al−Cu−Ti合金層以外にAl−Cu合金層、Al−Si
合金層等も適用できる。
は、上記Al−Cu−Ti合金層以外にAl−Cu合金層、Al−Si
合金層等も適用できる。
また、半導体基体との接続部に介在せしめるバリアメ
タル層は、上記実施例の構成に限られるものではない。
タル層は、上記実施例の構成に限られるものではない。
以上説明のように、本発明によれば、金属配線層のス
トレスマイグレーション耐性、及びエレクトロマイグレ
ーション耐性を向上し、且つ配線抵抗を減少することが
でき、金属配線層の信頼性が向上し、且つRC遅延が減少
する。
トレスマイグレーション耐性、及びエレクトロマイグレ
ーション耐性を向上し、且つ配線抵抗を減少することが
でき、金属配線層の信頼性が向上し、且つRC遅延が減少
する。
従って本発明は、高集積化される半導体集積回路装置
の信頼性向上及び高速化に有効である。
の信頼性向上及び高速化に有効である。
第１図は本発明の原理説明用模式断面図、 第２図は本発明に係るAl−Cu−Ti/Ta配線層の熱処理時
間とシート抵抗との関係図、 第３図は本発明の一実施例の模式側断面図 である。 図において、 １は半導体基板、 ２は層間絶縁膜、 ３は金属（Al）配線層、 3AはTa層、 3BはAl−0.1％Cu−0.15％Ti合金層、 ４は被覆絶縁膜 を示す。
間とシート抵抗との関係図、 第３図は本発明の一実施例の模式側断面図 である。 図において、 １は半導体基板、 ２は層間絶縁膜、 ３は金属（Al）配線層、 3AはTa層、 3BはAl−0.1％Cu−0.15％Ti合金層、 ４は被覆絶縁膜 を示す。
Claims (4)
- 【請求項１】タンタル層上に、主成分にアルミニウムを
含み、銅及びチタンをともに含んでなる合金層が積層さ
れてなる２層構造の金属配線層を具備することを特徴と
する半導体装置。 - 【請求項２】請求項（１）記載の２層構造の金属配線層
が、バリアメタル層を介して半導体基体に電気的に接続
していることを特徴とする半導体装置。 - 【請求項３】前記バリアメタル層がチタン層とその上に
積層された窒化チタン層とからなることを特徴とする請
求項（２）記載の半導体装置。 - 【請求項４】請求項（１）記載の２層構造の金属配線層
が、コンタクトホールを介し下層の金属配線層に直に接
続してことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2142352A JP2900522B2 (ja) | 1990-05-31 | 1990-05-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2142352A JP2900522B2 (ja) | 1990-05-31 | 1990-05-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0435035A JPH0435035A (ja) | 1992-02-05 |
| JP2900522B2 true JP2900522B2 (ja) | 1999-06-02 |
Family
ID=15313376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2142352A Expired - Lifetime JP2900522B2 (ja) | 1990-05-31 | 1990-05-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2900522B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340228A (ja) | 1998-05-28 | 1999-12-10 | Fujitsu Ltd | Ａｌ合金配線を有する半導体装置 |
| US6221757B1 (en) * | 1999-01-20 | 2001-04-24 | Infineon Technologies Ag | Method of making a microelectronic structure |
| US6777810B2 (en) * | 1999-02-19 | 2004-08-17 | Intel Corporation | Interconnection alloy for integrated circuits |
-
1990
- 1990-05-31 JP JP2142352A patent/JP2900522B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0435035A (ja) | 1992-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3149846B2 (ja) | 半導体装置及びその製造方法 | |
| JPH065715A (ja) | 配線層の形成方法 | |
| JP2600593B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06177200A (ja) | 半導体集積回路装置の形成方法 | |
| JPH10209156A (ja) | 半導体装置及びその形成方法 | |
| JP2000068269A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0435035A (ja) | 半導体装置 | |
| JPH05102152A (ja) | 半導体装置 | |
| JPH0758110A (ja) | 半導体装置 | |
| JP3014887B2 (ja) | 半導体装置およびその製造方法 | |
| JP3283965B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03250627A (ja) | 半導体装置及びその製造方法 | |
| JP2630403B2 (ja) | 半導体装置とその製造方法 | |
| JPH0695516B2 (ja) | 半導体装置 | |
| JPH0417338A (ja) | 半導体装置 | |
| JPH05102156A (ja) | 半導体装置 | |
| JP2705294B2 (ja) | 半導体装置 | |
| JP3510943B2 (ja) | 半導体装置の製造方法 | |
| JPS61120442A (ja) | 半導体装置 | |
| JPS62235775A (ja) | 半導体装置およびその製造方法 | |
| KR100252915B1 (ko) | 반도체소자의 배선구조 및 형성방법 | |
| JP2897313B2 (ja) | 配線形成法 | |
| JPH05243229A (ja) | 半導体集積回路装置 | |
| JPH0547764A (ja) | 半導体装置とその製造方法 | |
| JP2893794B2 (ja) | 半導体装置 |