JPH06252412A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06252412A JPH06252412A JP5036528A JP3652893A JPH06252412A JP H06252412 A JPH06252412 A JP H06252412A JP 5036528 A JP5036528 A JP 5036528A JP 3652893 A JP3652893 A JP 3652893A JP H06252412 A JPH06252412 A JP H06252412A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate electrode
- conductive film
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
- H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】キャパシタンス容量を十分に確保するとともに
微細化を可能とし、それによって高密度化・高速化を図
った半導体装置及びその製造方法を提供する。 【構成】第１のゲート絶縁膜（１０２）を表面に有する
ｐ型シリコン半導体基板（１０１）上に、第１のゲート
電極（１１１）と素子分離絶縁膜（１０８）とが形成さ
れ、その上に第２のゲート絶縁膜（１１５）を介して第
２のゲート電極（１１６）が設けられた半導体装置であ
る。前記第１のゲート電極（１１１）は、第１の多結晶
シリコン膜の上にエッチングストッパー膜を介して第２
の多結晶シリコン膜を形成した後、エッチングストッパ
ー膜を残すようにこの第２の多結晶シリコン膜に異方性
エッチングを施すか、又は選択的にエッチングすること
によって形成される。
微細化を可能とし、それによって高密度化・高速化を図
った半導体装置及びその製造方法を提供する。 【構成】第１のゲート絶縁膜（１０２）を表面に有する
ｐ型シリコン半導体基板（１０１）上に、第１のゲート
電極（１１１）と素子分離絶縁膜（１０８）とが形成さ
れ、その上に第２のゲート絶縁膜（１１５）を介して第
２のゲート電極（１１６）が設けられた半導体装置であ
る。前記第１のゲート電極（１１１）は、第１の多結晶
シリコン膜の上にエッチングストッパー膜を介して第２
の多結晶シリコン膜を形成した後、エッチングストッパ
ー膜を残すようにこの第２の多結晶シリコン膜に異方性
エッチングを施すか、又は選択的にエッチングすること
によって形成される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係り、特に、２つのゲート電極に挟まれた絶縁
膜をキャパシタンスとして利用する、例えば、不揮発性
メモリーのような半導体装置及びその製造方法に関す
る。
造方法に係り、特に、２つのゲート電極に挟まれた絶縁
膜をキャパシタンスとして利用する、例えば、不揮発性
メモリーのような半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】半導体メモリの大容量化・高速化の技術
の要求は、近年益々強くなっている。第１のゲート電極
と第２のゲート電極とに挟まれた絶縁膜をデータ保持用
のキャパシタとして利用するタイプのデバイス、すなわ
ち不揮発性メモリであるＥＰＲＯＭやＥＥＰＲＯＭもま
た例外でない。
の要求は、近年益々強くなっている。第１のゲート電極
と第２のゲート電極とに挟まれた絶縁膜をデータ保持用
のキャパシタとして利用するタイプのデバイス、すなわ
ち不揮発性メモリであるＥＰＲＯＭやＥＥＰＲＯＭもま
た例外でない。
【０００３】従来から使用されているＥＰＲＯＭやＥＥ
ＰＲＯＭのメモリセルは、２セル毎にビット線コンタク
トを必要とする構造を有する。加工の技術の進歩からメ
モリセルの有る部分についての微細化は進んできたが、
コンタクト周りについては、次に示すような理由から、
極度な微細化は一般には困難となっている。即ち、フォ
トリソグラフィ技術の進歩に従い横方向の微細化は進ん
できているが、縦方向の微細化は進んでいないため、コ
ンタクト孔の深さを浅くしたり、アスペクト比を小さく
することは困難である。むしろ、横方向の微細化が進ん
で下地形状の凹凸が激しくなることから、段差によるＡ
ｌ配線の断線不良の対策のために、厚いパッシベーショ
ン膜を用いることが一般的となっており、このため、コ
ンタクト孔は益々深くなっている。
ＰＲＯＭのメモリセルは、２セル毎にビット線コンタク
トを必要とする構造を有する。加工の技術の進歩からメ
モリセルの有る部分についての微細化は進んできたが、
コンタクト周りについては、次に示すような理由から、
極度な微細化は一般には困難となっている。即ち、フォ
トリソグラフィ技術の進歩に従い横方向の微細化は進ん
できているが、縦方向の微細化は進んでいないため、コ
ンタクト孔の深さを浅くしたり、アスペクト比を小さく
することは困難である。むしろ、横方向の微細化が進ん
で下地形状の凹凸が激しくなることから、段差によるＡ
ｌ配線の断線不良の対策のために、厚いパッシベーショ
ン膜を用いることが一般的となっており、このため、コ
ンタクト孔は益々深くなっている。
【０００４】一方、コンタクト孔を小さくするとコンタ
クト抵抗が上昇したり、コンタクト孔での段差が激しく
なってＡｌ配線の断線不良につながるため、ある程度大
きなコンタクト孔を確保して、より多くのＡｌ配線材料
をその中に入れ込んで段差を軽減するといった方法がと
られている。このように、コンタクト孔の微細化は進ま
ず、メモリセルの微細化のためにはコンタクトの微細化
が必須である。また、基本的には２セル毎に１つという
多数のコンタクト孔が存在するので、コンタクト孔に起
因した歩留まりの低下や不良が発生しやすい。
クト抵抗が上昇したり、コンタクト孔での段差が激しく
なってＡｌ配線の断線不良につながるため、ある程度大
きなコンタクト孔を確保して、より多くのＡｌ配線材料
をその中に入れ込んで段差を軽減するといった方法がと
られている。このように、コンタクト孔の微細化は進ま
ず、メモリセルの微細化のためにはコンタクトの微細化
が必須である。また、基本的には２セル毎に１つという
多数のコンタクト孔が存在するので、コンタクト孔に起
因した歩留まりの低下や不良が発生しやすい。
【０００５】このため、従来から、ビット線コンタクト
を必要としないタイプのメモリセルが提案されている
（１９８７，ＩＤＥＭ，ｐｐ５４８〜）。このタイプの
メモリセルの製造工程の概要を図６に示す。まず、図６
（ａ）に示すように、ｐ型シリコン基板２０１上に、第
１のゲート絶縁膜２０２を介して複数の第１のゲート電
極（ここでは浮遊ゲート電極）２１０を形成し、第１の
ゲート電極２１０をマスクとして用いてｐ型シリコン基
板２０１の表面領域にｎ型不純物を導入し、ビット線配
線となるｎ+ 拡散層２０９を形成する。続いて、図６
（ｂ）に示すように、複数の第１のゲート電極２１０に
挟まれた第１のゲート絶縁膜２０２の上に、シリコン酸
化膜２０８を埋め込む。
を必要としないタイプのメモリセルが提案されている
（１９８７，ＩＤＥＭ，ｐｐ５４８〜）。このタイプの
メモリセルの製造工程の概要を図６に示す。まず、図６
（ａ）に示すように、ｐ型シリコン基板２０１上に、第
１のゲート絶縁膜２０２を介して複数の第１のゲート電
極（ここでは浮遊ゲート電極）２１０を形成し、第１の
ゲート電極２１０をマスクとして用いてｐ型シリコン基
板２０１の表面領域にｎ型不純物を導入し、ビット線配
線となるｎ+ 拡散層２０９を形成する。続いて、図６
（ｂ）に示すように、複数の第１のゲート電極２１０に
挟まれた第１のゲート絶縁膜２０２の上に、シリコン酸
化膜２０８を埋め込む。
【０００６】続いて、図６（ｃ）に示すように、前記第
１のゲート電極２１０の上に、第２のゲート絶縁膜２１
４を介して第２のゲート電極（ここでは、制御ゲート電
極）２１５を形成する。第２のゲート絶縁膜２１４とし
ては、多結晶シリコン酸化膜２１１、シリコン窒化膜２
１２、及びシリコン酸化膜２１３からなる複合膜が使用
される。
１のゲート電極２１０の上に、第２のゲート絶縁膜２１
４を介して第２のゲート電極（ここでは、制御ゲート電
極）２１５を形成する。第２のゲート絶縁膜２１４とし
ては、多結晶シリコン酸化膜２１１、シリコン窒化膜２
１２、及びシリコン酸化膜２１３からなる複合膜が使用
される。
【０００７】このように形成されたメモリセルは、微細
化が困難なビット線コンタクトを必要としないために、
メモリセルの寸法が１／２以下に縮小されることに加え
て、フォトリソグラフィー技術等の微細化技術の進歩と
ともに、単純にメモリセルを小さくすることが可能とな
り、大容量化の要求を満たすことができる。
化が困難なビット線コンタクトを必要としないために、
メモリセルの寸法が１／２以下に縮小されることに加え
て、フォトリソグラフィー技術等の微細化技術の進歩と
ともに、単純にメモリセルを小さくすることが可能とな
り、大容量化の要求を満たすことができる。
【０００８】ところで、半導体メモリー装置を大容量化
する際に問題となるのは、出荷前のテスト時間が膨大に
なることと、コストが増加するということである。この
ため、微細加工技術により単純にメモリセルを小さくし
ながら高密度化することは現実的でない。また、大容量
化とともに高速化の要求は強いことから、素子を微細化
するとともに高性能化・高速化することも必須である。
図６に示すようなＥＰＲＯＭ・ＥＥＰＲＯＭ、すなわち
第１のゲート電極２１０と第２のゲート電極２１５とに
挟まれた絶縁膜をデータ保持用のキャパシタとして利用
するタイプのデバイスにおいては、第２のゲート絶縁膜
２１４のキャパシタンス容量を十分に確保することで、
高速書き込みによるテスト時間の短縮、及び高いチャネ
ル電流による高速化が達成されることが知られている。
する際に問題となるのは、出荷前のテスト時間が膨大に
なることと、コストが増加するということである。この
ため、微細加工技術により単純にメモリセルを小さくし
ながら高密度化することは現実的でない。また、大容量
化とともに高速化の要求は強いことから、素子を微細化
するとともに高性能化・高速化することも必須である。
図６に示すようなＥＰＲＯＭ・ＥＥＰＲＯＭ、すなわち
第１のゲート電極２１０と第２のゲート電極２１５とに
挟まれた絶縁膜をデータ保持用のキャパシタとして利用
するタイプのデバイスにおいては、第２のゲート絶縁膜
２１４のキャパシタンス容量を十分に確保することで、
高速書き込みによるテスト時間の短縮、及び高いチャネ
ル電流による高速化が達成されることが知られている。
【０００９】
【発明が解決しようとする課題】しかしながら、図６に
示すような従来の不揮発性メモリセルにおいては、素子
の微細化の面では優れている反面、第１のゲート電極２
１０と第２のゲート電極２１５に挟まれた面積（カップ
リング面積）がメモリセルのチャネル直上に限られるた
め、メモリセルとして要求される第１のゲート電極２１
０と第２のゲート電極２１５との間のキャパシタンス容
量を十分に確保することは困難である。また、ビット線
コンタクトを必要とする従来からのメモリセルの場合で
も、カップリング面積を確保するためには、素子分離絶
縁膜上の第１のゲート電極と第２のゲート電極の挟まれ
た領域が十分広くなくてはならず、ビット線コンタクト
に加えて微細化を制限する要因になる。
示すような従来の不揮発性メモリセルにおいては、素子
の微細化の面では優れている反面、第１のゲート電極２
１０と第２のゲート電極２１５に挟まれた面積（カップ
リング面積）がメモリセルのチャネル直上に限られるた
め、メモリセルとして要求される第１のゲート電極２１
０と第２のゲート電極２１５との間のキャパシタンス容
量を十分に確保することは困難である。また、ビット線
コンタクトを必要とする従来からのメモリセルの場合で
も、カップリング面積を確保するためには、素子分離絶
縁膜上の第１のゲート電極と第２のゲート電極の挟まれ
た領域が十分広くなくてはならず、ビット線コンタクト
に加えて微細化を制限する要因になる。
【００１０】キャパシタンス容量を高めるための手段と
して、第２のゲート絶縁膜２１４を薄膜化することも可
能であるが、薄膜化するとゲート絶縁耐圧・信頼性が低
下する。特にＥＰＲＯＭ・ＥＥＰＲＯＭといったデバイ
スではデータの書き込みや消去時に、ゲート絶縁膜（２
０２、及び２１４）に高電界が加えられるため、ゲート
絶縁耐圧・信頼性の低下がより顕著になる。
して、第２のゲート絶縁膜２１４を薄膜化することも可
能であるが、薄膜化するとゲート絶縁耐圧・信頼性が低
下する。特にＥＰＲＯＭ・ＥＥＰＲＯＭといったデバイ
スではデータの書き込みや消去時に、ゲート絶縁膜（２
０２、及び２１４）に高電界が加えられるため、ゲート
絶縁耐圧・信頼性の低下がより顕著になる。
【００１１】一般に、第１のゲート電極材料として広く
多結晶シリコンが使用され、第２のゲート絶縁膜として
多結晶シリコンの酸化膜が用いられているが、多結晶シ
リコンの酸化膜は、ゲート破壊耐圧が低く、信頼性も乏
しい。このため、比較的厚い多結晶シリコンの酸化膜を
第２のゲート絶縁膜として使用することによって、高絶
縁耐圧と信頼性との要求に答えているが、第２のゲート
絶縁膜を厚くすると、所望のキャパシタンス容量を得る
ことができない。すなわち、第２のゲート絶縁膜のキャ
パシタンス容量不足により、長い書き込み時間からくる
コスト増と、トランジスタ電流不足からの高速化が儘な
らないのが現状である。特に図６に示した構造では、カ
ップリング面積が小さいため、より深刻である。
多結晶シリコンが使用され、第２のゲート絶縁膜として
多結晶シリコンの酸化膜が用いられているが、多結晶シ
リコンの酸化膜は、ゲート破壊耐圧が低く、信頼性も乏
しい。このため、比較的厚い多結晶シリコンの酸化膜を
第２のゲート絶縁膜として使用することによって、高絶
縁耐圧と信頼性との要求に答えているが、第２のゲート
絶縁膜を厚くすると、所望のキャパシタンス容量を得る
ことができない。すなわち、第２のゲート絶縁膜のキャ
パシタンス容量不足により、長い書き込み時間からくる
コスト増と、トランジスタ電流不足からの高速化が儘な
らないのが現状である。特に図６に示した構造では、カ
ップリング面積が小さいため、より深刻である。
【００１２】そこで、本発明の目的は、キャパシタンス
容量を十分に確保するとともに微細化を可能とし、それ
によって、素子の高密度化と高速化を図った半導体装置
及びその製造方法を提供することにある。
容量を十分に確保するとともに微細化を可能とし、それ
によって、素子の高密度化と高速化を図った半導体装置
及びその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、互いに電気的に分離して形成された第２
導電型のソース、ドレイン領域をその表面に有する第１
導電型の半導体基板と、このソース、ドレイン領域に挟
まれたチャネル領域上に形成された第１のゲート絶縁膜
と、この第１のゲート絶縁膜上に設けられた第１のゲー
ト電極と、第１のゲート電極に隣接して設けられた素子
分離絶縁膜と、第１のゲート電極上に形成された第２の
ゲート絶縁膜と、この第２のゲート絶縁膜上に形成され
た第２のゲート電極とを具備する半導体装置において、
前記第１のゲート電極は、前記第１のゲート絶縁膜上に
形成された第１の導電性膜と、この第１の導電性膜の素
子分離絶縁膜に隣接する部分の上にエッチングストッパ
ー薄膜を介して、かつ前記素子分離絶縁膜の側壁に沿っ
て設けられた第２の導電性膜とからなることを特徴とす
る半導体装置を提供する。
に、本発明は、互いに電気的に分離して形成された第２
導電型のソース、ドレイン領域をその表面に有する第１
導電型の半導体基板と、このソース、ドレイン領域に挟
まれたチャネル領域上に形成された第１のゲート絶縁膜
と、この第１のゲート絶縁膜上に設けられた第１のゲー
ト電極と、第１のゲート電極に隣接して設けられた素子
分離絶縁膜と、第１のゲート電極上に形成された第２の
ゲート絶縁膜と、この第２のゲート絶縁膜上に形成され
た第２のゲート電極とを具備する半導体装置において、
前記第１のゲート電極は、前記第１のゲート絶縁膜上に
形成された第１の導電性膜と、この第１の導電性膜の素
子分離絶縁膜に隣接する部分の上にエッチングストッパ
ー薄膜を介して、かつ前記素子分離絶縁膜の側壁に沿っ
て設けられた第２の導電性膜とからなることを特徴とす
る半導体装置を提供する。
【００１４】また、本発明は、半導体基板上に第１のゲ
ート絶縁膜及び第１の導電性膜を順次形成する工程、前
記第１の導電性膜上にエッチングストッパー薄膜及び第
２の導電性膜を形成する工程、前記第２の導電性膜上の
第１のゲート電極形成予定領域に形成されたレジストパ
ターンをマスクとして、前記第１の導電性膜、エッチン
グストッパー薄膜、及び第２の導電性膜を選択的にエッ
チングする工程、前記レジストパターンを除去するとと
もに、エッチングにより除去された領域に素子分離絶縁
膜を形成する工程、前記エッチングストッパー薄膜が残
るように前記第２の導電性膜に異方性エッチングを施し
て、前記素子分離絶縁膜の側壁に沿って第２の導電性膜
を残し、第１のゲート電極を形成する工程、及び、前記
第１のゲート電極及び素子分離絶縁膜上に、第２のゲー
ト絶縁膜及び第２のゲート電極を順次形成する工程を具
備する半導体装置の製造方法を提供する。
ート絶縁膜及び第１の導電性膜を順次形成する工程、前
記第１の導電性膜上にエッチングストッパー薄膜及び第
２の導電性膜を形成する工程、前記第２の導電性膜上の
第１のゲート電極形成予定領域に形成されたレジストパ
ターンをマスクとして、前記第１の導電性膜、エッチン
グストッパー薄膜、及び第２の導電性膜を選択的にエッ
チングする工程、前記レジストパターンを除去するとと
もに、エッチングにより除去された領域に素子分離絶縁
膜を形成する工程、前記エッチングストッパー薄膜が残
るように前記第２の導電性膜に異方性エッチングを施し
て、前記素子分離絶縁膜の側壁に沿って第２の導電性膜
を残し、第１のゲート電極を形成する工程、及び、前記
第１のゲート電極及び素子分離絶縁膜上に、第２のゲー
ト絶縁膜及び第２のゲート電極を順次形成する工程を具
備する半導体装置の製造方法を提供する。
【００１５】さらに本発明は、互いに電気的に分離して
形成された第２導電型のソース、ドレイン領域をその表
面に有する第１導電型の半導体基板と、このソース、ド
レイン領域に挟まれたチャネル領域上に形成された第１
のゲート絶縁膜と、この第１のゲート絶縁膜上に設けら
れた第１のゲート電極と、第１のゲート電極に隣接して
設けられた素子分離絶縁膜と、第１のゲート電極上に形
成された第２のゲート絶縁膜と、この第２のゲート絶縁
膜上に形成された第２のゲート電極とを具備する半導体
装置において、前記第１のゲート電極は、前記第１のゲ
ート絶縁膜上に形成された第１の導電性膜と、この第１
の導電性膜上にエッチングストッパー薄膜を介して設け
られた第２の導電性膜とからなり、この第２の導電性膜
は第１の導電性膜より幅が狭く、かつ、素子分離絶縁膜
に接する第１のゲート電極の一方の端部と他方の端部と
で高さが異なることを特徴とする半導体装置を提供す
る。
形成された第２導電型のソース、ドレイン領域をその表
面に有する第１導電型の半導体基板と、このソース、ド
レイン領域に挟まれたチャネル領域上に形成された第１
のゲート絶縁膜と、この第１のゲート絶縁膜上に設けら
れた第１のゲート電極と、第１のゲート電極に隣接して
設けられた素子分離絶縁膜と、第１のゲート電極上に形
成された第２のゲート絶縁膜と、この第２のゲート絶縁
膜上に形成された第２のゲート電極とを具備する半導体
装置において、前記第１のゲート電極は、前記第１のゲ
ート絶縁膜上に形成された第１の導電性膜と、この第１
の導電性膜上にエッチングストッパー薄膜を介して設け
られた第２の導電性膜とからなり、この第２の導電性膜
は第１の導電性膜より幅が狭く、かつ、素子分離絶縁膜
に接する第１のゲート電極の一方の端部と他方の端部と
で高さが異なることを特徴とする半導体装置を提供す
る。
【００１６】またさらに、本発明は、半導体基板上に第
１のゲート絶縁膜及び第１の導電性膜を順次形成する工
程、前記第１の導電性膜上にエッチングストッパー薄膜
及び第２の導電性膜を形成する工程、前記第２の導電性
膜上の第１のゲート電極形成予定領域に形成された第１
のレジストパターンをマスクとして、前記第１の導電性
膜、エッチングストッパー薄膜、及び第２の導電性膜を
選択的にエッチングする工程、前記第１のレジストパタ
ーンを除去するとともに、エッチングにより除去された
領域に素子分離絶縁膜を形成する工程、前記素子分離絶
縁膜の一部から隣接する前記第２の導電性膜上の一部に
わたって形成された第２のレジストパターンをマスクと
して、前記エッチングストッパー薄膜が残るように第２
の導電性膜をエッチングして、第１のゲート電極を形成
する工程、前記レジストパターンを除去する工程、及
び、前記第１のゲート電極及び素子分離絶縁膜上に、第
２のゲート絶縁膜及び第２のゲート電極を順次形成する
工程を具備する半導体装置の製造方法を提供する。
１のゲート絶縁膜及び第１の導電性膜を順次形成する工
程、前記第１の導電性膜上にエッチングストッパー薄膜
及び第２の導電性膜を形成する工程、前記第２の導電性
膜上の第１のゲート電極形成予定領域に形成された第１
のレジストパターンをマスクとして、前記第１の導電性
膜、エッチングストッパー薄膜、及び第２の導電性膜を
選択的にエッチングする工程、前記第１のレジストパタ
ーンを除去するとともに、エッチングにより除去された
領域に素子分離絶縁膜を形成する工程、前記素子分離絶
縁膜の一部から隣接する前記第２の導電性膜上の一部に
わたって形成された第２のレジストパターンをマスクと
して、前記エッチングストッパー薄膜が残るように第２
の導電性膜をエッチングして、第１のゲート電極を形成
する工程、前記レジストパターンを除去する工程、及
び、前記第１のゲート電極及び素子分離絶縁膜上に、第
２のゲート絶縁膜及び第２のゲート電極を順次形成する
工程を具備する半導体装置の製造方法を提供する。
【００１７】
【作用】本発明の半導体装置は、隣接する素子分離絶縁
膜の側壁に接するサイドウォールを有する形状、又は、
段差を有する形状の第１のゲート電極を有している。こ
のため、第１のゲート電極と第２のゲート電極とで挟ま
れたカップリング面積を大きく確保することができ、キ
ャパシタンス容量を十分に確保することが可能となっ
た。
膜の側壁に接するサイドウォールを有する形状、又は、
段差を有する形状の第１のゲート電極を有している。こ
のため、第１のゲート電極と第２のゲート電極とで挟ま
れたカップリング面積を大きく確保することができ、キ
ャパシタンス容量を十分に確保することが可能となっ
た。
【００１８】また、本発明の製造方法では、第１のゲー
ト電極を形成するに当って、まず、第１の導電性膜を形
成し、その上にエッチングストッパー薄膜を形成してい
る。次いで、エッチングストッパー薄膜上に第２の導電
性膜を形成した後、エッチングストッパー薄膜が残るよ
うに、第２の導電性膜の一部を異方性エッチングにより
加工している。このため、第１のゲート電極の表面は、
エッチングストッパー薄膜の表面と、この表面につなが
る第２の導電性膜のエッチングにより残された面とから
構成されるので、カップリング面積を増大させることが
できる。
ト電極を形成するに当って、まず、第１の導電性膜を形
成し、その上にエッチングストッパー薄膜を形成してい
る。次いで、エッチングストッパー薄膜上に第２の導電
性膜を形成した後、エッチングストッパー薄膜が残るよ
うに、第２の導電性膜の一部を異方性エッチングにより
加工している。このため、第１のゲート電極の表面は、
エッチングストッパー薄膜の表面と、この表面につなが
る第２の導電性膜のエッチングにより残された面とから
構成されるので、カップリング面積を増大させることが
できる。
【００１９】さらに、異方性エッチングによって形成さ
れる第１ゲート電極の表面積は、第２の導電性膜を形成
する際に、その膜厚を調整することによって、容易に制
御することができるので、所望のキャパシタンス容量を
制御よく得ることが可能である。
れる第１ゲート電極の表面積は、第２の導電性膜を形成
する際に、その膜厚を調整することによって、容易に制
御することができるので、所望のキャパシタンス容量を
制御よく得ることが可能である。
【００２０】
【実施例】以下、図面を参照して、本発明の実施例を示
し、本発明をより具体的に説明する。 （実施例１）
し、本発明をより具体的に説明する。 （実施例１）
【００２１】図１〜３は、本発明の第一の実施例に係る
半導体装置の製造工程を示す断面図である。まず、図１
（ａ）に示すように、熱酸化法によって、Ｐ型シリコン
基板１０１上に２０ｎｍの膜厚の第１のゲート酸化膜１
０２を形成する。続いて、しきい値電圧制御用の不純物
としてボロンを基板１０１にイオン注入した後、ＬＰＣ
ＶＤ法によって２００ｎｍの膜厚の第１の多結晶シリコ
ン膜１０３を第１のゲート酸化膜１０２上に形成する。
半導体装置の製造工程を示す断面図である。まず、図１
（ａ）に示すように、熱酸化法によって、Ｐ型シリコン
基板１０１上に２０ｎｍの膜厚の第１のゲート酸化膜１
０２を形成する。続いて、しきい値電圧制御用の不純物
としてボロンを基板１０１にイオン注入した後、ＬＰＣ
ＶＤ法によって２００ｎｍの膜厚の第１の多結晶シリコ
ン膜１０３を第１のゲート酸化膜１０２上に形成する。
【００２２】次いで、図１（ｂ）に示すように、熱酸化
法によって、第１の多結晶シリコン膜１０３上に膜厚４
ｎｍエッチングストッパー薄膜１０４を形成する。な
お、自然酸化により形成された酸化膜をエッチングスト
ッパー薄膜として使用することもできる。このエッチン
グストッパー薄膜１０４は、２〜７ｎｍ程度の厚さとす
ることが好ましい。２ｎｍ未満であると、ストッパーと
して作用することが困難となり、７ｎｍを越えると、後
の工程で絶縁破壊を生じさせることが困難となる。なお
ここで、エッチングストッパー薄膜１０４として、酸化
膜の代わりに、本来導電性であって、かつ後に形成され
る第２の多結晶シリコン膜をエッチングする際にストッ
パーとして作用するＷ、Ｍｏ、Ｔｉ等の高融点金属を使
用することもできる。また、多結晶シリコン膜の表面を
軽く窒化したものでもよい。
法によって、第１の多結晶シリコン膜１０３上に膜厚４
ｎｍエッチングストッパー薄膜１０４を形成する。な
お、自然酸化により形成された酸化膜をエッチングスト
ッパー薄膜として使用することもできる。このエッチン
グストッパー薄膜１０４は、２〜７ｎｍ程度の厚さとす
ることが好ましい。２ｎｍ未満であると、ストッパーと
して作用することが困難となり、７ｎｍを越えると、後
の工程で絶縁破壊を生じさせることが困難となる。なお
ここで、エッチングストッパー薄膜１０４として、酸化
膜の代わりに、本来導電性であって、かつ後に形成され
る第２の多結晶シリコン膜をエッチングする際にストッ
パーとして作用するＷ、Ｍｏ、Ｔｉ等の高融点金属を使
用することもできる。また、多結晶シリコン膜の表面を
軽く窒化したものでもよい。
【００２３】得られたエッチングストッパー薄膜１０４
上に、膜厚２００ｎｍの第２の多結晶シリコン膜１０５
を、前述の第１の多結晶シリコン膜１０３と同様の条件
でＬＰＣＶＤ法により形成する。この第２の多結晶シリ
コン膜１０５の厚さを調整することによって、後に形成
される浮遊ゲート電極（第１のゲート電極）のカップリ
ング面積を制御することが可能となる。第２の多結晶シ
リコン膜１０５の厚さは、少なくとも５０ｎｍであるこ
とが好ましく、この値であると十分なカップリング面積
が得られる。
上に、膜厚２００ｎｍの第２の多結晶シリコン膜１０５
を、前述の第１の多結晶シリコン膜１０３と同様の条件
でＬＰＣＶＤ法により形成する。この第２の多結晶シリ
コン膜１０５の厚さを調整することによって、後に形成
される浮遊ゲート電極（第１のゲート電極）のカップリ
ング面積を制御することが可能となる。第２の多結晶シ
リコン膜１０５の厚さは、少なくとも５０ｎｍであるこ
とが好ましく、この値であると十分なカップリング面積
が得られる。
【００２４】さらに、第２の多結晶シリコン膜１０５上
の浮遊ゲート電極（第１のゲート電極）形成予定領域に
リソグラフィー技術を用いてレジストパターン１０６を
設ける。
の浮遊ゲート電極（第１のゲート電極）形成予定領域に
リソグラフィー技術を用いてレジストパターン１０６を
設ける。
【００２５】続いて、前記レジストパターン１０６をマ
スクとして用い、ＲＩＥにより、図１（ｃ）に示すよう
に、第２の多結晶シリコン膜１０５、エッチングストッ
パー薄膜１０４、及び第１の多結晶シリコン膜１０３を
エッチング処理する。次に、レジストパターン１０６を
マスクとして用いて、加速電圧４０ｋｅＶ、ドーズ量５
×１０15／ｃｍでヒ素イオンをシリコン基板１０１にイ
オン注入し、基板１０１に欠陥層１０７を発生させる。
スクとして用い、ＲＩＥにより、図１（ｃ）に示すよう
に、第２の多結晶シリコン膜１０５、エッチングストッ
パー薄膜１０４、及び第１の多結晶シリコン膜１０３を
エッチング処理する。次に、レジストパターン１０６を
マスクとして用いて、加速電圧４０ｋｅＶ、ドーズ量５
×１０15／ｃｍでヒ素イオンをシリコン基板１０１にイ
オン注入し、基板１０１に欠陥層１０７を発生させる。
【００２６】次いで、レジストパターン１０６を除去
し、ＣＶＤ法によってＳｉＯ2 膜を堆積した後、エッチ
バックすることで、図２（ａ）に示すように、先にエッ
チング除去された領域に素子分離絶縁膜１０８を形成す
るＳｉＯ2 膜が埋め込まれる。このとき、欠陥層１０７
は、活性化されてｎ+ 配線層１０９となる。
し、ＣＶＤ法によってＳｉＯ2 膜を堆積した後、エッチ
バックすることで、図２（ａ）に示すように、先にエッ
チング除去された領域に素子分離絶縁膜１０８を形成す
るＳｉＯ2 膜が埋め込まれる。このとき、欠陥層１０７
は、活性化されてｎ+ 配線層１０９となる。
【００２７】続いて、ＲＩＥにより第２の多結晶シリコ
ン膜１０５をエッチング処理すると、図２（ｂ）に示す
ようにサイドウォール１１０として第２の多結晶シリコ
ン膜の一部が残る。なお、エッチングストッパー薄膜１
０４を除去しないような多結晶シリコンとＳｉＯ2 との
選択比の高い方法であって、かつ、異方性エッチングで
あれば、その他のエッチング方法を使用することもでき
る。
ン膜１０５をエッチング処理すると、図２（ｂ）に示す
ようにサイドウォール１１０として第２の多結晶シリコ
ン膜の一部が残る。なお、エッチングストッパー薄膜１
０４を除去しないような多結晶シリコンとＳｉＯ2 との
選択比の高い方法であって、かつ、異方性エッチングで
あれば、その他のエッチング方法を使用することもでき
る。
【００２８】ここでのエッチングの際のサイドウォール
１１０の厚さは、第２の多結晶シリコン膜１０５の厚さ
に応じて決定されるものであるので、特に限定されな
い。ただし、後に絶縁膜を形成するため酸化しても、多
結晶シリコンが存在しているような厚さであることが必
要である。
１１０の厚さは、第２の多結晶シリコン膜１０５の厚さ
に応じて決定されるものであるので、特に限定されな
い。ただし、後に絶縁膜を形成するため酸化しても、多
結晶シリコンが存在しているような厚さであることが必
要である。
【００２９】さらに、ＰＯＣｌ3 法により前記サイドウ
ォール１１０と第１の多結晶シリコン膜１０３とにリン
をドーピングして、前記２つの多結晶シリコン膜の間に
介在する酸化膜１０４を絶縁破壊する。これによって、
サイドウォール（第２の多結晶シリコン膜）１１０と第
１の多結晶シリコン膜１０３とは電気的に接続され、図
２（ｃ）に示すような段差を有する浮遊ゲート電極１１
１が形成される。なお、絶縁破壊は、リンに限らず、Ａ
ｓ等の他の不純物をイオン注入することにより行なうこ
ともできる。また、エッチングストッパー薄膜１０４に
Ｔｉ等の高融点金属を使用した場合には、絶縁破壊は必
要ない。またここで、素子分離絶縁膜１０８をエッチバ
ックして、この素子分離絶縁膜に接する浮遊ゲート電極
１１１の側面の表面積を増加させることも可能である。
ォール１１０と第１の多結晶シリコン膜１０３とにリン
をドーピングして、前記２つの多結晶シリコン膜の間に
介在する酸化膜１０４を絶縁破壊する。これによって、
サイドウォール（第２の多結晶シリコン膜）１１０と第
１の多結晶シリコン膜１０３とは電気的に接続され、図
２（ｃ）に示すような段差を有する浮遊ゲート電極１１
１が形成される。なお、絶縁破壊は、リンに限らず、Ａ
ｓ等の他の不純物をイオン注入することにより行なうこ
ともできる。また、エッチングストッパー薄膜１０４に
Ｔｉ等の高融点金属を使用した場合には、絶縁破壊は必
要ない。またここで、素子分離絶縁膜１０８をエッチバ
ックして、この素子分離絶縁膜に接する浮遊ゲート電極
１１１の側面の表面積を増加させることも可能である。
【００３０】次に、熱酸化することにより浮遊ゲート電
極１１１の上に酸化膜１１２を形成した後、更にその上
に、ＬＰＣＶＤ法を用いてシリコン窒化膜１１３を形成
する。また、このシリコン窒化膜１１３の上を熱酸化す
ることによってシリコン酸化膜１１４を形成する。これ
らのシリコン酸化膜１１２、シリコン窒化膜１１３、及
びシリコン酸化膜１１４により第２のゲート絶縁膜１１
５が構成される。
極１１１の上に酸化膜１１２を形成した後、更にその上
に、ＬＰＣＶＤ法を用いてシリコン窒化膜１１３を形成
する。また、このシリコン窒化膜１１３の上を熱酸化す
ることによってシリコン酸化膜１１４を形成する。これ
らのシリコン酸化膜１１２、シリコン窒化膜１１３、及
びシリコン酸化膜１１４により第２のゲート絶縁膜１１
５が構成される。
【００３１】続いて、第２のゲート絶縁膜１１５上に第
３の多結晶シリコン膜をＣＶＤ法で堆積した後、リンを
ドーピングすることによって、図３に示すような制御ゲ
ート電極（第２ゲート電極）１１６が形成される。以
下、図示しないが、制御ゲート電極１１６をパターニン
グすることによって、ＮチャネルＭＯＳ型ＥＰＲＯＭセ
ルトランジスタが得られる。 （実施例２）図４〜５は、本発明の他の実施例に係る半
導体装置の製造工程を示す断面図である。
３の多結晶シリコン膜をＣＶＤ法で堆積した後、リンを
ドーピングすることによって、図３に示すような制御ゲ
ート電極（第２ゲート電極）１１６が形成される。以
下、図示しないが、制御ゲート電極１１６をパターニン
グすることによって、ＮチャネルＭＯＳ型ＥＰＲＯＭセ
ルトランジスタが得られる。 （実施例２）図４〜５は、本発明の他の実施例に係る半
導体装置の製造工程を示す断面図である。
【００３２】まず、実施例１で説明した図１（ａ）〜図
１（ｃ）と同様の工程にしたがって、図４（ａ）に示す
構造を形成する。すなわち、実施例１に示す例と同様に
ｐ型シリコン基板１０１の上に２０ｎｍの酸化膜１０２
を形成し、第１の多結晶シリコン膜１０３を２００ｎｍ
の厚さでデポジションして、４ｎｍの酸化膜１０４を形
成した後、第２の多結晶シリコン膜１０５を２００ｎｍ
の厚さでデポジションする。次に、実施例１と同様にレ
ジストパターン１０６をマスクとして用いてエッチング
処理し、ヒ素イオンを注入した後、実施例１と同様に素
子分離絶縁膜ＳｉＯ2 膜１０８を埋め込み、ｎ+ 配線層
１０９を形成する。
１（ｃ）と同様の工程にしたがって、図４（ａ）に示す
構造を形成する。すなわち、実施例１に示す例と同様に
ｐ型シリコン基板１０１の上に２０ｎｍの酸化膜１０２
を形成し、第１の多結晶シリコン膜１０３を２００ｎｍ
の厚さでデポジションして、４ｎｍの酸化膜１０４を形
成した後、第２の多結晶シリコン膜１０５を２００ｎｍ
の厚さでデポジションする。次に、実施例１と同様にレ
ジストパターン１０６をマスクとして用いてエッチング
処理し、ヒ素イオンを注入した後、実施例１と同様に素
子分離絶縁膜ＳｉＯ2 膜１０８を埋め込み、ｎ+ 配線層
１０９を形成する。
【００３３】次に、前記素子分離絶縁膜１０８のＳｉＯ
2 膜の一部と、この素子分離絶縁膜の一方に隣接する前
記第２の多結晶シリコン膜１０５の一部に跨がるように
レジストパターン１２０を形成する。このレジストパタ
ーン１２０をマスクとして用いて、ＲＩＥにより、前記
エッチングストッパー膜１０４まで第２の多結晶シリコ
ン膜１０５をエッチング処理して、図４（ｂ）に示すよ
うな形状を得る。
2 膜の一部と、この素子分離絶縁膜の一方に隣接する前
記第２の多結晶シリコン膜１０５の一部に跨がるように
レジストパターン１２０を形成する。このレジストパタ
ーン１２０をマスクとして用いて、ＲＩＥにより、前記
エッチングストッパー膜１０４まで第２の多結晶シリコ
ン膜１０５をエッチング処理して、図４（ｂ）に示すよ
うな形状を得る。
【００３４】続いて、レジストパターン１２０を除去し
た後、ＰＯＣｌ3 法を用いて、第２の多結晶シリコン膜
１０５と第１の多結晶シリコン膜１０３とにリンをドー
ピングして、前記２つの多結晶シリコン膜の間に介在す
る酸化膜からなるエッチングストッパー薄膜１０４を絶
縁破壊する。これにより、第２の多結晶シリコン膜１０
５と第１の多結晶シリコン膜１０３とは電気的に接続さ
れ、図４（ｃ）に示すような段差を有する浮遊ゲート電
極（第１のゲート電極）１２１が形成される。なお、絶
縁破壊は、実施例１と同様に、リンに限らず、Ａｓ等の
他の不純物をイオン注入することにより行なうこともで
きる。また、Ｔｉ等の高融点金属を使用した場合は、絶
縁破壊は必要ない。またここで、素子分離絶縁膜１０８
をエッチバックして、この素子分離絶縁膜に接する浮遊
ゲート電極１２１の側面の表面積を増加させることも可
能である。
た後、ＰＯＣｌ3 法を用いて、第２の多結晶シリコン膜
１０５と第１の多結晶シリコン膜１０３とにリンをドー
ピングして、前記２つの多結晶シリコン膜の間に介在す
る酸化膜からなるエッチングストッパー薄膜１０４を絶
縁破壊する。これにより、第２の多結晶シリコン膜１０
５と第１の多結晶シリコン膜１０３とは電気的に接続さ
れ、図４（ｃ）に示すような段差を有する浮遊ゲート電
極（第１のゲート電極）１２１が形成される。なお、絶
縁破壊は、実施例１と同様に、リンに限らず、Ａｓ等の
他の不純物をイオン注入することにより行なうこともで
きる。また、Ｔｉ等の高融点金属を使用した場合は、絶
縁破壊は必要ない。またここで、素子分離絶縁膜１０８
をエッチバックして、この素子分離絶縁膜に接する浮遊
ゲート電極１２１の側面の表面積を増加させることも可
能である。
【００３５】次に、浮遊ゲート電極１２１の上を熱酸化
することによって、第２ゲート絶縁膜１２２としてのシ
リコン酸化膜を形成する。なおここで、実施例１と同様
にＳｉＯ2 ／Ｓｉx Ｎy ／ＳｉＯ2 等の複合膜を使用し
てもよい。
することによって、第２ゲート絶縁膜１２２としてのシ
リコン酸化膜を形成する。なおここで、実施例１と同様
にＳｉＯ2 ／Ｓｉx Ｎy ／ＳｉＯ2 等の複合膜を使用し
てもよい。
【００３６】続いて、第２のゲート絶縁膜１２２の上に
第３の多結晶シリコン膜をＣＶＤ法で堆積した後、リン
をドーピングすることによって、図５に示すような制御
ゲート電極（第２ゲート電極）１２２が形成される。以
下、図示しないが、制御ゲート電極１２２をパターニン
グすることによって、ＮチャネルＭＯＳ型ＥＰＲＯＭセ
ルトランジスタが得られる。
第３の多結晶シリコン膜をＣＶＤ法で堆積した後、リン
をドーピングすることによって、図５に示すような制御
ゲート電極（第２ゲート電極）１２２が形成される。以
下、図示しないが、制御ゲート電極１２２をパターニン
グすることによって、ＮチャネルＭＯＳ型ＥＰＲＯＭセ
ルトランジスタが得られる。
【００３７】なお、本実施例の半導体装置の製造に当た
っては、第２の多結晶シリコン膜をエッチング加工する
際に、製造コスト増につながるような厳しいリソグラフ
技術を必要としない。このことは、たとえ、マスクの合
わせずれに加え、レジストパターンの細り若しくは太り
が仮に生じても、後に形成される浮遊ゲート電極１１０
のカップリング面積に変動がないことによる。
っては、第２の多結晶シリコン膜をエッチング加工する
際に、製造コスト増につながるような厳しいリソグラフ
技術を必要としない。このことは、たとえ、マスクの合
わせずれに加え、レジストパターンの細り若しくは太り
が仮に生じても、後に形成される浮遊ゲート電極１１０
のカップリング面積に変動がないことによる。
【００３８】以上、本発明の実施例を説明したが、実施
例１においては、第２のゲート絶縁膜として、多結晶シ
リコンからなる比較的厚い熱酸化膜のみを用いることも
できる。多結晶シリコンの厚い酸化膜は、キャパシタン
ス容量を低下させるという理由から、通常は第２のゲー
ト絶縁膜として好ましくないが、本発明の半導体装置の
特徴によって可能となった。
例１においては、第２のゲート絶縁膜として、多結晶シ
リコンからなる比較的厚い熱酸化膜のみを用いることも
できる。多結晶シリコンの厚い酸化膜は、キャパシタン
ス容量を低下させるという理由から、通常は第２のゲー
ト絶縁膜として好ましくないが、本発明の半導体装置の
特徴によって可能となった。
【００３９】また、実施例２において第２のゲート絶縁
膜を形成する多結晶シリコンの酸化膜としては、８００
℃以下の熱工程で形成された比較的粗悪な厚い酸化膜を
用いることもできる。そのような比較的厚い多結晶シリ
コンの熱酸化膜は、キャパシタンス容量を低下させると
いう理由から通常は第２ゲート絶縁膜として好ましくな
い。したがって、一般には、１０００℃以上の熱工程で
形成された高品質の薄い熱酸化膜が第２のゲート絶縁膜
として用いられているが、実施例１の場合と同様の理由
で可能となった。
膜を形成する多結晶シリコンの酸化膜としては、８００
℃以下の熱工程で形成された比較的粗悪な厚い酸化膜を
用いることもできる。そのような比較的厚い多結晶シリ
コンの熱酸化膜は、キャパシタンス容量を低下させると
いう理由から通常は第２ゲート絶縁膜として好ましくな
い。したがって、一般には、１０００℃以上の熱工程で
形成された高品質の薄い熱酸化膜が第２のゲート絶縁膜
として用いられているが、実施例１の場合と同様の理由
で可能となった。
【００４０】すなわち、本実施例の製造方法によって得
られた半導体装置は、カップリング面積を増加させるこ
とにより所望のキャパシタンス容量を得ることが可能な
ので、前記の欠点を克服することができるのである。前
述のように第２のゲート絶縁膜を形成した場合は、製造
コストの低減化にもつながり、特に、第２の実施例の場
合には、熱工程の低減から不純物の拡散を最小限におさ
え、素子を微細化することができる。
られた半導体装置は、カップリング面積を増加させるこ
とにより所望のキャパシタンス容量を得ることが可能な
ので、前記の欠点を克服することができるのである。前
述のように第２のゲート絶縁膜を形成した場合は、製造
コストの低減化にもつながり、特に、第２の実施例の場
合には、熱工程の低減から不純物の拡散を最小限におさ
え、素子を微細化することができる。
【００４１】
【発明の効果】以上詳述したように、本発明によれば、
第１のゲート電極に段差を設けた構造としているのでカ
ップリング面積の不足を解消でき、所望のキャパシタン
ス容量を制御よく確保することができる。また、この構
造に加えてビット線コンタクトを使用しない構造とした
場合には、微細化されたタイプのメモリセルの製造が可
能となる。したがって、データ書き込み時間が短縮され
た上、チャネル電流も同時に大幅に改善され、テスト時
間が非常に短縮されたことからコスト低減と、高性能・
高速化が実現可能となる。
第１のゲート電極に段差を設けた構造としているのでカ
ップリング面積の不足を解消でき、所望のキャパシタン
ス容量を制御よく確保することができる。また、この構
造に加えてビット線コンタクトを使用しない構造とした
場合には、微細化されたタイプのメモリセルの製造が可
能となる。したがって、データ書き込み時間が短縮され
た上、チャネル電流も同時に大幅に改善され、テスト時
間が非常に短縮されたことからコスト低減と、高性能・
高速化が実現可能となる。
【図１】本発明の第１の実施例に係る半導体装置の製造
工程を示す断面図。
工程を示す断面図。
【図２】本発明の第１の実施例に係る半導体装置の製造
工程を示す断面図。
工程を示す断面図。
【図３】本発明の第１の実施例に係る半導体装置を示す
断面図。
断面図。
【図４】本発明の第２の実施例に係る半導体装置の製造
工程を示す断面図。
工程を示す断面図。
【図５】本発明の第２の実施例に係る半導体装置を示す
断面図。
断面図。
【図６】従来から提案されているビット線コンタクトを
必要としないタイプのＥＰＲＯＭセルメモリの製造工程
を示す概略図。
必要としないタイプのＥＰＲＯＭセルメモリの製造工程
を示す概略図。
１０１…ｐ型シリコン基板，１０２…第１のゲート酸化
膜 １０３…第１の多結晶シリコン膜，１０４…エッチング
ストッパー薄膜 １０５…第２の多結晶シリコン膜，１０６…レジストパ
ターン １０７…欠陥層，１０８…素子分離絶縁膜，１０９…ｎ
+ 配線層 １１０…サイドウォール，１１１…浮遊ゲート電極，１
１２…シリコン酸化膜 １１３…シリコン窒化膜，１１４…シリコン酸化膜， １１５…第２のゲート絶縁膜，１１６…制御ゲート電極 １２０…レジストパターン，１２１…浮遊ゲート電極 １２２…第２のゲート酸化膜，１２３…制御ゲート電極 ２０１…ｐ型シリコン基板，２０２…第１のゲート絶縁
膜 ２０８…素子分離絶縁膜，２０９…ｎ+ 配線層，２１０
…第１のゲート電極 ２１１…シリコン酸化膜，２１２…シリコン窒化膜，２
１３…シリコン酸化膜 ２１４…第２のゲート絶縁膜，２１５…第２のゲート電
極。
膜 １０３…第１の多結晶シリコン膜，１０４…エッチング
ストッパー薄膜 １０５…第２の多結晶シリコン膜，１０６…レジストパ
ターン １０７…欠陥層，１０８…素子分離絶縁膜，１０９…ｎ
+ 配線層 １１０…サイドウォール，１１１…浮遊ゲート電極，１
１２…シリコン酸化膜 １１３…シリコン窒化膜，１１４…シリコン酸化膜， １１５…第２のゲート絶縁膜，１１６…制御ゲート電極 １２０…レジストパターン，１２１…浮遊ゲート電極 １２２…第２のゲート酸化膜，１２３…制御ゲート電極 ２０１…ｐ型シリコン基板，２０２…第１のゲート絶縁
膜 ２０８…素子分離絶縁膜，２０９…ｎ+ 配線層，２１０
…第１のゲート電極 ２１１…シリコン酸化膜，２１２…シリコン窒化膜，２
１３…シリコン酸化膜 ２１４…第２のゲート絶縁膜，２１５…第２のゲート電
極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/115
Claims (4)
- 【請求項１】 互いに電気的に分離して形成された第２
導電型のソース、ドレイン領域をその表面に有する第１
導電型の半導体基板と、このソース、ドレイン領域に挟
まれたチャネル領域上に形成された第１のゲート絶縁膜
と、この第１のゲート絶縁膜上に設けられた第１のゲー
ト電極と、第１のゲート電極に隣接して設けられた素子
分離絶縁膜と、第１のゲート電極上に形成された第２の
ゲート絶縁膜と、この第２のゲート絶縁膜上に形成され
た第２のゲート電極とを具備する半導体装置において、 前記第１のゲート電極は、前記第１のゲート絶縁膜上に
形成された第１の導電性膜と、この第１の導電性膜の素
子分離絶縁膜に隣接する部分の上にエッチングストッパ
ー薄膜を介して、かつ前記素子分離絶縁膜の側壁に沿っ
て設けられた第２の導電性膜とからなることを特徴とす
る半導体装置。 - 【請求項２】 半導体基板上に第１のゲート絶縁膜及び
第１の導電性膜を順次形成する工程、 前記第１の導電性膜上にエッチングストッパー薄膜及び
第２の導電性膜を形成する工程、 前記第２の導電性膜上の第１のゲート電極形成予定領域
に形成されたレジストパターンをマスクとして、前記第
１の導電性膜、エッチングストッパー薄膜、及び第２の
導電性膜を選択的にエッチングする工程、 前記レジストパターンを除去するとともに、エッチング
により除去された領域に素子分離絶縁膜を形成する工
程、 前記エッチングストッパー薄膜が残るように前記第２の
導電性膜に異方性エッチングを施して、前記素子分離絶
縁膜の側壁に沿って第２の導電性膜を残し、第１のゲー
ト電極を形成する工程、及び前記第１のゲート電極及び
素子分離絶縁膜上に、第２のゲート絶縁膜及び第２のゲ
ート電極を順次形成する工程を具備する半導体装置の製
造方法。 - 【請求項３】 互いに電気的に分離して形成された第２
導電型のソース、ドレイン領域をその表面に有する第１
導電型の半導体基板と、このソース、ドレイン領域に挟
まれたチャネル領域上に形成された第１のゲート絶縁膜
と、この第１のゲート絶縁膜上に設けられた第１のゲー
ト電極と、第１のゲート電極に隣接して設けられた素子
分離絶縁膜と、第１のゲート電極上に形成された第２の
ゲート絶縁膜と、この第２のゲート絶縁膜上に形成され
た第２のゲート電極とを具備する半導体装置において、 前記第１のゲート電極は、前記第１のゲート絶縁膜上に
形成された第１の導電性膜と、この第１の導電性膜上に
エッチングストッパー薄膜を介して設けられた第２の導
電性膜とからなり、この第２の導電性膜は第１の導電性
膜より幅が狭く、かつ、素子分離絶縁膜に接する第１の
ゲート電極の一方の端部と他方の端部とで高さが異なる
ことを特徴とする半導体装置。 - 【請求項４】 半導体基板上に第１のゲート絶縁膜及び
第１の導電性膜を順次形成する工程、 前記第１の導電性膜上にエッチングストッパー薄膜及び
第２の導電性膜を形成する工程、 前記第２の導電性膜上の第１のゲート電極形成予定領域
に形成された第１のレジストパターンをマスクとして、
前記第１の導電性膜、エッチングストッパー薄膜、及び
第２の導電性膜を選択的にエッチングする工程、 前記第１のレジストパターンを除去するとともに、エッ
チングにより除去された領域に素子分離絶縁膜を形成す
る工程、 前記素子分離絶縁膜の一部から隣接する前記第２の導電
性膜上の一部にわたって形成された第２のレジストパタ
ーンをマスクとして、前記エッチングストッパー薄膜が
残るように第２の導電性膜をエッチングして、第１のゲ
ート電極を形成する工程、 前記レジストパターンを除去する工程、及び前記第１の
ゲート電極及び素子分離絶縁膜上に、第２のゲート絶縁
膜及び第２のゲート電極を順次形成する工程を具備する
半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5036528A JP2908163B2 (ja) | 1993-02-25 | 1993-02-25 | 半導体装置の製造方法 |
| US08/199,018 US5389808A (en) | 1993-02-25 | 1994-02-18 | Non-volatile semiconductor memory with increased capacitance between floating and control gates |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5036528A JP2908163B2 (ja) | 1993-02-25 | 1993-02-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252412A true JPH06252412A (ja) | 1994-09-09 |
| JP2908163B2 JP2908163B2 (ja) | 1999-06-21 |
Family
ID=12472300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5036528A Expired - Fee Related JP2908163B2 (ja) | 1993-02-25 | 1993-02-25 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5389808A (ja) |
| JP (1) | JP2908163B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118186A (ja) * | 2000-10-04 | 2002-04-19 | Micronics Internatl Co Ltd | 輪郭付けられたフローテイングゲート・セルの製造方法 |
| JP2002118185A (ja) * | 2000-10-03 | 2002-04-19 | Micronics Internatl Co Ltd | フローテイングゲート・メモリセル用のｖ形状フローテイングゲート |
| JP2006121024A (ja) * | 2004-10-20 | 2006-05-11 | Hynix Semiconductor Inc | 半導体素子およびその製造方法 |
| JP2008513999A (ja) * | 2004-09-17 | 2008-05-01 | フリースケール セミコンダクター インコーポレイテッド | フローティングゲートメモリセルの書き込み及び消去構造、及び同構造を形成する方法 |
| JP2010501119A (ja) * | 2006-08-16 | 2010-01-14 | サンディスク コーポレイション | 成形されたフローティングゲートを持つ不揮発性メモリ |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432112A (en) * | 1994-05-06 | 1995-07-11 | United Microelectronics Corporation | Process for EPROM, flash memory with high coupling ratio |
| JP3639028B2 (ja) * | 1996-02-06 | 2005-04-13 | 株式会社東芝 | 半導体装置及びその製造方法 |
| EP0833393B1 (en) * | 1996-09-30 | 2011-12-14 | STMicroelectronics Srl | Floating gate non-volatile memory cell with low erasing voltage and manufacturing method |
| US6319774B1 (en) | 1998-02-27 | 2001-11-20 | Micron Technology, Inc. | Method for forming a memory cell |
| US6611020B2 (en) | 1998-08-17 | 2003-08-26 | Micron Technology, Inc. | Memory cell structure |
| US6908817B2 (en) * | 2002-10-09 | 2005-06-21 | Sandisk Corporation | Flash memory array with increased coupling between floating and control gates |
| US7105406B2 (en) * | 2003-06-20 | 2006-09-12 | Sandisk Corporation | Self aligned non-volatile memory cell and process for fabrication |
| US7183153B2 (en) * | 2004-03-12 | 2007-02-27 | Sandisk Corporation | Method of manufacturing self aligned non-volatile memory cells |
| US7482223B2 (en) * | 2004-12-22 | 2009-01-27 | Sandisk Corporation | Multi-thickness dielectric for semiconductor memory |
| US7541240B2 (en) * | 2005-10-18 | 2009-06-02 | Sandisk Corporation | Integration process flow for flash devices with low gap fill aspect ratio |
| US7494860B2 (en) * | 2006-08-16 | 2009-02-24 | Sandisk Corporation | Methods of forming nonvolatile memories with L-shaped floating gates |
| US7755132B2 (en) | 2006-08-16 | 2010-07-13 | Sandisk Corporation | Nonvolatile memories with shaped floating gates |
| US20080074920A1 (en) * | 2006-09-21 | 2008-03-27 | Henry Chien | Nonvolatile Memory with Reduced Coupling Between Floating Gates |
| US7615445B2 (en) * | 2006-09-21 | 2009-11-10 | Sandisk Corporation | Methods of reducing coupling between floating gates in nonvolatile memory |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63102266A (ja) * | 1986-08-21 | 1988-05-07 | コミッサレ・ア・レナジイ・アトミック | 半導体基板上の集積回路、集積メモリセルおよびその製造方法 |
| JPS63229860A (ja) * | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | 半導体記憶装置およびその製造方法 |
| JPH0474477A (ja) * | 1990-07-17 | 1992-03-09 | Nec Corp | 不揮発性記憶装置およびその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833514A (en) * | 1985-05-01 | 1989-05-23 | Texas Instruments Incorporated | Planar FAMOS transistor with sealed floating gate and DCS+N2 O oxide |
| US4812885A (en) * | 1987-08-04 | 1989-03-14 | Texas Instruments Incorporated | Capacitive coupling |
| US5268318A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
| JPH0334578A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US5021848A (en) * | 1990-03-13 | 1991-06-04 | Chiu Te Long | Electrically-erasable and electrically-programmable memory storage devices with self aligned tunnel dielectric area and the method of fabricating thereof |
| US5268585A (en) * | 1991-07-01 | 1993-12-07 | Sharp Kabushiki Kaisha | Non-volatile memory and method of manufacturing the same |
-
1993
- 1993-02-25 JP JP5036528A patent/JP2908163B2/ja not_active Expired - Fee Related
-
1994
- 1994-02-18 US US08/199,018 patent/US5389808A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63102266A (ja) * | 1986-08-21 | 1988-05-07 | コミッサレ・ア・レナジイ・アトミック | 半導体基板上の集積回路、集積メモリセルおよびその製造方法 |
| JPS63229860A (ja) * | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | 半導体記憶装置およびその製造方法 |
| JPH0474477A (ja) * | 1990-07-17 | 1992-03-09 | Nec Corp | 不揮発性記憶装置およびその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118185A (ja) * | 2000-10-03 | 2002-04-19 | Micronics Internatl Co Ltd | フローテイングゲート・メモリセル用のｖ形状フローテイングゲート |
| JP2002118186A (ja) * | 2000-10-04 | 2002-04-19 | Micronics Internatl Co Ltd | 輪郭付けられたフローテイングゲート・セルの製造方法 |
| JP2008513999A (ja) * | 2004-09-17 | 2008-05-01 | フリースケール セミコンダクター インコーポレイテッド | フローティングゲートメモリセルの書き込み及び消去構造、及び同構造を形成する方法 |
| JP2006121024A (ja) * | 2004-10-20 | 2006-05-11 | Hynix Semiconductor Inc | 半導体素子およびその製造方法 |
| JP2010501119A (ja) * | 2006-08-16 | 2010-01-14 | サンディスク コーポレイション | 成形されたフローティングゲートを持つ不揮発性メモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5389808A (en) | 1995-02-14 |
| JP2908163B2 (ja) | 1999-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6770535B2 (en) | Semiconductor integrated circuit device and process for manufacturing the same | |
| JP2908163B2 (ja) | 半導体装置の製造方法 | |
| JP3665426B2 (ja) | 半導体装置の製造方法 | |
| JP5076548B2 (ja) | 半導体装置とその製造方法 | |
| JPS63102266A (ja) | 半導体基板上の集積回路、集積メモリセルおよびその製造方法 | |
| JP2002203919A (ja) | 半導体装置、及び、不揮発性メモリの製造方法 | |
| US7186607B2 (en) | Charge-trapping memory device and method for production | |
| KR20110041760A (ko) | 배선 구조물 및 이의 형성 방법 | |
| JP2843410B2 (ja) | Ｅｐｒｏｍセルアレイの製造方法 | |
| US6724035B2 (en) | Semiconductor memory with source/drain regions on walls of grooves | |
| KR19980071155A (ko) | 두께가 다른 비트선과 신호 배선층을 가진 반도체 메모리 장치와 그의 제조 방법 | |
| JPH09283751A (ja) | 半導体装置およびその製造方法 | |
| JPH09205154A (ja) | 半導体装置及びその製造方法 | |
| US6297093B1 (en) | Method of making an electrically programmable memory cell | |
| JPH11186416A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR100566411B1 (ko) | 반도체기억장치및그제조방법 | |
| KR100404682B1 (ko) | 플랫 셀 메모리 소자의 실리사이드막 제조방법 | |
| JPH05251711A (ja) | 半導体集積回路及びその製造方法 | |
| JPH1012750A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH0955442A (ja) | 不揮発性半導体記憶装置とその製造方法 | |
| JP2007149882A (ja) | 半導体装置及びその製造方法 | |
| US6803273B1 (en) | Method to salicide source-line in flash memory with STI | |
| JP2739965B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP3636475B2 (ja) | リードオンリーメモリセル装置 | |
| JP2659991B2 (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990316 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |