JPH06253091A - 読取り装置 - Google Patents
読取り装置Info
- Publication number
- JPH06253091A JPH06253091A JP5032902A JP3290293A JPH06253091A JP H06253091 A JPH06253091 A JP H06253091A JP 5032902 A JP5032902 A JP 5032902A JP 3290293 A JP3290293 A JP 3290293A JP H06253091 A JPH06253091 A JP H06253091A
- Authority
- JP
- Japan
- Prior art keywords
- output
- ccd
- clamp
- odd
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40056—Circuits for driving or energising particular reading heads or original illumination means
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Scanning Arrangements (AREA)
- Facsimile Heads (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 必要に応じて高精細モード、高速モードのい
ずれかを選択できる読取り装置を提供する。 【構成】 高精細モードでは、ＣＣＤ１１からの偶数列
出力はコンデンサＣ１とトランジスタＡＳＷ２によりＣ
ＣＤ出力１つ１つに対してクランプされる。また、奇数
列出力はコンデンサＣ３とトランジスタＡＳＷ５により
ＣＣＤ出力１つ１つに対してクランプされる。クランプ
された奇数列出力、偶数列出力はともにＡＤコンバータ
ＡＤ１によりデジタル信号に変換される。高速モードで
は、奇数列出力はコンデンサＣ１、Ｃ２とトランジスタ
ＡＳＷ２により、偶数列出力はコンデンサＣ３、Ｃ４と
トランジスタＡＳＷ４により、それぞれ１ライン周期単
位にクランプされ、クランプされた偶数列出力、奇数列
出力のそれぞれは個別のＡＤコンバータＡＤ１、ＡＤ２
によりデジタル信号に変換される。
ずれかを選択できる読取り装置を提供する。 【構成】 高精細モードでは、ＣＣＤ１１からの偶数列
出力はコンデンサＣ１とトランジスタＡＳＷ２によりＣ
ＣＤ出力１つ１つに対してクランプされる。また、奇数
列出力はコンデンサＣ３とトランジスタＡＳＷ５により
ＣＣＤ出力１つ１つに対してクランプされる。クランプ
された奇数列出力、偶数列出力はともにＡＤコンバータ
ＡＤ１によりデジタル信号に変換される。高速モードで
は、奇数列出力はコンデンサＣ１、Ｃ２とトランジスタ
ＡＳＷ２により、偶数列出力はコンデンサＣ３、Ｃ４と
トランジスタＡＳＷ４により、それぞれ１ライン周期単
位にクランプされ、クランプされた偶数列出力、奇数列
出力のそれぞれは個別のＡＤコンバータＡＤ１、ＡＤ２
によりデジタル信号に変換される。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤセンサを用いた
読取り装置に関する。
読取り装置に関する。
【０００２】
【従来の技術】近年、文書や図形データをコンピュータ
に入力するための手段として、またはデジタル複写機や
ファクシミリの入力手段として、ＣＣＤセンサを用いた
読取り装置が広く用いられている。
に入力するための手段として、またはデジタル複写機や
ファクシミリの入力手段として、ＣＣＤセンサを用いた
読取り装置が広く用いられている。
【０００３】図９はそのような読取り装置に用いられて
いるＣＣＤセンサのブロック図であり、奇数列アナログ
シフトレジスタ、偶数列アナログシフトレジスタが最終
的に一列に合成されて出力されている。Ｓ１，Ｓ２、・
・・、ＳN は受光部、ＯＳＲ１、ＯＳＲ”２、・・・、
ＯＳＲN/2 は奇数側の受光部（奇数列に配置された受光
部）のアナログ出力をシフトアウトするための奇数側シ
フトレジスタ、ＥＳＲ１、ＥＳＲ２、・・・、ＥＳＲ
N/2 は偶数側の受光部（偶数列に配置された受光部）の
アナログ出力をシフトアウトするための偶数側シフトレ
ジスタ、ＢＵＦＦはバッファアンプである。また、ＳＨ
はシフトレジスタのシフト動作を開始するためのスター
トパルス、φ１，φ２は転送パルス、φR はリセットパ
ルス、ＣＣＤｏｕｔはＣＣＤ出力である。
いるＣＣＤセンサのブロック図であり、奇数列アナログ
シフトレジスタ、偶数列アナログシフトレジスタが最終
的に一列に合成されて出力されている。Ｓ１，Ｓ２、・
・・、ＳN は受光部、ＯＳＲ１、ＯＳＲ”２、・・・、
ＯＳＲN/2 は奇数側の受光部（奇数列に配置された受光
部）のアナログ出力をシフトアウトするための奇数側シ
フトレジスタ、ＥＳＲ１、ＥＳＲ２、・・・、ＥＳＲ
N/2 は偶数側の受光部（偶数列に配置された受光部）の
アナログ出力をシフトアウトするための偶数側シフトレ
ジスタ、ＢＵＦＦはバッファアンプである。また、ＳＨ
はシフトレジスタのシフト動作を開始するためのスター
トパルス、φ１，φ２は転送パルス、φR はリセットパ
ルス、ＣＣＤｏｕｔはＣＣＤ出力である。
【０００４】図５は出力が２チャンネルのＣＣＤセンサ
であり、図９のＣＣＤに比べ少くとも２倍のスピードで
スキャン可能である。Ｓ１，Ｓ２、・・・、ＳN は受光
部、ＯＳＲ１、ＯＳＲ２、・・・、ＯＳＲN/2 は奇数側
の受光部（奇数列に配置された受光部）のアナログ出力
をシフトアウトするための奇数側シフトレジスタ、ＥＳ
Ｒ１、ＥＳＲ２、・・・、ＥＳＲN/2 は偶数側の受光部
（偶数列に配置された受光部）のアナログ出力をシフト
アウトするための偶数側シフトレジスタ、ＯＢＵＦＦは
奇数側バッファアンプ、ＥＢＵＦＦは偶数側バッファア
ンプである。また、ＳＨはシフトレジスタのシフト動作
を開始するためのスタートパルス、φ１，φ２は転送パ
ルス、φRE，φROはリセットパルス、ＯＣＣＤOUT は奇
数側受光部のＣＣＤ出力、ＥＣＣＤOUT は偶数側受光部
のＣＣＤ出力である。
であり、図９のＣＣＤに比べ少くとも２倍のスピードで
スキャン可能である。Ｓ１，Ｓ２、・・・、ＳN は受光
部、ＯＳＲ１、ＯＳＲ２、・・・、ＯＳＲN/2 は奇数側
の受光部（奇数列に配置された受光部）のアナログ出力
をシフトアウトするための奇数側シフトレジスタ、ＥＳ
Ｒ１、ＥＳＲ２、・・・、ＥＳＲN/2 は偶数側の受光部
（偶数列に配置された受光部）のアナログ出力をシフト
アウトするための偶数側シフトレジスタ、ＯＢＵＦＦは
奇数側バッファアンプ、ＥＢＵＦＦは偶数側バッファア
ンプである。また、ＳＨはシフトレジスタのシフト動作
を開始するためのスタートパルス、φ１，φ２は転送パ
ルス、φRE，φROはリセットパルス、ＯＣＣＤOUT は奇
数側受光部のＣＣＤ出力、ＥＣＣＤOUT は偶数側受光部
のＣＣＤ出力である。
【０００５】このような２チャンネルのＣＣＤセンサを
用い高速化のために奇数側出力、偶数側出力をそれぞれ
独立のＡＤコンバータでデジタル信号への変換を行う画
像読取り装置もある。
用い高速化のために奇数側出力、偶数側出力をそれぞれ
独立のＡＤコンバータでデジタル信号への変換を行う画
像読取り装置もある。
【０００６】図３は読取り装置における線状の蛍光灯３
３とＣＣＤセンサ３７との位置関係を説明するための説
明図である。同図においてガラステーブル３２の上に原
稿３１が置かれている。図ではガラステーブル３２と原
稿３１との間が離れているが、実際には密着されてい
る。長さ方向が紙面に垂直な状態に配置された蛍光灯３
３から出射した光はガラステーブル３２を透過して原稿
３１を照射する。原稿で反射された光は再度ガラステー
ブルを透過してミラー３５で反射される。ミラー３５で
反射された光はレンズ３６で集光されＣＣＤセンサ３７
の受光面に照射される。３４はミラー３５、レンズ３
６、及び、ＣＣＤセンサ３７を含む光学ユニットであ
る。３８はパルスモータ、３９はキャビネットである。
３とＣＣＤセンサ３７との位置関係を説明するための説
明図である。同図においてガラステーブル３２の上に原
稿３１が置かれている。図ではガラステーブル３２と原
稿３１との間が離れているが、実際には密着されてい
る。長さ方向が紙面に垂直な状態に配置された蛍光灯３
３から出射した光はガラステーブル３２を透過して原稿
３１を照射する。原稿で反射された光は再度ガラステー
ブルを透過してミラー３５で反射される。ミラー３５で
反射された光はレンズ３６で集光されＣＣＤセンサ３７
の受光面に照射される。３４はミラー３５、レンズ３
６、及び、ＣＣＤセンサ３７を含む光学ユニットであ
る。３８はパルスモータ、３９はキャビネットである。
【０００７】図４は従来の読取り装置のブロック図であ
る。図において，４０は図９に示したＣＣＤセンサであ
る。ＣＣＤセンサ４０はコンデンサＣを介してバッファ
４１の入力に接続されている。バッファ４１の入力には
５Ｖ電源がトランジスタＡＳＷを介して接続されてい
る。バッファ４１の出力はＡＤコンバータ４２の入力に
接続されている。ＡＤコンバータ４２の出力Ｄ０〜Ｄ７
は制御回路４３に接続されている。制御回路４３の出力
ＦＬＯＮは点灯装置４８の入力に接続されている。点灯
装置４８の出力は蛍光灯３３の入力に接続されている。
ＦＬＯＮ＝´１´になれば蛍光灯３３が点灯する。制御
回路４３の出力ＴSTEPとＦＯＷＡＲＤはパルスモータ駆
動回路４６の入力に接続されている。パルスモータ駆動
回路４６の出力はパルスモータ３８の入力に接続されて
いる。ＦＯＷＡＲＤ＝´１´の時に１回のＴSTEPパルス
を受けると、パルスモータ駆動回路４６は図３の光学ユ
ニット３４及び蛍光灯３３が１ステップ分前進するよう
にパルスモータを回転する。同様にして、ＦＯＷＡＲＤ
＝´０´の時にＴSTEPパルスを受けると光学ユニット３
４及び蛍光灯３３が後退するようにパルスモータが回転
される。
る。図において，４０は図９に示したＣＣＤセンサであ
る。ＣＣＤセンサ４０はコンデンサＣを介してバッファ
４１の入力に接続されている。バッファ４１の入力には
５Ｖ電源がトランジスタＡＳＷを介して接続されてい
る。バッファ４１の出力はＡＤコンバータ４２の入力に
接続されている。ＡＤコンバータ４２の出力Ｄ０〜Ｄ７
は制御回路４３に接続されている。制御回路４３の出力
ＦＬＯＮは点灯装置４８の入力に接続されている。点灯
装置４８の出力は蛍光灯３３の入力に接続されている。
ＦＬＯＮ＝´１´になれば蛍光灯３３が点灯する。制御
回路４３の出力ＴSTEPとＦＯＷＡＲＤはパルスモータ駆
動回路４６の入力に接続されている。パルスモータ駆動
回路４６の出力はパルスモータ３８の入力に接続されて
いる。ＦＯＷＡＲＤ＝´１´の時に１回のＴSTEPパルス
を受けると、パルスモータ駆動回路４６は図３の光学ユ
ニット３４及び蛍光灯３３が１ステップ分前進するよう
にパルスモータを回転する。同様にして、ＦＯＷＡＲＤ
＝´０´の時にＴSTEPパルスを受けると光学ユニット３
４及び蛍光灯３３が後退するようにパルスモータが回転
される。
【０００８】制御回路４３は発振器４４とそれに接続す
るクロック発生回路４５とを備えている。発振器４４は
基本クロックｔ0 を発振する。クロック発生回路４５は
基本クロックｔ0 を分周して各種制御クロックＳＨ，φ
1 ，φ2 ，φR 、ＴCLAMP を発生する。クロックＳＨ，
φ1 ，φ2 ，φR はＣＣＤセンサ４０に、クロックＴ
CLAMP はアナログスイッチとしてのトランジスタＡＳＷ
にそれぞれ供給される。
るクロック発生回路４５とを備えている。発振器４４は
基本クロックｔ0 を発振する。クロック発生回路４５は
基本クロックｔ0 を分周して各種制御クロックＳＨ，φ
1 ，φ2 ，φR 、ＴCLAMP を発生する。クロックＳＨ，
φ1 ，φ2 ，φR はＣＣＤセンサ４０に、クロックＴ
CLAMP はアナログスイッチとしてのトランジスタＡＳＷ
にそれぞれ供給される。
【０００９】図２はＣＣＤセンサへの駆動信号ＳＨ，φ
1 ，φ2 ，φR 及びＣＣＤ出力であるＣＣＤOUT 、又そ
れのクランプ用信号ＴCLAMP 及びＡＤコンバーター４２
への入力信号になるＡＤＩＮのタイミングを示す。
1 ，φ2 ，φR 及びＣＣＤ出力であるＣＣＤOUT 、又そ
れのクランプ用信号ＴCLAMP 及びＡＤコンバーター４２
への入力信号になるＡＤＩＮのタイミングを示す。
【００１０】ここで図１０を用いて図４に示したＡＳＷ
とＣの働きについて述べる。通常ＣＣＤの出力ＣＣＤ
OUT はＤＣ的に定まっていなく図２に示すように、例え
ば４Ｖを基準にマイナス方向へ出力される（これはＣＣ
Ｄセンサにより３．５Ｖまたは４．５Ｖとばらつく）。
ところがＡＤコンバーターは５Ｖ以下のアナログ電位を
デジタル化することになっているので、コンデンサＣと
トランジスタＡＳＷにより５Ｖ以下に出力されるように
ＤＣレベルをシフトする必要がある。従ってコンデンサ
Ｃに常に１Ｖチャージされていることになる。
とＣの働きについて述べる。通常ＣＣＤの出力ＣＣＤ
OUT はＤＣ的に定まっていなく図２に示すように、例え
ば４Ｖを基準にマイナス方向へ出力される（これはＣＣ
Ｄセンサにより３．５Ｖまたは４．５Ｖとばらつく）。
ところがＡＤコンバーターは５Ｖ以下のアナログ電位を
デジタル化することになっているので、コンデンサＣと
トランジスタＡＳＷにより５Ｖ以下に出力されるように
ＤＣレベルをシフトする必要がある。従ってコンデンサ
Ｃに常に１Ｖチャージされていることになる。
【００１１】ここでＣＣＤOUT には長い伝送経路の負荷
があり、通常増幅されて使われるのが普通であるので、
その増幅器でのノイズがランダムにＣＣＤOUT にのって
くる。例えば通常ＣＣＤOUT のＤＣレベルは４Ｖである
が、これが前述のランダムノイズにより図１１に示すよ
うに３．８Ｖになったとする。この時、前ページのＣに
はすみやかに１．２Ｖチャージされなければならない。
つまり通常の１Ｖより０．２多い１．２Ｖへすみやかに
チャージされなければならない。従って、クランプ時間
ｔ＝３００ｎｓｅｃとし、アナログスイッチＡＳＷのオ
ン抵抗Ｒを５０Ωとすると、容量Ｃは、 Ｃ×Ｒ ＜＜ ｔ Ｃ≦３００ｎｓｅｃ／５０Ω＝６０００ｐＦ となる。従来のスキャナに於いては、１０００ｐＦ以下
が選定されている。このようにＣＣＤ信号の出力１つ１
つのＤＣレベルを確実にクランプすることにより読取り
装置としてランダムノイズの少ないイメージを得られる
ことは良く知られている。これの欠点は図２でもわかる
ようにクランプ信号ＴCLAMP の前後にもＣＣＤOUT の安
定期間をさらに必要とするので基本クロックが遅くなり
結局スキャニングスピードが遅いことである。
があり、通常増幅されて使われるのが普通であるので、
その増幅器でのノイズがランダムにＣＣＤOUT にのって
くる。例えば通常ＣＣＤOUT のＤＣレベルは４Ｖである
が、これが前述のランダムノイズにより図１１に示すよ
うに３．８Ｖになったとする。この時、前ページのＣに
はすみやかに１．２Ｖチャージされなければならない。
つまり通常の１Ｖより０．２多い１．２Ｖへすみやかに
チャージされなければならない。従って、クランプ時間
ｔ＝３００ｎｓｅｃとし、アナログスイッチＡＳＷのオ
ン抵抗Ｒを５０Ωとすると、容量Ｃは、 Ｃ×Ｒ ＜＜ ｔ Ｃ≦３００ｎｓｅｃ／５０Ω＝６０００ｐＦ となる。従来のスキャナに於いては、１０００ｐＦ以下
が選定されている。このようにＣＣＤ信号の出力１つ１
つのＤＣレベルを確実にクランプすることにより読取り
装置としてランダムノイズの少ないイメージを得られる
ことは良く知られている。これの欠点は図２でもわかる
ようにクランプ信号ＴCLAMP の前後にもＣＣＤOUT の安
定期間をさらに必要とするので基本クロックが遅くなり
結局スキャニングスピードが遅いことである。
【００１２】
【発明が解決しようとする課題】ＣＣＤ信号の出力１つ
１つのＤＣレベルを確実にクランプすることにより読取
り装置としてランダムのノイズの少ないイメージを得ら
れるが、クランプ信号ＴCLAMP の前後にもＣＣＤOUT の
安定期間をさらに必要となり、動作速度が遅くなるとい
う問題がある。
１つのＤＣレベルを確実にクランプすることにより読取
り装置としてランダムのノイズの少ないイメージを得ら
れるが、クランプ信号ＴCLAMP の前後にもＣＣＤOUT の
安定期間をさらに必要となり、動作速度が遅くなるとい
う問題がある。
【００１３】また、高速化のためにＡＤコンバータを２
つ用いたものにおいては、ＡＤコンバータは１つ１つＡ
Ｄ特性が異なるので、奇数側、偶数側でそれぞれの周期
的な筋が発生する。
つ用いたものにおいては、ＡＤコンバータは１つ１つＡ
Ｄ特性が異なるので、奇数側、偶数側でそれぞれの周期
的な筋が発生する。
【００１４】本発明は、必要に応じて高精細モード、高
速モードのいずれかを選択でき、しかも高速モード時に
はより高速に、かつ／または高精細モード時にはより高
品位に読取りが可能な読取装置を提供することを目的と
する。
速モードのいずれかを選択でき、しかも高速モード時に
はより高速に、かつ／または高精細モード時にはより高
品位に読取りが可能な読取装置を提供することを目的と
する。
【００１５】
【課題を解決するための手段】上記目的を達成すべく、
本発明の読取り装置は、高精細モードと高速モードを有
する読取り装置であって、奇数列に配置された受光部の
出力と偶数列に配置された受光部の出力とを個別に出力
するＣＣＤセンサと、前記奇数列出力及び偶数列出力の
一方に対応する第１のＡＤコンバータと、前記奇数列出
力及び偶数列出力の他方に対応する第２のＡＤコンバー
タと、高精細モード選択時に、前記奇数列出力及び偶数
列出力の前記他方を第１のＡＤコンバータに供給する手
段とを具備することを特徴とする。
本発明の読取り装置は、高精細モードと高速モードを有
する読取り装置であって、奇数列に配置された受光部の
出力と偶数列に配置された受光部の出力とを個別に出力
するＣＣＤセンサと、前記奇数列出力及び偶数列出力の
一方に対応する第１のＡＤコンバータと、前記奇数列出
力及び偶数列出力の他方に対応する第２のＡＤコンバー
タと、高精細モード選択時に、前記奇数列出力及び偶数
列出力の前記他方を第１のＡＤコンバータに供給する手
段とを具備することを特徴とする。
【００１６】ここで、上記読取り装置が前記第１、第２
のＡＤコンバータの出力が入力され、高速モードでは、
第１、第２のＡＤコンバータからの出力を交互に出力と
し、高精細モードでは、第１のＡＤコンバータからの出
力を出力とする出力選択手段を具備するようにしてもよ
い。
のＡＤコンバータの出力が入力され、高速モードでは、
第１、第２のＡＤコンバータからの出力を交互に出力と
し、高精細モードでは、第１のＡＤコンバータからの出
力を出力とする出力選択手段を具備するようにしてもよ
い。
【００１７】また、上記目的は、高精細モードと高速モ
ードを有する読取り装置であって、ＣＣＤセンサと、高
精細モードにおいてはＣＣＤ出力１つ１つに対してＤＣ
レベルをクランプする一方で、高速モードにおいてはＣ
ＣＤ出力の１ライン周期単位にＤＣレベルをクランプす
るＤＣレベル・クランプ手段と、ＤＣレベルをクランプ
されたＣＣＤ出力をデジタル変換するためのＡＤコンバ
ータとを具備することを特徴とする読取り装置によって
も達成される。
ードを有する読取り装置であって、ＣＣＤセンサと、高
精細モードにおいてはＣＣＤ出力１つ１つに対してＤＣ
レベルをクランプする一方で、高速モードにおいてはＣ
ＣＤ出力の１ライン周期単位にＤＣレベルをクランプす
るＤＣレベル・クランプ手段と、ＤＣレベルをクランプ
されたＣＣＤ出力をデジタル変換するためのＡＤコンバ
ータとを具備することを特徴とする読取り装置によって
も達成される。
【００１８】この場合、前記クランプ手段がクランプ電
圧源に接続されたスイッチ手段と、容量とを備え、前記
容量がモードによって可変であるように構成してもよ
く、また前記クランプ手段が更に前記スイッチ手段を制
御するクランプパルス発生手段を備え、該クランプパル
ス発生手段が高速モード時には、１ライン分のＣＣＤ出
力に先立って、複数のクランプパルスを出力し、１ライ
ン分のＣＣＤ出力中にはクランプパルスを出力しないよ
うにしてもよい。
圧源に接続されたスイッチ手段と、容量とを備え、前記
容量がモードによって可変であるように構成してもよ
く、また前記クランプ手段が更に前記スイッチ手段を制
御するクランプパルス発生手段を備え、該クランプパル
ス発生手段が高速モード時には、１ライン分のＣＣＤ出
力に先立って、複数のクランプパルスを出力し、１ライ
ン分のＣＣＤ出力中にはクランプパルスを出力しないよ
うにしてもよい。
【００１９】更に、前記ＣＣＤセンサの駆動信号を発生
するタイミング発生手段を備え、このタイミング発生手
段に供給される基本クロックの周波数は高速モード時の
ほうが高精細モード時より高くてもよい。
するタイミング発生手段を備え、このタイミング発生手
段に供給される基本クロックの周波数は高速モード時の
ほうが高精細モード時より高くてもよい。
【００２０】
【作用】初めに記載した読取り装置によれば、高精細モ
ードでは、ＣＣＤセンサの奇数列に配置された受光部の
出力と偶数列に配置された受光部の出力が交互に第１の
ＡＤコンバータに供給される。高速モードでは、例えば
奇数列に配置された受光部の出力は第１のＡＤコンバー
タに供給され、偶数列に配置された受光部の出力は第２
のＡＤコンバータに供給される。
ードでは、ＣＣＤセンサの奇数列に配置された受光部の
出力と偶数列に配置された受光部の出力が交互に第１の
ＡＤコンバータに供給される。高速モードでは、例えば
奇数列に配置された受光部の出力は第１のＡＤコンバー
タに供給され、偶数列に配置された受光部の出力は第２
のＡＤコンバータに供給される。
【００２１】後から記載した読取り装置によれば、高精
細モードでは、ＣＣＤからの出力はＣＣＤ出力１つ１つ
に対してクランプされる。高速モードでは、ＣＣＤから
の出力はＣＣＤ出力の１ライン周期単位にクランプされ
る。
細モードでは、ＣＣＤからの出力はＣＣＤ出力１つ１つ
に対してクランプされる。高速モードでは、ＣＣＤから
の出力はＣＣＤ出力の１ライン周期単位にクランプされ
る。
【００２２】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。図１は本発明の一実施例によるブロッ
ク図である。本実施例では、動作モードが２つある。高
精細に読み取る高精細モードと高速に読み取る高速モー
ドである。制御回路１３へ外部から供給される信号ＦＩ
ＮＥが´１´の時、高精細モードとなる。ＦＩＮＥ＝´
０´の時、高速モードとなる。１１は図５に示したＣＣ
Ｄセンサである。ＣＣＤセンサ１１の奇数側出力ＯＣＣ
ＤOUT は容量Ｃ１、Ｃ２に接続されている。容量Ｃ１の
他端はバッファＢＵＦＦ１の入力に接続されている。容
量Ｃ２の他端はトランジスタＡＳＷ１を介してバッファ
ＢＵＦＦ１の入力に接続されている。制御回路１３のＦ
ＩＮＥの否定出力はトランジスタＡＳＷ１のゲートに接
続されている。クランプ・トランジスタＡＳＷ２のドレ
インはバッファＢＵＦＦ１の入力に接続されている。制
御回路１３の奇数側クランプ信号ＴCLO 出力はクランプ
・トランジスタＡＳＷ２のゲートに接続されている。Ａ
ＳＷ２のソースは電源５Ｖに接続されている。バッファ
ＢＵＦＦ１のＡＤＩＮＯ出力はトランジスタＡＳＷ３の
ドレインに接続されている。信号φ２はトランジスタＡ
ＳＷ３のゲートに接続されている。トランジスタＡＳＷ
３のソースはバッファＢＵＦＦ３の入力に接続されてい
る。バッファＢＵＦＦ３のＡＤＩＮ１出力はＡＤコンバ
ータＡＤ１のデータ入力に接続されている。ＡＤ１の出
力ＡＤ0 1 〜ＡＤ7 1 は、それぞれ、データセレクタ１
２のＡ0 〜Ａ7 入力に接続されている。制御回路のＴAD
1 出力はＡＤ１のＴ入力に接続されている。
詳細に説明する。図１は本発明の一実施例によるブロッ
ク図である。本実施例では、動作モードが２つある。高
精細に読み取る高精細モードと高速に読み取る高速モー
ドである。制御回路１３へ外部から供給される信号ＦＩ
ＮＥが´１´の時、高精細モードとなる。ＦＩＮＥ＝´
０´の時、高速モードとなる。１１は図５に示したＣＣ
Ｄセンサである。ＣＣＤセンサ１１の奇数側出力ＯＣＣ
ＤOUT は容量Ｃ１、Ｃ２に接続されている。容量Ｃ１の
他端はバッファＢＵＦＦ１の入力に接続されている。容
量Ｃ２の他端はトランジスタＡＳＷ１を介してバッファ
ＢＵＦＦ１の入力に接続されている。制御回路１３のＦ
ＩＮＥの否定出力はトランジスタＡＳＷ１のゲートに接
続されている。クランプ・トランジスタＡＳＷ２のドレ
インはバッファＢＵＦＦ１の入力に接続されている。制
御回路１３の奇数側クランプ信号ＴCLO 出力はクランプ
・トランジスタＡＳＷ２のゲートに接続されている。Ａ
ＳＷ２のソースは電源５Ｖに接続されている。バッファ
ＢＵＦＦ１のＡＤＩＮＯ出力はトランジスタＡＳＷ３の
ドレインに接続されている。信号φ２はトランジスタＡ
ＳＷ３のゲートに接続されている。トランジスタＡＳＷ
３のソースはバッファＢＵＦＦ３の入力に接続されてい
る。バッファＢＵＦＦ３のＡＤＩＮ１出力はＡＤコンバ
ータＡＤ１のデータ入力に接続されている。ＡＤ１の出
力ＡＤ0 1 〜ＡＤ7 1 は、それぞれ、データセレクタ１
２のＡ0 〜Ａ7 入力に接続されている。制御回路のＴAD
1 出力はＡＤ１のＴ入力に接続されている。
【００２３】ＣＣＤセンサ１１の偶数側出力ＥＣＣＤ
OUT は容量Ｃ３、Ｃ４に接続されている。容量Ｃ３の他
端はバッファＢＵＦＦ２の入力に接続されている。容量
Ｃ４の他端はトランジスタＡＳＷ４を介してバッファＢ
ＵＦＦ２の入力に接続されている。制御回路１３のＦＩ
ＮＥの否定出力はトランジスタＡＳＷ４のゲートに接続
されている。クランプ・トランジスタＡＳＷ５のドレイ
ンはバッファＢＵＦＦ２の入力に接続されている。制御
回路１３の偶数側クランプ信号ＴCLE 出力はクランプ・
トランジスタＡＳＷ５のゲートに接続されている。ＡＳ
Ｗ５のソースは電源５Ｖに接続されている。バッファＢ
ＵＦＦ２のＡＤＩＮＥ出力はトランジスタＡＳＷ６のソ
ースとＡＤコンバータＡＤ２のデータ入力に接続されて
いる。ＡＳＷ６のドレインはバッファＢＵＦＦ３の入力
に接続されている。信号φ１はＡＳＷ６のゲートに接続
されている。ＡＤ２の出力ＡＤ0 2 〜ＡＤ7 2 は、それ
ぞれ、データセレクタ１２のＢ0 〜Ｂ7 入力に接続され
ている。制御回路のＴAD2 出力はＡＤ２のＴ入力に接続
されている。データセレクタ１２のＳＥＬ入力には制御
回路からのＳＥＬＥＣＴ信号が供給されている。データ
セレクタ１２の出力Ｄ0 〜Ｄ7 は制御回路１３の入力に
接続されている。
OUT は容量Ｃ３、Ｃ４に接続されている。容量Ｃ３の他
端はバッファＢＵＦＦ２の入力に接続されている。容量
Ｃ４の他端はトランジスタＡＳＷ４を介してバッファＢ
ＵＦＦ２の入力に接続されている。制御回路１３のＦＩ
ＮＥの否定出力はトランジスタＡＳＷ４のゲートに接続
されている。クランプ・トランジスタＡＳＷ５のドレイ
ンはバッファＢＵＦＦ２の入力に接続されている。制御
回路１３の偶数側クランプ信号ＴCLE 出力はクランプ・
トランジスタＡＳＷ５のゲートに接続されている。ＡＳ
Ｗ５のソースは電源５Ｖに接続されている。バッファＢ
ＵＦＦ２のＡＤＩＮＥ出力はトランジスタＡＳＷ６のソ
ースとＡＤコンバータＡＤ２のデータ入力に接続されて
いる。ＡＳＷ６のドレインはバッファＢＵＦＦ３の入力
に接続されている。信号φ１はＡＳＷ６のゲートに接続
されている。ＡＤ２の出力ＡＤ0 2 〜ＡＤ7 2 は、それ
ぞれ、データセレクタ１２のＢ0 〜Ｂ7 入力に接続され
ている。制御回路のＴAD2 出力はＡＤ２のＴ入力に接続
されている。データセレクタ１２のＳＥＬ入力には制御
回路からのＳＥＬＥＣＴ信号が供給されている。データ
セレクタ１２の出力Ｄ0 〜Ｄ7 は制御回路１３の入力に
接続されている。
【００２４】図８ａ〜図８ｅは、制御回路１３内に位置
するタイミング発生回路を示している。８０１は、基準
クロックを発生する発振器である。８０２は１／１２分
周のカウンタ、８０７は１／６分周のカウンタ、８０
３，８０８はそれぞれデコーダである。８０５，８１０
は１／Ｋ分周のカウンタである。ここでＫは前述のＫ＝
２０４８＋３２＝２０８０である。８１８，８１９，８
２０，８２１，８２２はセット、リセット可能なＤフリ
ップフロップである。１／１２分周カウンタ８０２の各
出力ＱA 1 ，ＱB 1 ，ＱC 1 ，ＱD 1 はデコーダ８０３
の入力Ａ1 ，Ｂ1，Ｃ1 ，Ｄ1 へ接続されている。８０
２の出力と８０３の出力との関係を表１に示す。
するタイミング発生回路を示している。８０１は、基準
クロックを発生する発振器である。８０２は１／１２分
周のカウンタ、８０７は１／６分周のカウンタ、８０
３，８０８はそれぞれデコーダである。８０５，８１０
は１／Ｋ分周のカウンタである。ここでＫは前述のＫ＝
２０４８＋３２＝２０８０である。８１８，８１９，８
２０，８２１，８２２はセット、リセット可能なＤフリ
ップフロップである。１／１２分周カウンタ８０２の各
出力ＱA 1 ，ＱB 1 ，ＱC 1 ，ＱD 1 はデコーダ８０３
の入力Ａ1 ，Ｂ1，Ｃ1 ，Ｄ1 へ接続されている。８０
２の出力と８０３の出力との関係を表１に示す。
【００２５】
【表１】
【００２６】また、１／６分周カウンタ８０７の出力Ｑ
A 2 ，ＱB 2 ，ＱC 2 ，ＱD 2 ，と８０８の出力との関
係を表２に示す。
A 2 ，ＱB 2 ，ＱC 2 ，ＱD 2 ，と８０８の出力との関
係を表２に示す。
【００２７】
【表２】
【００２８】また、１／Ｋ分周（実際は１／２０８０分
周）カウンタ８０５は、リセットされた後、２０８０個
目のＴ11 1 の立ち下がりでその出力ＯＵＴ1 がハイレベ
ルに立ち上がり、その直後それを反転した信号Ｔ1/K 1
がローレベルに下がることにより、カウンタ８０２、カ
ウンタ８０５自身をリセットし８１９のフリップフロッ
プをセットする。
周）カウンタ８０５は、リセットされた後、２０８０個
目のＴ11 1 の立ち下がりでその出力ＯＵＴ1 がハイレベ
ルに立ち上がり、その直後それを反転した信号Ｔ1/K 1
がローレベルに下がることにより、カウンタ８０２、カ
ウンタ８０５自身をリセットし８１９のフリップフロッ
プをセットする。
【００２９】また、１／Ｋ分周のカウンタ８１０も、こ
れがリセットされてから、２０８０個目のＴ5 2 の立ち
下がりでその出力ＯＵＴ2 がハイレベルに立ち上がり、
その直後それを反転した信号Ｔ1/K 2 でカウンタ８０
７、８１０をリセットし、フリップフロップ８２１、８
２２をセットする。
れがリセットされてから、２０８０個目のＴ5 2 の立ち
下がりでその出力ＯＵＴ2 がハイレベルに立ち上がり、
その直後それを反転した信号Ｔ1/K 2 でカウンタ８０
７、８１０をリセットし、フリップフロップ８２１、８
２２をセットする。
【００３０】フリップフロップ８２２はＴ1/K 2 でセッ
トされて以後、カウンタ８１０の出力Ｑ2 の立ち上がり
によって、リセットされる。この出力Ｑ2 はカウンタが
リセットされて３個目のＴ5 2 の立ち下がりで´０´→
´１´へ立ち上がる。
トされて以後、カウンタ８１０の出力Ｑ2 の立ち上がり
によって、リセットされる。この出力Ｑ2 はカウンタが
リセットされて３個目のＴ5 2 の立ち下がりで´０´→
´１´へ立ち上がる。
【００３１】デコーダ８０３は高精細モード時のＣＣＤ
センサ駆動信号φRE 1 、φRO 1 、奇数側ＡＤコンバータ
・サンプリング信号ＴADO 1 、偶数側ＡＤコンバータ・
サンプリング信号ＴADE 1 を生成する。Ｄフリップ・フ
ロップ８１８は高精細モード時のＣＣＤセンサ駆動信号
φ1 1 、φ2 1 を生成する。Ｄフリップ・フロップ８１
９は高精細モード時のＣＣＤセンサ駆動信号ＳＨ1 を生
成する。ＯＲゲート８２３は高精細モード時の奇数側ク
ランプ信号ＴCLO 1 を生成する。ＯＲゲート８２４は高
精細モード時の偶数側クランプ信号ＴCLE 1 を生成す
る。
センサ駆動信号φRE 1 、φRO 1 、奇数側ＡＤコンバータ
・サンプリング信号ＴADO 1 、偶数側ＡＤコンバータ・
サンプリング信号ＴADE 1 を生成する。Ｄフリップ・フ
ロップ８１８は高精細モード時のＣＣＤセンサ駆動信号
φ1 1 、φ2 1 を生成する。Ｄフリップ・フロップ８１
９は高精細モード時のＣＣＤセンサ駆動信号ＳＨ1 を生
成する。ＯＲゲート８２３は高精細モード時の奇数側ク
ランプ信号ＴCLO 1 を生成する。ＯＲゲート８２４は高
精細モード時の偶数側クランプ信号ＴCLE 1 を生成す
る。
【００３２】デコーダ８０８は高速モード時のＣＣＤセ
ンサ駆動信号φRE 2 、φRO 2 、奇数側ＡＤコンバータ・
サンプリング信号ＴADO 2 、偶数側ＡＤコンバータ・サ
ンプリング信号ＴADE 2 を生成する。Ｄフリップ・フロ
ップ８２０は高速モード時のＣＣＤセンサ駆動信号φ1
2 、φ2 2 を生成する。Ｄフリップ・フロップ８２１は
高速モード時のＣＣＤセンサ駆動信号ＳＨ2 を生成す
る。ＯＲゲート８２５とＡＮＤゲート８２７は高速モー
ド時の奇数側クランプ信号ＴCLO 2 を生成する。ＯＲゲ
ート８２６とＡＮＤゲート８２８は高速モード時の偶数
側クランプ信号ＴCLE 2 を生成する。
ンサ駆動信号φRE 2 、φRO 2 、奇数側ＡＤコンバータ・
サンプリング信号ＴADO 2 、偶数側ＡＤコンバータ・サ
ンプリング信号ＴADE 2 を生成する。Ｄフリップ・フロ
ップ８２０は高速モード時のＣＣＤセンサ駆動信号φ1
2 、φ2 2 を生成する。Ｄフリップ・フロップ８２１は
高速モード時のＣＣＤセンサ駆動信号ＳＨ2 を生成す
る。ＯＲゲート８２５とＡＮＤゲート８２７は高速モー
ド時の奇数側クランプ信号ＴCLO 2 を生成する。ＯＲゲ
ート８２６とＡＮＤゲート８２８は高速モード時の偶数
側クランプ信号ＴCLE 2 を生成する。
【００３３】８３１はデーターセレクターで、それのＳ
ＥＬ入力はＦＩＮＥ信号を受け、ＦＩＮＥ＝´１´の時
Ｙi ＝Ａi 、ＦＩＮＥ＝´０´の時Ｙi ＝Ｂi である。
端子Ａ１にはＳＨ1 が、端子Ａ２にはφ1 1 が、端子Ａ
３にはφ2 1 が、端子Ａ４にはφRO 1 が、端子Ａ５には
φRE 1 が、端子Ａ６にはＴCLO 1 が、端子Ａ７にはＴ
CLE 1 が、端子Ａ８にはＴADO 1 とＴADE 1 の論理和の
出力が、端子Ａ９にはＴADE 1 が、端子Ａ１０には電源
５Ｖが接続されている。端子Ｂ１にはＳＨ2 が、端子Ｂ
２にはφ1 2 が、端子Ｂ３にはφ2 2 が、端子Ｂ４には
φRO 2 が、端子Ｂ５にはφRE 2 が、端子Ｂ６にはＴCLO
2 が、端子Ｂ７にはＴCLE 2 が、端子Ｂ８にはＴADO 2
が、端子Ｂ９にはＴADE 2 が、端子Ｂ１０にはφ1 が接
続されている。端子Ｙ１はＳＨを、端子Ｙ２はφ1 を、
端子Ｙ３はφ2 を、端子Ｙ４はφROを、端子Ｙ５はφRE
を、端子Ｙ６はＴCLO を、端子Ｙ７はＴCLE を、端子Ｙ
８はＴAD 1 を、端子Ｙ９はＴAD 2 を、端子Ｙ１０はSELE
CTを出力する。
ＥＬ入力はＦＩＮＥ信号を受け、ＦＩＮＥ＝´１´の時
Ｙi ＝Ａi 、ＦＩＮＥ＝´０´の時Ｙi ＝Ｂi である。
端子Ａ１にはＳＨ1 が、端子Ａ２にはφ1 1 が、端子Ａ
３にはφ2 1 が、端子Ａ４にはφRO 1 が、端子Ａ５には
φRE 1 が、端子Ａ６にはＴCLO 1 が、端子Ａ７にはＴ
CLE 1 が、端子Ａ８にはＴADO 1 とＴADE 1 の論理和の
出力が、端子Ａ９にはＴADE 1 が、端子Ａ１０には電源
５Ｖが接続されている。端子Ｂ１にはＳＨ2 が、端子Ｂ
２にはφ1 2 が、端子Ｂ３にはφ2 2 が、端子Ｂ４には
φRO 2 が、端子Ｂ５にはφRE 2 が、端子Ｂ６にはＴCLO
2 が、端子Ｂ７にはＴCLE 2 が、端子Ｂ８にはＴADO 2
が、端子Ｂ９にはＴADE 2 が、端子Ｂ１０にはφ1 が接
続されている。端子Ｙ１はＳＨを、端子Ｙ２はφ1 を、
端子Ｙ３はφ2 を、端子Ｙ４はφROを、端子Ｙ５はφRE
を、端子Ｙ６はＴCLO を、端子Ｙ７はＴCLE を、端子Ｙ
８はＴAD 1 を、端子Ｙ９はＴAD 2 を、端子Ｙ１０はSELE
CTを出力する。
【００３４】ＦＩＮＥが´１´の時、ＳＨ＝ＳＨ1 、φ
1 ＝φ1 1 、φ2 ＝φ2 1 、φRO＝φRO 1 、φRE＝φRE
1 、ＴCLO ＝ＴCLO 1 、ＴCLE ＝ＴCLE 1 、ＴAD 1 ＝Ｔ
ADO 1 ．ＯＲ．ＴADE 1 、ＴAD 2 ＝ＴADE 1 、SELECT＝
５Ｖとなる。ＦＩＮＥが´０´の時、ＳＨ＝ＳＨ2 、φ
1 ＝φ1 2 、φ2 ＝φ2 2 、φRO＝φRO 2 、φRE＝φRE
2 、ＴCLO ＝ＴCLO 2 、ＴCLE ＝ＴCLE 2 、ＴAD 1 ＝Ｔ
ADO 2 、ＴAD 2 ＝ＴADE 2 、SELECT＝φ1となる。
1 ＝φ1 1 、φ2 ＝φ2 1 、φRO＝φRO 1 、φRE＝φRE
1 、ＴCLO ＝ＴCLO 1 、ＴCLE ＝ＴCLE 1 、ＴAD 1 ＝Ｔ
ADO 1 ．ＯＲ．ＴADE 1 、ＴAD 2 ＝ＴADE 1 、SELECT＝
５Ｖとなる。ＦＩＮＥが´０´の時、ＳＨ＝ＳＨ2 、φ
1 ＝φ1 2 、φ2 ＝φ2 2 、φRO＝φRO 2 、φRE＝φRE
2 、ＴCLO ＝ＴCLO 2 、ＴCLE ＝ＴCLE 2 、ＴAD 1 ＝Ｔ
ADO 2 、ＴAD 2 ＝ＴADE 2 、SELECT＝φ1となる。
【００３５】次に、図１に示した本実施例の動作を説明
する。本実施例では、動作モードが２つある。高精細に
読み取る高精細モードと高速に読み取る高速モードであ
る。高精細モードの時の動作を説明する。高精細モード
の時、信号ＦＩＮＥ＝´１´となる。ＦＩＮＥ＝´１´
の時は、ＦＩＮＥの否定信号は´０´となり、トランジ
スタＡＳＷ１，ＡＳＷ４はオフとなる。高精細モードの
時は、クランプ用コンデンサはＣ１とＣ３のみが機能す
ることになる。Ｃ1 ＝Ｃ3 は従来のスキャナと同じ定数
例えば１０００ｐＦである。トランジスタＡＳＷ３とＡ
ＳＷ６は交互に、ＡＤコンバータＡＤ１の入力ＡＤＩＮ
１に、ＡＤＩＮＯ，ＡＤＩＮＥを送る。又ＦＩＮＥ＝´
１´の時はデーターセレクタはＳＥＬＥＣＴ信号＝´１
´であるのでこの時は常に、そのデーターセレクタの出
力はＡＤ１の出力を出力し、つまりＤ0 ＝ＡＤ0 1 ，Ｄ
1 ＝ＡＤ1 1 ……Ｄ7 ＝ＡＤ7 1 となっている。
する。本実施例では、動作モードが２つある。高精細に
読み取る高精細モードと高速に読み取る高速モードであ
る。高精細モードの時の動作を説明する。高精細モード
の時、信号ＦＩＮＥ＝´１´となる。ＦＩＮＥ＝´１´
の時は、ＦＩＮＥの否定信号は´０´となり、トランジ
スタＡＳＷ１，ＡＳＷ４はオフとなる。高精細モードの
時は、クランプ用コンデンサはＣ１とＣ３のみが機能す
ることになる。Ｃ1 ＝Ｃ3 は従来のスキャナと同じ定数
例えば１０００ｐＦである。トランジスタＡＳＷ３とＡ
ＳＷ６は交互に、ＡＤコンバータＡＤ１の入力ＡＤＩＮ
１に、ＡＤＩＮＯ，ＡＤＩＮＥを送る。又ＦＩＮＥ＝´
１´の時はデーターセレクタはＳＥＬＥＣＴ信号＝´１
´であるのでこの時は常に、そのデーターセレクタの出
力はＡＤ１の出力を出力し、つまりＤ0 ＝ＡＤ0 1 ，Ｄ
1 ＝ＡＤ1 1 ……Ｄ7 ＝ＡＤ7 1 となっている。
【００３６】ここでＡＤコンバータＡＤ１のみの出力を
用いるのは、ＡＤ１とＡＤ２が全く同じ特性のものはな
く、ＡＤ１，ＡＤ２両方使えば奇数／偶数で周期的にバ
ラツクからである。
用いるのは、ＡＤ１とＡＤ２が全く同じ特性のものはな
く、ＡＤ１，ＡＤ２両方使えば奇数／偶数で周期的にバ
ラツクからである。
【００３７】ＣＣＤセンサ１１のＯＣＣＤOUT 出力はコ
ンデンサＣ１とトランジスタＡＳＷ２により５Ｖにクラ
ンプされる。クランプされた信号はバッファＢＵＦＦ１
において増幅され、信号ＡＤＩＮＯとして出力される。
ＣＣＤセンサ１１のＥＣＣＤOUT 出力はコンデンサＣ３
とトランジスラタＡＳＷ４により５Ｖにクランプされ
る。クランプされた信号はバッファＢＵＦＦ２において
増幅され、信号ＡＤＩＮＥとして出力される。信号ＡＤ
ＩＮＯと信号ＡＤＩＮＥは、それぞれ、トランジスタＡ
ＳＷ３とＡＳＷ６により時間的に交互にバッファＢＵＦ
Ｆ３に入力される。ＢＵＦＦ３の出力はＡＤコンバータ
ＡＤ１によりデジタル信号に変換される。デジタル信号
ＡＤ0 1 ，・・・ＡＤ7 1 はデータセレクタ１２により
選択され、Ｄ0 ・・・Ｄ7 として出力される。さらに、
制御回路１３へ伝達される。
ンデンサＣ１とトランジスタＡＳＷ２により５Ｖにクラ
ンプされる。クランプされた信号はバッファＢＵＦＦ１
において増幅され、信号ＡＤＩＮＯとして出力される。
ＣＣＤセンサ１１のＥＣＣＤOUT 出力はコンデンサＣ３
とトランジスラタＡＳＷ４により５Ｖにクランプされ
る。クランプされた信号はバッファＢＵＦＦ２において
増幅され、信号ＡＤＩＮＥとして出力される。信号ＡＤ
ＩＮＯと信号ＡＤＩＮＥは、それぞれ、トランジスタＡ
ＳＷ３とＡＳＷ６により時間的に交互にバッファＢＵＦ
Ｆ３に入力される。ＢＵＦＦ３の出力はＡＤコンバータ
ＡＤ１によりデジタル信号に変換される。デジタル信号
ＡＤ0 1 ，・・・ＡＤ7 1 はデータセレクタ１２により
選択され、Ｄ0 ・・・Ｄ7 として出力される。さらに、
制御回路１３へ伝達される。
【００３８】次に、高速モードの時の動作を説明する。
高速モードの時、ＦＩＮＥ＝´０´となる。ＦＩＮＥの
否定信号は´１´となり、トランジスタＡＳＷ１、ＡＳ
Ｗ４はオンし、Ｃ２、Ｃ４もクランプ用コンデンサとし
て機能する。ＣＣＤセンサ１１の出力ＯＣＣＤOUT はコ
ンデンサＣ１、Ｃ２とトランジスタＡＳＷ２によりクラ
ンプされる。クランプされた信号はバッファＢＵＦＦ１
で増幅される。増幅された信号はトランジスタＡＳＷ３
を介してバッファＢＵＦＦ３に伝達される。ＢＵＦＦ３
で増幅された信号は、ＡＤコンバータＡＤ１によりデジ
タル信号ＡＤ0 1 ・・・ＡＤ7 1 に変換される。デジタ
ル信号はデータセレクタによりＤ0 ・・・Ｄ7 に出力さ
れる。Ｄ0 ・・・Ｄ7 は制御回路１３に伝達される。Ｃ
ＣＤセンサ１１の出力ＥＣＣＤOUT はコンデンサＣ３、
Ｃ４とトランジスタＡＳＷ５によりクランプされる。ク
ランプされた信号はバッファＢＵＦＦ２で増幅される。
増幅された信号はＡＤコンバータＡＤ２によりデジタル
信号ＡＤ0 2 ・・・ＡＤ7 2 に変換される。デジタル信
号はデータセレクタによりＤ0 ・・・Ｄ7 に出力され
る。Ｄ0 ・・・Ｄ7 は制御回路１３に伝達される。
高速モードの時、ＦＩＮＥ＝´０´となる。ＦＩＮＥの
否定信号は´１´となり、トランジスタＡＳＷ１、ＡＳ
Ｗ４はオンし、Ｃ２、Ｃ４もクランプ用コンデンサとし
て機能する。ＣＣＤセンサ１１の出力ＯＣＣＤOUT はコ
ンデンサＣ１、Ｃ２とトランジスタＡＳＷ２によりクラ
ンプされる。クランプされた信号はバッファＢＵＦＦ１
で増幅される。増幅された信号はトランジスタＡＳＷ３
を介してバッファＢＵＦＦ３に伝達される。ＢＵＦＦ３
で増幅された信号は、ＡＤコンバータＡＤ１によりデジ
タル信号ＡＤ0 1 ・・・ＡＤ7 1 に変換される。デジタ
ル信号はデータセレクタによりＤ0 ・・・Ｄ7 に出力さ
れる。Ｄ0 ・・・Ｄ7 は制御回路１３に伝達される。Ｃ
ＣＤセンサ１１の出力ＥＣＣＤOUT はコンデンサＣ３、
Ｃ４とトランジスタＡＳＷ５によりクランプされる。ク
ランプされた信号はバッファＢＵＦＦ２で増幅される。
増幅された信号はＡＤコンバータＡＤ２によりデジタル
信号ＡＤ0 2 ・・・ＡＤ7 2 に変換される。デジタル信
号はデータセレクタによりＤ0 ・・・Ｄ7 に出力され
る。Ｄ0 ・・・Ｄ7 は制御回路１３に伝達される。
【００３９】図７ａ，図７ｂは、それぞれ、高精細モー
ド、高速モードの時の基本タイミングチャートである。
基準クロックｔ0 、ＣＣＤセンサ駆動信号φ1 、φRO、
ＣＣＤセンサ奇数側出力ＯＣＣＤOUT 、奇数側クランプ
信号ＴCLO のタイミングが示されている。
ド、高速モードの時の基本タイミングチャートである。
基準クロックｔ0 、ＣＣＤセンサ駆動信号φ1 、φRO、
ＣＣＤセンサ奇数側出力ＯＣＣＤOUT 、奇数側クランプ
信号ＴCLO のタイミングが示されている。
【００４０】高精細モードの時はＣＣＤの基本クロック
は１２×ｔ0 、高速モード の時はＣＣＤの基本クロッ
クは ６×ｔ0である。高速モードのときＣＣＤの基本
クロックを短くできる理由は、ＣＣＤ出力１つに対して
１つのクランプパルスを発生しないことと、ＣＣＤの出
力期間を短縮しているからである。ここで１ラインの周
期を計算する。ＣＣＤの画素数Ｎを２０４８とし、スタ
ート用パルスＳＨは２０４８＋３２＝２０８０＝Ｋの基
本ＣＣＤクロックで１周期とすると、 高精細モードの時は２０８０×１２×ｔ0 ×１／２ 高速モード の時は２０８０× ６×ｔ0 ×１／２ のライン周期である。つまり、高速モードは高精細モー
ドの２倍高速である。高速モードの時、トランジスタＡ
ＳＷ１，ＡＳＷ４がＯＮし、クランプ用（ＤＣレベルシ
フト用）コンデンサは各々Ｃ1 ＋Ｃ2 ，Ｃ3 ＋Ｃ4 とな
る。ｔ0 ＝１００ｎｓｅｃとしたならば、高速モードの
時、１スキャンの周期は０．６ｍｓｅｃであり、ＢＵＦ
Ｆ１、ＢＵＦＦ２の入力抵抗を１ＭΩとした時、
は１２×ｔ0 、高速モード の時はＣＣＤの基本クロッ
クは ６×ｔ0である。高速モードのときＣＣＤの基本
クロックを短くできる理由は、ＣＣＤ出力１つに対して
１つのクランプパルスを発生しないことと、ＣＣＤの出
力期間を短縮しているからである。ここで１ラインの周
期を計算する。ＣＣＤの画素数Ｎを２０４８とし、スタ
ート用パルスＳＨは２０４８＋３２＝２０８０＝Ｋの基
本ＣＣＤクロックで１周期とすると、 高精細モードの時は２０８０×１２×ｔ0 ×１／２ 高速モード の時は２０８０× ６×ｔ0 ×１／２ のライン周期である。つまり、高速モードは高精細モー
ドの２倍高速である。高速モードの時、トランジスタＡ
ＳＷ１，ＡＳＷ４がＯＮし、クランプ用（ＤＣレベルシ
フト用）コンデンサは各々Ｃ1 ＋Ｃ2 ，Ｃ3 ＋Ｃ4 とな
る。ｔ0 ＝１００ｎｓｅｃとしたならば、高速モードの
時、１スキャンの周期は０．６ｍｓｅｃであり、ＢＵＦ
Ｆ１、ＢＵＦＦ２の入力抵抗を１ＭΩとした時、
【００４１】
【数１】
【００４２】Ｃ1 ＜＜Ｃ2 であるのでＣ2 は０．１μＦ
程度必要である。Ｃ4 も同様に０．１μＦが選ばれる
（１μＦは６００ＰＦの約１５０倍）。
程度必要である。Ｃ4 も同様に０．１μＦが選ばれる
（１μＦは６００ＰＦの約１５０倍）。
【００４３】図６ａは高精細モード時のタイミングチャ
ートである。ＣＣＤセンサ駆動信号ＳＨ、φ1 、φRO、
φRE、ＣＣＤセンサ奇数側出力ＯＣＣＤOUT 、ＣＣＤセ
ンサ偶数側出力ＥＣＣＤOUT 、奇数側クランプ信号Ｔ
CLO 、偶数側クランプ信号ＴCLE 、バッファＢＵＦＦ１
出力ＡＤＩＮＯ、偶数側ＡＤコンバータ・サンプリング
信号ＴADO 、バッファＢＵＦＦ２出力ＡＤＩＮＥ、奇数
側ＡＤコンバータ・サンプリング信号ＴADE 、バッファ
ＢＵＦＦ３出力ＡＤＩＮ、ＡＤコンバータＡＤ１サンプ
リング信号ＴADのタイミングが示されている。
ートである。ＣＣＤセンサ駆動信号ＳＨ、φ1 、φRO、
φRE、ＣＣＤセンサ奇数側出力ＯＣＣＤOUT 、ＣＣＤセ
ンサ偶数側出力ＥＣＣＤOUT 、奇数側クランプ信号Ｔ
CLO 、偶数側クランプ信号ＴCLE 、バッファＢＵＦＦ１
出力ＡＤＩＮＯ、偶数側ＡＤコンバータ・サンプリング
信号ＴADO 、バッファＢＵＦＦ２出力ＡＤＩＮＥ、奇数
側ＡＤコンバータ・サンプリング信号ＴADE 、バッファ
ＢＵＦＦ３出力ＡＤＩＮ、ＡＤコンバータＡＤ１サンプ
リング信号ＴADのタイミングが示されている。
【００４４】図６ｂは高速モード時のタイミングチャー
トである。ＣＣＤセンサ駆動信号ＳＨ、φ1 、φRO、φ
RE、ＣＣＤセンサ奇数側出力ＯＣＣＤOUT 、ＣＣＤセン
サ偶数側出力ＥＣＣＤOUT 、奇数側クランプ信号
ＴCLO 、偶数側クランプ信号ＴCLE、ＡＤコンバータＡ
Ｄ１サンプリング信号ＴAD 1 、ＡＤコンバータＡＤ２サ
ンプリング信号ＴAD 2 のタイミングが示されている。
トである。ＣＣＤセンサ駆動信号ＳＨ、φ1 、φRO、φ
RE、ＣＣＤセンサ奇数側出力ＯＣＣＤOUT 、ＣＣＤセン
サ偶数側出力ＥＣＣＤOUT 、奇数側クランプ信号
ＴCLO 、偶数側クランプ信号ＴCLE、ＡＤコンバータＡ
Ｄ１サンプリング信号ＴAD 1 、ＡＤコンバータＡＤ２サ
ンプリング信号ＴAD 2 のタイミングが示されている。
【００４５】図６ｂから分かるように、高速モード時に
は、１ライン分のＣＣＤ出力に先立って、奇数側、偶数
側でそれぞれ２つのクランプパルスが出力されるのみ
で、１ライン分のＣＣＤ出力中にはクランプパルスが出
力されていない。
は、１ライン分のＣＣＤ出力に先立って、奇数側、偶数
側でそれぞれ２つのクランプパルスが出力されるのみ
で、１ライン分のＣＣＤ出力中にはクランプパルスが出
力されていない。
【００４６】
【発明の効果】以上，詳述したように本発明の読取り装
置は、奇数列に配置された受光部の出力と偶数列に配置
された受光部の出力とを個別に出力するＣＣＤセンサ
と、前記奇数列出力及び偶数列出力の一方に対応する第
１のＡＤコンバータと、前記奇数列出力及び偶数列出力
の他方に対応する第２のＡＤコンバータと、高精細モー
ド選択時に、前記奇数列出力及び偶数列出力の前記他方
を第１のＡＤコンバータに供給する手段とを具備するの
で、高精細モードにおいて、ＡＤコンバータの特性の差
による周期的な筋が発生しない、高品位な読取りを可能
とする。
置は、奇数列に配置された受光部の出力と偶数列に配置
された受光部の出力とを個別に出力するＣＣＤセンサ
と、前記奇数列出力及び偶数列出力の一方に対応する第
１のＡＤコンバータと、前記奇数列出力及び偶数列出力
の他方に対応する第２のＡＤコンバータと、高精細モー
ド選択時に、前記奇数列出力及び偶数列出力の前記他方
を第１のＡＤコンバータに供給する手段とを具備するの
で、高精細モードにおいて、ＡＤコンバータの特性の差
による周期的な筋が発生しない、高品位な読取りを可能
とする。
【００４７】また、本発明の読取り装置は、高精細モー
ドにおいてはＣＣＤ出力１つ１つに対してＤＣレベルを
クランプする一方で、高速モードにおいてはＣＣＤ出力
の１ライン周期単位にＤＣレベルをクランプするＤＣレ
ベル・クランプ手段を具備しているので、高精細モード
ではランダムなノイズが少ないイメージを出力できると
ともに、高速モードでは極めて高速にイメージを出力す
る読取り装置を提供できる。
ドにおいてはＣＣＤ出力１つ１つに対してＤＣレベルを
クランプする一方で、高速モードにおいてはＣＣＤ出力
の１ライン周期単位にＤＣレベルをクランプするＤＣレ
ベル・クランプ手段を具備しているので、高精細モード
ではランダムなノイズが少ないイメージを出力できると
ともに、高速モードでは極めて高速にイメージを出力す
る読取り装置を提供できる。
【図１】本発明の一実施例によるブロック図である。
【図２】従来技術によるタイミング・チャートである。
【図３】読取り装置の概略図である。
【図４】従来の読取り装置のブロック図である。
【図５】出力が２チャンネルのＣＣＤである。
【図６ａ】高精細モード時のタイミングチャートであ
る。
る。
【図６ｂ】高速モード時のタイミングチャートである。
【図７ａ】高精細モード時の基本タイミングチャートで
ある。
ある。
【図７ｂ】高速モード時の基本タイミングチャートであ
る。
る。
【図８ａ】実施例での高精細モード時の基本タイミング
発生回路の回路図である。
発生回路の回路図である。
【図８ｂ】実施例での高速モード時の基本タイミング発
生回路の回路図である。
生回路の回路図である。
【図８ｃ】実施例での高精細モード時の奇数側クランプ
信号発生回路の回路図である。
信号発生回路の回路図である。
【図８ｄ】実施例での高精細モード時の偶数側クランプ
信号発生回路の回路図である。
信号発生回路の回路図である。
【図８ｅ】実施例での基本タイミング発生回路の最終段
の回路図である。
の回路図である。
【図９】従来の読取り装置に用いられているＣＣＤのブ
ロック図である。
ロック図である。
【図１０】アナログスイッチＡＳＷとコンデンサＣの働
きを説明するための図である。
きを説明するための図である。
【図１１】ランダムノイズを説明するための図である。
１１ ＣＣＤセンサ １２ データ・セレクタ １３ 制御回路 ＡＤ１、ＡＤ２ ＡＤコンバータ Ｃ１〜Ｃ４ コンデンサ ＡＳＷ１〜ＡＳＷ６ アナログスイッチ
Claims (6)
- 【請求項１】 高精細モードと高速モードを有する読取
り装置であって、奇数列に配置された受光部の出力と偶
数列に配置された受光部の出力とを個別に出力するＣＣ
Ｄセンサと、前記奇数列出力及び偶数列出力の一方に対
応する第１のＡＤコンバータと、前記奇数列出力及び偶
数列出力の他方に対応する第２のＡＤコンバータと、高
精細モード選択時に、前記奇数列出力及び偶数列出力の
前記他方を第１のＡＤコンバータに供給する手段とを具
備することを特徴とする読取り装置。 - 【請求項２】 前記第１、第２のＡＤコンバータの出力
が入力され、高速モードでは、第１、第２のＡＤコンバ
ータからの出力を交互に出力とし、高精細モードでは、
第１のＡＤコンバータからの出力を出力とする出力選択
手段を具備することを特徴とする請求項１に記載の読取
り装置。 - 【請求項３】 高精細モードと高速モードを有する読取
り装置であって、ＣＣＤセンサと、高精細モードにおい
てはＣＣＤ出力１つ１つに対してＤＣレベルをクランプ
する一方で、高速モードにおいてはＣＣＤ出力の１ライ
ン周期単位にＤＣレベルをクランプするＤＣレベル・ク
ランプ手段と、ＤＣレベルをクランプされたＣＣＤ出力
をデジタル変換するためのＡＤコンバータとを具備する
ことを特徴とする読取り装置。 - 【請求項４】 前記クランプ手段がクランプ電圧源に接
続されたスイッチ手段と、容量とを備え、前記容量がモ
ードによって可変であることを特徴とする請求項３に記
載の読取り装置。 - 【請求項５】 前記クランプ手段が更に前記スイッチ手
段を制御するクランプパルス発生手段を備え、該クラン
プパルス発生手段が高速モード時には、１ライン分のＣ
ＣＤ出力に先立って、複数のクランプパルスを出力し、
１ライン分のＣＣＤ出力中にはクランプパルスを出力し
ないことを特徴とする請求項４に記載の読取り装置。 - 【請求項６】 前記ＣＣＤセンサの駆動信号を発生する
タイミング発生手段を備え、タイミング発生手段に供給
される基本クロックの周波数が高速モード時のほうが高
精細モード時より高いことを特徴とする請求項３に記載
の読取り装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5032902A JP2968898B2 (ja) | 1993-02-23 | 1993-02-23 | 読取り装置 |
| CA002115693A CA2115693C (en) | 1993-02-23 | 1994-02-15 | Reader with a/d conversion and high precise and high speed modes |
| US08/196,403 US5426291A (en) | 1993-02-23 | 1994-02-15 | Reader with A/D conversion and high precise and high speed modes |
| DE69407836T DE69407836T2 (de) | 1993-02-23 | 1994-02-22 | Bildleser |
| EP94102661A EP0613289B1 (en) | 1993-02-23 | 1994-02-22 | Image reader |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5032902A JP2968898B2 (ja) | 1993-02-23 | 1993-02-23 | 読取り装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06253091A true JPH06253091A (ja) | 1994-09-09 |
| JP2968898B2 JP2968898B2 (ja) | 1999-11-02 |
Family
ID=12371832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5032902A Expired - Fee Related JP2968898B2 (ja) | 1993-02-23 | 1993-02-23 | 読取り装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5426291A (ja) |
| EP (1) | EP0613289B1 (ja) |
| JP (1) | JP2968898B2 (ja) |
| CA (1) | CA2115693C (ja) |
| DE (1) | DE69407836T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0714198A1 (en) | 1994-11-25 | 1996-05-29 | Sharp Kabushiki Kaisha | Image reader with high-resolution mode and high-speed mode |
| JPH0923317A (ja) * | 1995-07-06 | 1997-01-21 | Konica Corp | 画像処理装置 |
| JP2008039980A (ja) * | 2006-08-03 | 2008-02-21 | Canon Inc | 画像形成装置及びその制御方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4419275B2 (ja) | 1999-06-09 | 2010-02-24 | ソニー株式会社 | 固体撮像装置およびその駆動方法並びに画像入力装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58190169A (ja) * | 1982-04-30 | 1983-11-07 | Toshiba Corp | 固体撮像装置 |
| JPS60124170A (ja) * | 1983-12-09 | 1985-07-03 | Canon Inc | 画像読取り装置 |
| US4641185A (en) * | 1984-12-18 | 1987-02-03 | Polaroid Corporation | Image sensing and processing apparatus and method |
| US5252818A (en) * | 1991-08-22 | 1993-10-12 | Vision Ten, Inc. | Method and apparatus for improved scanner accuracy using a linear sensor array |
| JP3037839B2 (ja) * | 1991-11-14 | 2000-05-08 | シャープ株式会社 | イメージスキャナ |
-
1993
- 1993-02-23 JP JP5032902A patent/JP2968898B2/ja not_active Expired - Fee Related
-
1994
- 1994-02-15 CA CA002115693A patent/CA2115693C/en not_active Expired - Fee Related
- 1994-02-15 US US08/196,403 patent/US5426291A/en not_active Expired - Lifetime
- 1994-02-22 DE DE69407836T patent/DE69407836T2/de not_active Expired - Fee Related
- 1994-02-22 EP EP94102661A patent/EP0613289B1/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0714198A1 (en) | 1994-11-25 | 1996-05-29 | Sharp Kabushiki Kaisha | Image reader with high-resolution mode and high-speed mode |
| US5687003A (en) * | 1994-11-25 | 1997-11-11 | Sharp Kabushiki Kaisha | Reader with high-resolution mode and high-speed mode |
| USRE37378E1 (en) * | 1994-11-25 | 2001-09-18 | Sharp Kabushiki Kaisha | Reader with high-resolution mode and high-speed mode |
| JPH0923317A (ja) * | 1995-07-06 | 1997-01-21 | Konica Corp | 画像処理装置 |
| JP2008039980A (ja) * | 2006-08-03 | 2008-02-21 | Canon Inc | 画像形成装置及びその制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2115693C (en) | 2000-04-25 |
| CA2115693A1 (en) | 1994-08-24 |
| DE69407836D1 (de) | 1998-02-19 |
| US5426291A (en) | 1995-06-20 |
| EP0613289A1 (en) | 1994-08-31 |
| DE69407836T2 (de) | 1998-07-09 |
| JP2968898B2 (ja) | 1999-11-02 |
| EP0613289B1 (en) | 1998-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3112799B2 (ja) | 読取り装置 | |
| EP0851673A2 (en) | Photoelectric conversion apparatus with removal of fixed pattern noise | |
| JP2009206802A (ja) | タイミング信号発生器及びそれを備えた画像読取装置 | |
| JP2544671B2 (ja) | 画像情報処理装置 | |
| JP2968898B2 (ja) | 読取り装置 | |
| EP0454292A2 (en) | Read-out apparatus for solid state imaging device and image scanner using the same, and method | |
| US6580528B1 (en) | Image reading device | |
| JP4059500B2 (ja) | 画像読取装置 | |
| JP3152544B2 (ja) | スキャナ | |
| JP3649569B2 (ja) | 画像読取装置 | |
| TW510118B (en) | Image reading method and apparatus for same | |
| JPH05326919A (ja) | 画像読取装置 | |
| JP3467610B2 (ja) | Ｃｃｄ駆動方式及び方法 | |
| US6765615B1 (en) | Apparatus for reducing exposing time of an image processing system | |
| JP3046170B2 (ja) | Ｃｃｄラインセンサ駆動装置 | |
| JP3944200B2 (ja) | リニアイメージセンサ及び画像読取装置 | |
| JP2003125162A (ja) | 画像読取装置 | |
| JPS626574A (ja) | 画像読取り装置 | |
| JP2004088323A (ja) | 撮像装置 | |
| JPS6376570A (ja) | 画像読取り装置 | |
| JPH02177665A (ja) | 画像読取方法およびその装置 | |
| JP2003125179A (ja) | 画像読取装置 | |
| JPH03241968A (ja) | 画像読取装置 | |
| JPH07143286A (ja) | カラー読み取り装置 | |
| JPH0575781A (ja) | 画像読み取り装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |