JPH0626342B2 - 非同期系間のデ−タ転送回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はデータ転送回路に関し、特に非同期系間のデー
タ転送に用いる回路に関するものである。

従来の技術 従来、この種の非同期系間のデータ転送回路の一例は、
第４図に示すように、Ｄ−フリップフロップ１と、アン
ドゲート１２とからなり、このＤ−フリップフロップ１
のデータ入力端子Ｄにデータを送出する系２００からの
出力端子を、またデータ出力端子Ｑにデータを受け取る
系３００の入力端子を接続し、更にアンドゲート１２に
各々の系２００および３００からの制御信号Ｃ１および
Ｃ２を入力して、その論理積を求め、これをＤ−フリッ
プフロップ１のクロック端子Ｃに入力するようにしてい
た。そして、この場合のアンドゲート１２の出力、すな
わちＤ−フリップフロップのクロック端子Ｃの入力は、
第３図(a),(b),(c)の各タイムチャート図の下段に従来
との比較として示すようになり、そのパルス幅は最初の
第３図(a)ではtaになっている。ところが第２の制御信
号Ｃ２の変化点が早くなって第１の制御信号Ｃ１の変化
点に接近した場合の第３図(b)では前記のパルス幅がt_b
に減少し、さらに両制御信号Ｃ１およびＣ２の変化点が
一致すると零になって消え、次に第３図(c)に示すよう
に、第２の制御信号Ｃ２の変化点が第１の制御信号Ｃ１
の変化点より早くなると、パルスが発生しないようにな
る。

したがって、第３図(b)のパルス幅t_bから減少して零と
なる間に、Ｄ−フリップフロップ１の動作に必要なパル
ス幅t₀より小さい場合が生じ、この時に誤動作が生じ、
またパルスの発生のない第３図(c)の場合には、データ
転送が行われないという欠点があった。

発明が解決しようとする問題点 本発明の目的は、上記の欠点、すなわち非同期系間の２
つの制御信号の変化点が接近した場合に、Ｄ−フリップ
フロップへの入力のパルス幅が小さくなり、誤動作が発
生し、かつ第２の制御信号が第１の制御信号より早くな
ると、全くデータの転送が行われないという問題点を解
決した非同期系間のデータ転送回路を提供することにあ
る。

問題点を解決するための手段 本発明は上述の問題点を解決するために、データを送出
する第１の系の第１の制御信号が入力される第１のイン
バータと、この第１のインバータに直列に接続される第
２のインバータと、この第２のインバータの出力端子に
一端が接続され他端が接地される第１のコンデンサと、
前記第２のインバータの出力端子に接続される第３のイ
ンバータと、この第３のインバータの出力端子を一方の
入力端子とし他方の入力端子に第１の制御信号を入力す
る第１のナンドゲートとよりなる第１のパルス発生回路
と、データを受取る側の第２の系の第２の制御信号が入
力される第４のインバータと、前記第１のナンドゲート
の出力を一方の入力とし第４のインバータの出力を他方
の入力とする第２のナンドゲートと、この第２のナンド
ゲートの出力端子に一端が接続され他端が接続される第
２のコンデンサと、第２のナンドゲートの出力端子に接
続される第５のインバータと、この第５のインバータの
出力と第２の制御信号とを入力とするノアゲートとより
なる第２のパルス発生回路と、前記ノアゲートの出力端
子がクロック入力端子に接続され、第１の系の出力端子
がデータ入力端子に、また第２の系の入力端子がデータ
出力端子に接続されたＤ−フリップフロップとからなる
構成を採用するものである。

作用 本発明は上述のように構成したので、第１および第２の
制御信号の変化点が十分に離れている場合には、第２の
コンデンサの微分作用による遅延時間t_wによりノアゲー
トの出力はパルス幅t_wのパルスとなり、これによってＤ
−フリップフロップを動作させる。また、第１および第
２の制御信号の変化点が接近した場合には、第１のコン
デンサの微分作用による遅延時間t_sが加わってノアゲー
トの出力のパルス幅はt_wより大きく２t_w＋t_sより小さい
ある値となり、これによって同様Ｄ−フリップフロップ
を動作させる。

すなわち、いずれの場合にも、Ｄ−フリップフロップの
クロック端子にパルス幅がt_w以上の信号が与えられ、こ
のt_wをデータ転送に必要な最小時間t₀より大きい値とす
ることにより常に確実にデータ転送が行われる。

実施例 次に本発明の実施例について図面を参照して説明する。

本発明の一実施例を回路図で示す第１図およびこの回路
を非同期系間に接続した状態を示す第２図を参照する
と、本発明の非同期系間のデータ転送回路は、Ｄ−フリ
ップフロップ１と、第１のパルス発生回路１１０と、第
２のパルス発生回路１２０とからなる。また第１のパル
ス発生回路１１０は、ナンドゲート４と、３個のインバ
ータ７，８および９と、コンデンサ１１とを有し、入力
端子１０１に加えられる制御信号の立上りで出力端子１
１１に下向きのパルス幅t_sのパルスを発生させ、第２の
パルス発生回路１２０は、ノアゲート２と、ナンドゲー
ト３と、インバータ５および６とコンデンサ１０とを有
し、第１のパルス発生回路１１０の出力端子１１１をナ
ンドゲート３の一方の入力端子に接続するものであり、
制御信号入力端子１０２に加えられる制御信号の立下り
で出力端子１２２に上向きのパルス幅t_wのパルスを発生
させるようになっている。さらにＤ−フリップフロップ
１のクロック端子は前記の第２のパルス発生回路１２０
の出力端子１２２に接続されている。

また本実施例の転送回路１００は第２図に示すように、
第１の送出系２００のデータ出力をデータ入力端子Ｄ
に、第１の制御信号Ｃ１を制御信号端子１０１に入力さ
れ、第２の受取系３００へのデータ入力はデータ出力端
子Ｑから出力し、第２の制御信号Ｃ２を制御信号端子１
０２に入力されている。そして第３図は第２図の動作の
タイムチャート図である。

次に本実施例の動作について第１図，第２図，第３図を
用いて説明する。

まず第１の系２００の第１の制御信号Ｃ１の立上りは、
系２００内のデータの変化点を示すものであり、第２の
系３００の第２の制御信号Ｃ２の立下りは、第２の系３
００の内部の読み込み信号に一定時間t₁だけ先がけて出
されるものである。またＤ−フリップフロップの安定な
動作のための制御信号の最少のパルス幅をt₀とする。

いま第１のパルス発生回路１１０および第２のパルス発
生回路１２０の夫々の発生パルスt_sおよびt_wを安定な動
作のためのt₀より大きく選ぶ。この時これらのパルス幅
は非同期系２００および３００の内部クロック周期より
十分小さいため、第２の系３００の内部の読み込み信号
に対する第２の制御信号の先行時間t₁はt_s+t_w+α，最大
2t_w+t_sより大きい。

次に第３図のタイムチャート図において、まず第３図
(a)のように制御信号Ｃ１およびＣ２の変化点が離れて
いる場合には、出力点１２２に出力されるパルスのパル
ス幅はt_wで、このパルスでＤ−フリップフロップにより
非同期系２００と３００との間でデータが転送される。
また第３図(b)および(c)のように制御信号Ｃ１およびＣ
２の変化点が近接している場合には、第１のパルス発生
回路１１０により出力点１１１に発生するパルス幅t_sの
パルスによって第２のパルス発生回路１２０により発生
するパルスのパルス幅が制御され、出力点１２２にt_s+t
_wより若干長短があり少なくともt_w以上のパルス幅のパ
ルスが発生し、このパルスにより制御信号の変化点から
少し離れたタイミングでＤ−フリップフロップ１を通し
て非同期系２００と３００との間でデータ転送が行われ
る。

すなわち、出力点１２２のパルスのパルス幅は常にt_wよ
り大きいため、データ転送に十分であり、また第２の制
御信号Ｃ２の先行時間t₁より小さいため、第２の系３０
０の読み込み信号に対しても十分の余裕がある。更にこ
のパルスの終点の立下り点は、第１の制御信号Ｃ１の立
上り点に対してｔ以上離れており、データの転送動作の
必要なパルス幅t₀よりも大きい。したがって制御信号Ｃ
１およびＣ２のタイミングに関係なくデータの転送がで
きるという利点がある。

発明の効果 以上に説明したように、本発明によれば、Ｄ−フリップ
フロップと、第１のパルス発生回路と、第２のパルス発
生回路とを設けることにより、２つの非同期系からの制
御信号を用いてＤ−フリップフロップのクロック入力の
パルス幅を一定値以上にし、データ転送用Ｄ−フリップ
フロップの誤動作や無動作を防止することができるとい
う効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は第１図の
実施例を非同期系間に接続した状態を示すブロック図、
第３図(a),(b),(c)は第２図の動作タイミングチャート
図、第４図は従来の一例の回路図である。 １……Ｄ−フリップフロップ、２……ノアゲート、３，
４……ナンドゲート、５〜９……インバータ、１０，１
１……コンデンサ、１００……本発明のデータ転送回
路、１０１，１０２……制御信号端子、１１０，１２０
……第１および第２のパルス発生回路、１１１，１２２
……パルス発生回路出力端子、２００……第１の非同期
系（送出系）、３００……第２の非同期系（受取系）、
Ｃ……クロック入力端子、Ｃ１……第１の制御信号、Ｃ
２……第２の制御信号、Ｄ……データ入力端子、Ｑ……
データ出力端子、t_s,t_w……パルス幅。

Claims (1)

【特許請求の範囲】
1. 【請求項１】データ入力端子にデータを送出する第１の
   系の出力端子を、またデータ出力端子にデータを受取る
   第２の系の入力端子を接続するＤ−フリップフロップ
   と、これらのデータを送出する第１の系およびデータを
   受取る第２の系夫々から出力される第１および第２の制
   御信号を入力されて前記Ｄ−フリップフロップのクロッ
   ク端子に出力するアンドゲートとからなる非同期系間の
   データ転送回路において、前記アンドゲートの代わり
   に、前記第１の制御信号が入力される第１のインバータ
   と、この第１のインバータに直列に接続される第２のイ
   ンバータと、この第２のインバータの出力端子に一端が
   接続され他端が接地される第１のコンデンサと、第２の
   インバータの出力端子に接続される第３のインバータ
   と、この第３のインバータの出力端子を一方の入力端子
   とし他方の入力端子に前記第１の制御信号を入力される
   第１のナンドゲートとよりなる第１のパルス発生回路
   と、前記第２の制御信号が入力される第４のインバータ
   と、この第４のインバータの出力を一方の入力とし前記
   第１のナンドゲートの出力を他方の入力とする第２のナ
   ンドゲートと、この第２のナンドゲートの出力端子に一
   端が接続され他端が接地される第２のコンデンサと、前
   記第２のナンドゲートの出力端子に接続される第５のイ
   ンバータと、この第５のインバータの出力と前記第２の
   制御信号とを入力とし前記Ｄ−フリップフロップのクロ
   ック端子に出力するノアゲートとよりなる第２のパルス
   発生回路とを設けてなることを特徴とする非同期系間の
   データ転送回路。