JPH0626371U - 高電圧発生回路 - Google Patents

Abstract

(57)【要約】 【目的】 部品点数を少なくし、回路構成が簡易で安価
な高電圧発生回路を提供する。 【構成】 フライバックトランス11の一次コイル３にト
ランジスタ７とダイオード２との直列回路を並列に接続
する。トランジスタ７のオフ時に一次コイル３と直列Ｌ
Ｃ共振を行う共振コンデンサ５を設け、この共振コンデ
ンサ５に並列にダンパーダイオード６とトランジスタ１
をそれぞれ並列に接続する。トランジスタ１は水平ドラ
イブ信号によってスイッチ制御を行い、トランジスタ７
はスイッチ制御回路15によってスイッチ駆動を行う。ス
イッチ制御回路15は高圧出力電圧の降下量が大きくなる
につれ、オフのタイミングを遅くした駆動パルスを作り
出し、この駆動パルスをトランジスタ７に加え、高圧出
力電圧の安定化を行う。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、フライバックパルスを昇圧してその昇圧出力を陰極線管のアノード へ加える高電圧発生回路に関するものである。

【０００２】

【従来の技術】

テレビジョン受像機やディスプレイ装置の陰極線管に数10ＫＶという高い電圧 を印加する高電圧発生回路には、通常高圧出力電圧の安定化を行う高圧安定化回 路が備えられている。この高圧安定化回路としては、高圧出力電圧が低下したと きに、電源電圧を高くするように制御する方式もあるが、この方式は、電圧制御 用の回路素子での電力損失が大きく、また、電圧制御回路に使用される大容量の コンデンサの時定数によって高圧安定化制御の応答性が悪くなるという問題があ り、最近では、スイッチ動作により、フライバックトランスの一次側で発生する フライバックパルスの波高値の大きさを制御するスイッチ制御方式が採用されて いる。

【０００３】 この一般的なスイッチ制御方式による高電圧発生回路が特開平２−２２２３７ ４号公報に示されており、その主要部分の回路が図６に示されている。同図にお いて、フライバックトランス11の一次コイル３の一端側（例えば巻き始め端側） にはダイオード２が直列に接続されており、この一次コイル３とダイオード２と の直列回路に対してそれぞれ並列に共振コンデンサ５と、ダンパーダイオード６ と、第１のスイッチとしてのトランジスタ１とが並列に接続されており、トラン ジスタ１のエミッタ側はグランド側となっている。

【０００４】 前記一次コイル３とダイオード２との直列接続部には第２のスイッチとして機 能するトランジスタ７のエミッタ側が接続されており、トランジスタ７のコレク タ側は駆動電源10の正極側に接続され、駆動電源10の負極側はグランド側に接続 されている。そして、前記トランジスタ７には並列にダイオード４が接続されて いる。

【０００５】 フライバックトランス11の二次コイル８の高圧端側は、高圧整流ダイオード12 とコンデンサ13との半波整流回路を介して陰極線管14のアノードに接続されてい る。

【０００６】 この種の回路では、前記トランジスタ１のベースには水平偏向出力回路（図示 せず）に同期した水平ドライブ信号（ＨＤ信号）が加えられてメインスイッチと して機能し、スイッチオフ時に、一次コイル３と共振コンデンサ５との直列ＬＣ 共振を行ってフライバックパルス（コレクタパルス）を発生する。また、第２の スイッチとしてのトランジスタ７のベースには高圧出力電圧の降下量に応じてパ ルス幅変調によって作り出されたパルス制御信号を加えてダンパー期間でオン、 トランジスタ期間でオフとなるように制御し、かつ、トランジスタ７のオン期間 を高圧出力電圧の降下量に対応させて制御するもので、高圧出力電圧の降下量が 大きいほどトランジスタ７のベースに加えるパルス制御信号のパルス幅を大きく して、トランジスタ１のオフ動作によって発生するコレクタパルス（フライバッ クパルス）の波高値を高くしようとするものである。

【０００７】 すなわち、トランジスタ７のオン期間のパルス幅が広くなると、一次コイル３ に蓄えられる電磁エネルギが大きくなり、トランジスタ７がオフしたときにダイ オード２，フライバックトランスの一次コイル３，トランジスタ１を順に経てダ イオード２に戻る閉ループ還流のコレクタ電流の大きさが大きくなり、トランジ スタ１のオフ時に共振コンデンサ５と一次コイル３とのＬＣ共振によって発生す るコレクタパルス（フライバックパルス）の波高値が大きくなる。このように、 トランジスタ７のオン期間の幅、つまり、トランジスタ７のオフのタイミングを コントロールすることにより、コレクタパルスの波高値を変え、高圧出力電圧の 安定化を行うことが可能となる。

【０００８】

【考案が解決しようとする課題】 しかしながら、トランジスタ１に水平ドライブ信号を加えてスイッチ制御を行 い、また、トランジスタ７に高圧出力電圧の降下量に対応したパルス制御信号を 加えてスイッチ制御を行い、トランジスタ７のオフ動作時に、ダイオード２、一 次コイル３、トランジスタ１を順に通る閉ループで電流を還流する方式にすると 、トランジスタ７に並列に接続されるダイオード４は必須の回路素子となってど うしても省略することができず、その分、部品点数が多くなり、回路コストが高 くなるという問題が生じる。

【０００９】 本考案は上記従来の課題を解決するためになされたものであり、その目的は、 部品点数をより少なくし、回路コストのより安価な高電圧発生回路を提供するこ とにある。

【００１０】

【課題を解決するための手段】

本考案は上記目的を達成するために、次のように構成されている。すなわち、 本考案は、フライバックトランスの一次コイルとＬＣ共振を行う共振コンデンサ を備え、この共振コンデンサにダンパーダイオードと第１のスイッチとがそれぞ れ並列に接続されている高電圧発生回路において、前記フライバックトランスの 一次コイルには、水平ドライブ信号によって駆動される第２のスイッチと、この スイッチ電流の向きを順方向の向きにしたダイオードとの直列回路が並列に接続 されて電流還流の閉ループが形成されており、前記第１のスイッチはオフのタイ ミング制御によって高圧出力電圧の安定化を行うスイッチ制御回路によってスイ ッチ駆動されていることを特徴として構成されている。

【００１１】

【作用】

上記構成の本考案において、第２のスイッチは水平ドライブ信号に駆動されて メインスイッチとして機能し、この第２のスイッチのオフ時にフライバックトラ ンスの一次コイルと共振コンデンサとの直列ＬＣ共振によってフライバックパル スを発生させる。第１のスイッチはスイッチ制御回路によってスイッチ駆動され ており、高圧出力電圧の降下量が大きくなるにつれ、第１のスイッチのオフのタ イミングを遅く制御することで、トランジスタ期間にフライバックトランスの一 次コイルに流れる電流の大きさを大きくし、これにより、一次コイルに蓄積され る電磁エネルギを大きくする。その結果、第２のスイッチのオフ時に発生するフ ライバックパルスの波高値も大きくなる結果、高圧出力電圧の降下分が補償され 、高圧出力電圧の安定化が達成される。

【００１２】

【実施例】

以下、本考案の実施例を図面に基づいて説明する。なお、本実施例の説明にお いて、従来例と同一の部分には同一符号を付し、その重複説明は省略する。図１ には本考案に係る高電圧発生回路の一実施例の回路構成が示されている。本実施 例が従来例と異なる特徴的なことは、従来例の第２のスイッチに並列に接続され ているダイオード４を省略したことにある。これに伴い、図１に示す如く、第２ のスイッチとして機能するトランジスタ７とダイオード２との直列回路を一次コ イル３に並列に接続し、前記従来例とは逆に、第２のスイッチに水平ドライブ信 号（ＨＤ信号）を加え、高圧出力電圧の降下量に対応する高圧安定化のためのパ ルス制御信号を第１のスイッチとして機能するトランジスタ１に加えるようにし ている。

【００１３】 この実施例では第２のスイッチとして機能するトランジスタ７のコレクタ側を 一次コイル３の巻き終わり端側に接続し、トランジスタ７のエミッタ側にダイオ ード２のアノード側を接続し、ダイオード２のカソード側は一次コイル３の巻き 始め端側に接続している。そして、ダイオード２のカソード側と一次コイル３の 巻き始め端側の接続部は駆動電源10の正極側に接続され、駆動電源10の負極側は グランド側に接続されている。

【００１４】 フライバックトランス11の二次コイル８の高圧端側には分圧抵抗器26ａ，26ｂ の直列回路が接続されており、この分圧抵抗器26ａ，26ｂに分圧されて高圧出力 電圧Ｅ_H が検出されている。この実施例では、高圧出力電圧の検出信号と、水平 ドライブ回路（図示せず）からの水平ドライブ信号を利用してトランジスタ１の 駆動パルス信号が作り出されている。

【００１５】 この駆動パルス信号を作り出すスイッチ制御回路15は、積分回路28と、コンパ レータ30と、エラーアンプ31と、バッファアンプ（このバッファアンプは省略し てもよい）32と、電流増幅回路33とを有して構成されている。積分回路28は図２ の（ｃ）に示す水平ドライブ信号の一部区間を積分して図２の（ｂ）に示す三角 形状の積分波形を作り出し、この信号をコンパレータ30のプラス側端子に加える 。

【００１６】 一方、エラーアンプ31は定電圧電源35の基準電圧と高圧出力電圧の検出信号と を比較し、高圧出力電圧の降下量に応じた信号を出力する。この信号はバッファ アンプ32で増幅された後、前記コンパレータ30のマイナス側端子に加えられる。

【００１７】 コンパレータ30は積分回路28から加えられる積分出力と、バッファアンプ32か ら加えられる信号Ｖ_D とを比較し、図２の（ｂ）および（ａ）に示すように、信 号Ｖ_D と積分波形の立ち上がり位置での交点で立ち上がり、積分波形の立ち下が り位置とエラーアンプ信号Ｖ_D の交点位置で立ち下がるパルスドライブ信号を出 力する。つまり、コンパレータ30は高圧出力電圧の降下量が大きくなるにつれて （エラーアンプ信号Ｖ_D のレベルが低くなるにつれて）オンのパルス幅を大きく し、オフのタイミングを遅らせてオフ期間を短くしたパルスドライブ信号を作り 出し、これを電流増幅回路33に加えるのである。

【００１８】 電流増幅回路33はパルスドライブ信号を増幅してトランジスタ１に加える。す なわち、高圧出力電圧の降下量が大きくなるにつれてオフのタイミングを遅らせ てオフ期間を短くした図２の（ａ）に示す駆動パルス信号をトランジスタ１のベ ースに加えるのである。

【００１９】 この実施例は上記のように構成されており、次に、図３の回路と図２のタイム チャートに基づき高圧出力電圧の安定化動作を説明する。まず、ｔ₀ 〜ｔ₁ のト ランジスタ期間では、トランジスタ１とトランジスタ７とが共にオンしており、 図２の（ｄ）に示すように駆動電源10から一次コイル３を経てトランジスタ１側 に電流が時間の経過とともに増加する態様で流れ、一次コイル３に駆動電源10の 電磁エネルギが蓄積される。次に、ｔ₁ 〜ｔ₂ の期間ではトランジスタ１がオフ 、トランジスタ７がオンしており、トランジスタ１がｔ₁ でオフすることにより 、トランジスタ１側に流れる電流の経路が遮断されるので、電流は一次コイル３ 、トランジスタ７、ダイオード２を順に経て一次コイル３に至る閉ループを還流 し、電流エネルギは保持される。また、前記ｔ₀ 〜ｔ₁ の期間で時間と共に増加 していた一次コイル３に流れる電流はトランジスタ１がオフした時点ｔ₁ でクラ ンプされるので、このクランプされた一定電流が前記閉ループを還流する。

【００２０】 次に、ｔ₂ 〜ｔ₃ の期間では、ｔ₂ の時点でトランジスタ７がオフし、一次コ イル３と共振コンデンサ５との直列ＬＣ共振が開始し、一次コイル３に蓄積され た電磁エネルギは共振コンデンサ５に静電エネルギとして変換されて行き、図２ の（ｅ）に示すようにフライバックパルスが発生する。このフライバックパルス は、一次コイル３の電磁エネルギが全て共振コンデンサ５の静電エネルギに変換 されたｔ₃ でピークとなる。このピークの後、ｔ₃ 〜ｔ₄ の期間では、逆に、共 振コンデンサ５の静電エネルギが一次コイル３の電磁エネルギとして逆変換され て行き、フライバックパルスの発生がｔ₄ で終了するとともに、このｔ₄ の時点 でダンパーダイオード６がオンし、ｔ₄ 〜ｔ₅ の期間ではグランド側からダンパ ーダイオード６を通って一次コイル３側に電流が流れる。そして、ｔ₅ に至ると 、最初のｔ₀ の状態に一致し、以上の動作を繰り返すことにより、回路動作が継 続して行く。

【００２１】 本実施例では、トランジスタ７に水平ドライブ信号を加え、トランジスタ１側 に駆動パルスを加え、トランジスタ１のオフ時に、トランジスタ７、ダイオード ２および一次コイル３を順に経た閉ループに電流を還流するように構成したもの であるから、従来例の回路では必須であったダイオード４が省略でき、その分、 部品点数を減らすことができるので、回路コストも安価となる。

【００２２】 また、本実施例は、従来例の回路動作と異なり、トランジスタ１をオフするこ とによって、一次コイル３に流れる電流の大きさをクランプするようにしたもの であるから、前述の如く、高圧出力電圧の降下量が大きくなるにつれて、トラン ジスタ１に加えられる駆動パルスのオフのタイミングが遅く制御されることで、 前記一次コイル３に流れる電流をクランプするクランプの時期も遅くなり、これ により、一次コイル３に流れる電流の大きさがその分大きくなり、一次コイル３ に蓄えられる電磁エネルギも大きくなる。したがって、次に、トランジスタ７が オフするときに発生するフライバックパルスの波高値も大きくなる。このように 、高圧出力電圧の降下量が大きくなるほど発生するフライバックパルスの波高値 も大きくなり、高圧出力電圧の降下量が小さくなると、発生するフライバックト ランスの波高値も小さくなるので、高圧出力電圧の安定化が効果的に行われる。

【００２３】 なお、本考案は上記実施例に限定されることはなく、様々な実施の態様を採り 得る。例えば、上記実施例では第１のスイッチと第２のスイッチをそれぞれトラ ンジスタ１，７で構成したが、これらのスイッチはその一方又は両方をＭＯＳ ＦＥＴ等の他のスイッチ素子を用いて構成することができる。

【００２４】 また、図４に示すように、共振コンデンサを５ａと５ｂの直列回路によって構 成し、スイッチ16のオン・オフ制御によって共振容量の大きさを可変し、広範囲 の周波数領域のマルチスキャンタイプのものに対応することができる。

【００２５】 さらに、図５に示すように、共振コンデンサ５に並列に偏向ヨークＤＹとＳ字 補正コンデンサＣ_S との直列回路を接続し、偏向高圧一体型の回路構成とするこ とも可能である。

【００２６】 さらに、第２のスイッチ（トランジスタ７）にリンギングやスイッチノイズを 取り除くコンデンサを並列に接続してもよい。

【００２７】

【考案の効果】

本考案は、フライバックトランスの一次コイルに、第２のスイッチとダイオー ドとの直列回路を並列に接続して第１のスイッチがオフしたときの電流還流用の 閉ループを形成し、前記第２のスイッチを水平ドライブ信号によって駆動し、共 振コンデンサと並列に接続される第１のスイッチは高圧出力電圧の安定化を行う スイッチ制御回路によりスイッチ駆動する構成としたものであるから、従来例の 回路では必須であった第２のスイッチに並列接続されるダイオードを省略するこ とができ、したがって、その分、部品点数を少なくして回路構成を簡易にするこ とができるとともに、回路コストの低減化が可能となる。

【図面の簡単な説明】

【図１】本考案に係る高電圧発生回路の一実施例を示す
回路図である。

【図２】同実施例の回路各部のタイムチャートである。

【図３】同実施例における回路の各期間における動作状
態の説明図である。

【図４】本考案の他の実施例の回路図である。

【図５】本考案のさらに他の実施例の回路図である。

【図６】従来の高電圧発生回路の回路説明図である。

【符号の説明】

１，７ トランジスタ ２ ダイオード ５ 共振コンデンサ 10 駆動電源 11 フライバックトランス 15 スイッチ制御回路

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 フライバックトランスの一次コイルとＬ
   Ｃ共振を行う共振コンデンサを備え、この共振コンデン
   サにダンパーダイオードと第１のスイッチとがそれぞれ
   並列に接続されている高電圧発生回路において、前記フ
   ライバックトランスの一次コイルには、水平ドライブ信
   号によって駆動される第２のスイッチと、このスイッチ
   電流の向きを順方向の向きにしたダイオードとの直列回
   路が並列に接続されて電流還流の閉ループが形成されて
   おり、前記第１のスイッチはオフのタイミング制御によ
   って高圧出力電圧の安定化を行うスイッチ制御回路によ
   ってスイッチ駆動されている高電圧発生回路。