JPH06268672A - 専用線ａｔｍセル化装置 - Google Patents
専用線ａｔｍセル化装置Info
- Publication number
- JPH06268672A JPH06268672A JP5190093A JP5190093A JPH06268672A JP H06268672 A JPH06268672 A JP H06268672A JP 5190093 A JP5190093 A JP 5190093A JP 5190093 A JP5190093 A JP 5190093A JP H06268672 A JPH06268672 A JP H06268672A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- cell
- atm
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 ＡＴＭ専用線においてデータを伝送する場合
の、セル化遅延を減少させ、小型の専用線ＡＴＭセル化
装置を提供する。 【構成】 ハイウェイから受信したデータを保持するセ
ル化バッファ１と、セル化バッファ内のデータを多重し
てＡＴＭ線にセルを送信するバッファ制御部２と、セル
化されたデータにヘッダを付加するヘッダ生成部３と、
シーケンス番号を付加するＳＮ生成部４と、ＡＴＭ線か
ら受信したセルを分解するセル分解部５と、分解された
データを保持するデータ化バッファ６と、データ化バッ
ファを制御するデータ化バッファ制御部７を備え、複数
のチャネルのデータを同一セル内に多重する。
の、セル化遅延を減少させ、小型の専用線ＡＴＭセル化
装置を提供する。 【構成】 ハイウェイから受信したデータを保持するセ
ル化バッファ１と、セル化バッファ内のデータを多重し
てＡＴＭ線にセルを送信するバッファ制御部２と、セル
化されたデータにヘッダを付加するヘッダ生成部３と、
シーケンス番号を付加するＳＮ生成部４と、ＡＴＭ線か
ら受信したセルを分解するセル分解部５と、分解された
データを保持するデータ化バッファ６と、データ化バッ
ファを制御するデータ化バッファ制御部７を備え、複数
のチャネルのデータを同一セル内に多重する。
Description
【０００１】
【産業上の利用分野】本発明は、専用線ＡＴＭセル化装
置に関するものである。
置に関するものである。
【０００２】
【従来の技術】近年、広帯域ＩＳＤＮではＡＴＭによる
通信が有力になり、ＡＴＭでは音声のような低速なデー
タもセルとして取り扱われる。以下にハイウェイ上で多
重化されている複数のチャネルのデータをセル化してＡ
ＴＭ線に送出する装置を説明する。
通信が有力になり、ＡＴＭでは音声のような低速なデー
タもセルとして取り扱われる。以下にハイウェイ上で多
重化されている複数のチャネルのデータをセル化してＡ
ＴＭ線に送出する装置を説明する。
【０００３】図２は従来の専用線ＡＴＭセル化装置のブ
ロック図である。図２において８はセル化バッファ、９
はバッファ制御部、１０はヘッダ生成部、１１はＳＮ生
成部、１２はセル分解部、１３はデータ化バッファ、１
４はデータ化バッファ制御部である。
ロック図である。図２において８はセル化バッファ、９
はバッファ制御部、１０はヘッダ生成部、１１はＳＮ生
成部、１２はセル分解部、１３はデータ化バッファ、１
４はデータ化バッファ制御部である。
【０００４】以上のように構成された専用線ＡＴＭセル
化装置について、その動作を図２、図５を参照しながら
説明する。
化装置について、その動作を図２、図５を参照しながら
説明する。
【０００５】図５のように、第ｍフレームでｎチャネル
のデータがｍ−ｎと表わされるハイウェイ上のデータが
セル化バッファに入力されると、図２においてハイウェ
イの各チャネルに対応したセル化バッファ８−ｎに蓄積
される。１セル分のデータがセル化バッファに溜まる
と、ＡＴＭヘッダを付加し、ＳＮ生成部でセルごとにシ
−ケンス番号を付加し、バッファ制御部からのバッファ
制御信号により、図４のフォーマットで、ペイロードが
図７のような同一チャネルのデータで構成されたセルが
ＡＴＭ線に送出される。
のデータがｍ−ｎと表わされるハイウェイ上のデータが
セル化バッファに入力されると、図２においてハイウェ
イの各チャネルに対応したセル化バッファ８−ｎに蓄積
される。１セル分のデータがセル化バッファに溜まる
と、ＡＴＭヘッダを付加し、ＳＮ生成部でセルごとにシ
−ケンス番号を付加し、バッファ制御部からのバッファ
制御信号により、図４のフォーマットで、ペイロードが
図７のような同一チャネルのデータで構成されたセルが
ＡＴＭ線に送出される。
【０００６】ＡＴＭ線からセルを受信すると、セル分解
部でヘッダを分解し、シーケンス番号ＳＮにより、各チ
ャネルに対応したデータ化バッファ１３−ｎにペイロー
ド部を書き込む。データ化バッファにデータが書き込ま
れると、１３−１から順に各チャネルに対応したデータ
化バッファから１バイトづつ読みだし、図５に示すデー
タ列をハイウェイに送信する。
部でヘッダを分解し、シーケンス番号ＳＮにより、各チ
ャネルに対応したデータ化バッファ１３−ｎにペイロー
ド部を書き込む。データ化バッファにデータが書き込ま
れると、１３−１から順に各チャネルに対応したデータ
化バッファから１バイトづつ読みだし、図５に示すデー
タ列をハイウェイに送信する。
【０００７】
【発明が解決しようとする課題】しかしながら従来のよ
うに各チャネル毎にセル化したのでは、セル長が固定で
あるため、データの速度に対して一意に定まるセル化遅
延が発生し、音声のような、低速かつリアルタイム性が
必要なデータに対して、リアルタイム性を損なう原因と
なった。
うに各チャネル毎にセル化したのでは、セル長が固定で
あるため、データの速度に対して一意に定まるセル化遅
延が発生し、音声のような、低速かつリアルタイム性が
必要なデータに対して、リアルタイム性を損なう原因と
なった。
【０００８】またチャネル毎にセル化バッファ、データ
化バッファを持つ必要があるので、チャネル数に比例し
て大容量のメモリが必要になり、バッファ制御部、デー
タ化バッファ制御部の回路も複雑になるという問題があ
った。
化バッファを持つ必要があるので、チャネル数に比例し
て大容量のメモリが必要になり、バッファ制御部、デー
タ化バッファ制御部の回路も複雑になるという問題があ
った。
【０００９】本発明は、上記の問題を解決するもので、
セル化遅延を減少させ、小型の専用線ＡＴＭセル化装置
を提供することを目的とする。
セル化遅延を減少させ、小型の専用線ＡＴＭセル化装置
を提供することを目的とする。
【００１０】
【課題を解決するための手段】ハイウェイから受信した
データを保持するセル化バッファと、セル化バッファ内
のデータを多重してＡＴＭ線にセルを送信するバッファ
制御部と、セル化されたデータにヘッダを付加するヘッ
ダ生成部と、シーケンス番号を付加するＳＮ生成部と、
ＡＴＭ線から受信したセルを分解するセル分解部と、分
解されたデータを保持するデータ化バッファと、データ
化バッファを制御するデータ化バッファ制御部を備え、
複数のチャネルのデータを同一セル内に多重するもので
ある。
データを保持するセル化バッファと、セル化バッファ内
のデータを多重してＡＴＭ線にセルを送信するバッファ
制御部と、セル化されたデータにヘッダを付加するヘッ
ダ生成部と、シーケンス番号を付加するＳＮ生成部と、
ＡＴＭ線から受信したセルを分解するセル分解部と、分
解されたデータを保持するデータ化バッファと、データ
化バッファを制御するデータ化バッファ制御部を備え、
複数のチャネルのデータを同一セル内に多重するもので
ある。
【００１１】
【作用】本発明は、上記構成により、第ｍフレームでｎ
チャネルのデータがｍ−ｎと表わされるハイウェイ上の
データを、複数の同一セル内に多重することで、１セル
分のデータがセル化バッファに溜まるのに要する時間が
減少するので、セル化遅延が減少し、かつセル化バッフ
ァ、データ化バッファを各チャネルごとに持たなくてよ
いので、セル化バッファとデータ化バッファの容量と制
御回路の量を低減する。
チャネルのデータがｍ−ｎと表わされるハイウェイ上の
データを、複数の同一セル内に多重することで、１セル
分のデータがセル化バッファに溜まるのに要する時間が
減少するので、セル化遅延が減少し、かつセル化バッフ
ァ、データ化バッファを各チャネルごとに持たなくてよ
いので、セル化バッファとデータ化バッファの容量と制
御回路の量を低減する。
【００１２】
【実施例】以下本発明の一実施例について説明する。図
３のような企業内のＡＴＭ専用線ネットワークにおい
て、１次群インタフェースを図１のような構成の専用線
ＡＴＭセル化装置を介してＡＴＭ専用線に接続する。
３のような企業内のＡＴＭ専用線ネットワークにおい
て、１次群インタフェースを図１のような構成の専用線
ＡＴＭセル化装置を介してＡＴＭ専用線に接続する。
【００１３】図１において 、１はセル化バッファ、２
はバッファ制御部、３はヘッダ生成部、４はＳＮ生成
部、５はセル分解部、６はデータ化バッファ、７はデー
タ化バッファ制御部である。
はバッファ制御部、３はヘッダ生成部、４はＳＮ生成
部、５はセル分解部、６はデータ化バッファ、７はデー
タ化バッファ制御部である。
【００１４】以上のように構成された専用線ＡＴＭセル
化装置の動作を図１、図５を参照しながら説明する。図
５に示すハイウェイ上のデータが先頭の第１フレームの
１チャネルから順にセル化バッファに入力される場合、
図１において１チャネルから４チャネルのデータはセル
化バッファ１−１に書き込まれ、５チャネルから８チャ
ネルのデータはセル化バッファ１−２に書き込まれる。
４チャネル分のデータを１個のバッファに書き込むの
で、１フレームが２４チャネルの場合は、６個のバッフ
ァで済み、セル化バッファの容量は合計で１／４にな
る。
化装置の動作を図１、図５を参照しながら説明する。図
５に示すハイウェイ上のデータが先頭の第１フレームの
１チャネルから順にセル化バッファに入力される場合、
図１において１チャネルから４チャネルのデータはセル
化バッファ１−１に書き込まれ、５チャネルから８チャ
ネルのデータはセル化バッファ１−２に書き込まれる。
４チャネル分のデータを１個のバッファに書き込むの
で、１フレームが２４チャネルの場合は、６個のバッフ
ァで済み、セル化バッファの容量は合計で１／４にな
る。
【００１５】１１フレーム分のデータがセル化バッファ
内に書き込まれると、１チャネル−４チャネル用のセル
化バッファから順に、ヘッダと、シーケンス番号ＳＮを
付加して、図４に示すセルフォーマットでＡＴＭ線に送
出される。このときペイロードは、図６に示すように１
チャネルから４チャネルのデータが同一セル内に多重化
されており、４７バイト長のペイロードのうち、４５バ
イト目から４７バイトは空である。
内に書き込まれると、１チャネル−４チャネル用のセル
化バッファから順に、ヘッダと、シーケンス番号ＳＮを
付加して、図４に示すセルフォーマットでＡＴＭ線に送
出される。このときペイロードは、図６に示すように１
チャネルから４チャネルのデータが同一セル内に多重化
されており、４７バイト長のペイロードのうち、４５バ
イト目から４７バイトは空である。
【００１６】ＡＴＭ線からセルを受信すると、セル分解
部でヘッダを分解し、シーケンス番号ＳＮにより、ペイ
ロードに対応したデータ化バッファ６にペイロード部を
書き込む。１チャネルから４チャネルのデータを多重し
たセルのペイロード部は、データ化バッファ６−１に書
き込まれ、５チャネルから８チャネルのデータを多重し
たセルのペイロード部は、データ化バッファ６−２に書
き込まれる。
部でヘッダを分解し、シーケンス番号ＳＮにより、ペイ
ロードに対応したデータ化バッファ６にペイロード部を
書き込む。１チャネルから４チャネルのデータを多重し
たセルのペイロード部は、データ化バッファ６−１に書
き込まれ、５チャネルから８チャネルのデータを多重し
たセルのペイロード部は、データ化バッファ６−２に書
き込まれる。
【００１７】書き込まれたデータは、データ化バッファ
６−１から順に４バイトづつ読みだし、図５に示すデー
タ列をハイウェイに送信する。４チャネル分のデータを
１個のバッファに書き込むので、１フレームが２４チャ
ネルの場合は、６個のバッファで済み、データ化バッフ
ァの容量は合計で１／４になる。
６−１から順に４バイトづつ読みだし、図５に示すデー
タ列をハイウェイに送信する。４チャネル分のデータを
１個のバッファに書き込むので、１フレームが２４チャ
ネルの場合は、６個のバッファで済み、データ化バッフ
ァの容量は合計で１／４になる。
【００１８】本実施例によればセル化遅延は、１１フレ
ーム分であり、従来例では４７フレーム分であるから、
本発明によりセル化遅延が改善されていることがわか
る。
ーム分であり、従来例では４７フレーム分であるから、
本発明によりセル化遅延が改善されていることがわか
る。
【００１９】本実施例では２４チャネルのハイウェイ
で、同一セルに４チャネル分多重する例を示したが、ハ
イウェイのチャネル数と同一セル内に多重するチャネル
数の他の組み合わせにおいても、セル化遅延の改善とセ
ル化バッファの容量を低減できることはいうまでもな
い。
で、同一セルに４チャネル分多重する例を示したが、ハ
イウェイのチャネル数と同一セル内に多重するチャネル
数の他の組み合わせにおいても、セル化遅延の改善とセ
ル化バッファの容量を低減できることはいうまでもな
い。
【００２０】
【発明の効果】以上の実施例から明らかなように、ハイ
ウェイ上の複数のチャネルのデータを同一セル内に多重
することで、１セル分のデータがセル化バッファに溜ま
るのに要する時間が減少するので、セル化遅延が減少
し、かつハイウェイの各チャネル毎にセル化バッファを
持たなくてもよいのでセル化遅延を減少させることがで
きる優れた専用線ＡＴＭセル化装置を実現できるもので
ある。
ウェイ上の複数のチャネルのデータを同一セル内に多重
することで、１セル分のデータがセル化バッファに溜ま
るのに要する時間が減少するので、セル化遅延が減少
し、かつハイウェイの各チャネル毎にセル化バッファを
持たなくてもよいのでセル化遅延を減少させることがで
きる優れた専用線ＡＴＭセル化装置を実現できるもので
ある。
【図１】本発明の実施例におけるセル化装置の構成を示
すブロック図
すブロック図
【図２】従来例のセル化装置の構成を示すブロック図
【図３】本発明の実施例における専用線ＡＴＭセル化装
置の位置づけの図
置の位置づけの図
【図４】セルフォーマットを示す図
【図５】ハイウェイ上のデータの状態を示す図
【図６】本発明の実施例によるセルのペイロードの状態
を示す図
を示す図
【図７】従来例のセルのペイロードの状態を示す図
１ セル化バッファ １−１ １チャネル−４チャネル用セル化バッファ １−２ ５チャネル−８チャネル用セル化バッファ １−３ ９チャネル−１２チャネル用セル化バッファ １−４ １３チャネル−１６チャネル用セル化バッファ １−５ １７チャネル−２０チャネル用セル化バッファ １−６ ２１チャネル−２４チャネル用セル化バッファ ２ バッファ制御部 ３ ヘッダ生成部 ４ ＳＮ生成部 ５ セル分解部 ６ データ化バッファ ６−１ １チャネル−４チャネル用データ化バッファ ６−２ ５チャネル−８チャネル用データ化バッファ ６−３ ９チャネル−１２チャネル用データ化バッファ ６−４ １３チャネル−１６チャネル用データ化バッフ
ァ ６−５ １７チャネル−２０チャネル用データ化バッフ
ァ ６−６ ２１チャネル−２４チャネル用データ化バッフ
ァ ７ データ化バッファ制御部 ８ セル化バッファ ８−１ １チャネル用セル化バッファ ８−２ ２チャネル用セル化バッファ ８−３ ３チャネル用セル化バッファ ８−４ ４チャネル用セル化バッファ ８−５ ５チャネル用セル化バッファ ８−６ ６チャネル用セル化バッファ ８−７ ７チャネル用セル化バッファ ８−８ ８チャネル用セル化バッファ ８−９ ９チャネル用セル化バッファ ８−２３ ２３チャネル用セル化バッファ ８−２４ ２４チャネル用セル化バッファ ９ バッファ制御部 １０ ヘッダ生成部 １１ ＳＮ生成部 １２ セル分解部 １３ データ化バッファ １３−１ １チャネル用データ化バッファ １３−２ ２チャネル用データ化バッファ １３−３ ３チャネル用データ化バッファ １３−４ ４チャネル用データ化バッファ １３−５ ５チャネル用データ化バッファ １３−６ ６チャネル用データ化バッファ １３−７ ７チャネル用データ化バッファ １３−８ ８チャネル用データ化バッファ １３−９ ９チャネル用データ化バッファ １３−２３ ２３チャネル用データ化バッファ １３−２４ ２４チャネル用データバッファ １４ データ化バッファ制御部
ァ ６−５ １７チャネル−２０チャネル用データ化バッフ
ァ ６−６ ２１チャネル−２４チャネル用データ化バッフ
ァ ７ データ化バッファ制御部 ８ セル化バッファ ８−１ １チャネル用セル化バッファ ８−２ ２チャネル用セル化バッファ ８−３ ３チャネル用セル化バッファ ８−４ ４チャネル用セル化バッファ ８−５ ５チャネル用セル化バッファ ８−６ ６チャネル用セル化バッファ ８−７ ７チャネル用セル化バッファ ８−８ ８チャネル用セル化バッファ ８−９ ９チャネル用セル化バッファ ８−２３ ２３チャネル用セル化バッファ ８−２４ ２４チャネル用セル化バッファ ９ バッファ制御部 １０ ヘッダ生成部 １１ ＳＮ生成部 １２ セル分解部 １３ データ化バッファ １３−１ １チャネル用データ化バッファ １３−２ ２チャネル用データ化バッファ １３−３ ３チャネル用データ化バッファ １３−４ ４チャネル用データ化バッファ １３−５ ５チャネル用データ化バッファ １３−６ ６チャネル用データ化バッファ １３−７ ７チャネル用データ化バッファ １３−８ ８チャネル用データ化バッファ １３−９ ９チャネル用データ化バッファ １３−２３ ２３チャネル用データ化バッファ １３−２４ ２４チャネル用データバッファ １４ データ化バッファ制御部
Claims (1)
- 【請求項１】ハイウェイから受信したデータを保持する
セル化バッファと、前記セル化バッファ内のデータを多
重してＡＴＭ線にセルを送信するバッファ制御部と、セ
ル化されたデータにヘッダを付加するヘッダ生成部と、
セル化されたデータにシーケンス番号を付加するＳＮ生
成部と、ＡＴＭ線から受信したセルを分解するセル分解
部と、その分解されたデータを保持するデータ化バッフ
ァと、前記データ化バッファを制御するデータ化バッフ
ァ制御部とを備え、複数のチャネルのデータを同一セル
内に多重することを特徴とする専用線ＡＴＭセル化装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5190093A JPH06268672A (ja) | 1993-03-12 | 1993-03-12 | 専用線ａｔｍセル化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5190093A JPH06268672A (ja) | 1993-03-12 | 1993-03-12 | 専用線ａｔｍセル化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268672A true JPH06268672A (ja) | 1994-09-22 |
Family
ID=12899757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5190093A Pending JPH06268672A (ja) | 1993-03-12 | 1993-03-12 | 専用線ａｔｍセル化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06268672A (ja) |
-
1993
- 1993-03-12 JP JP5190093A patent/JPH06268672A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5101404A (en) | Signalling apparatus for use in an ATM switching system | |
| US5159591A (en) | Packet communication method, packet communication device and packet switcher | |
| US6031838A (en) | ATM switching system | |
| US5732085A (en) | Fixed length packet switching apparatus using multiplexers and demultiplexers | |
| US6931002B1 (en) | Hybrid switching | |
| US5303236A (en) | Signalling apparatus for use in an ATM switching system | |
| EP0355797B2 (en) | Signalling apparatus for use in an ATM switching system | |
| JPH06268672A (ja) | 専用線ａｔｍセル化装置 | |
| JP3204081B2 (ja) | 交換機におけるａｔｍセル中継方式 | |
| US6914901B1 (en) | System and method for communicating using multiple memory banks | |
| JP3146054B2 (ja) | Ａｔｍ通信装置およびセル帯域管理方法 | |
| JP2751832B2 (ja) | Ａｔｍ網および網構成装置 | |
| JPH02280439A (ja) | 先き入れ先だしメモリを用いた時分割方式よりパケット方式へのデータ変換回路 | |
| JP2950254B2 (ja) | Ａｔｍ通信装置 | |
| JP3143339B2 (ja) | Ａｔｍセル中継交換方法とその装置 | |
| JP2951606B2 (ja) | 通信処理装置、パケッ卜交換機およびパケット処理方法 | |
| JPH02224547A (ja) | Ａｔｍ／ｓｔｍハイブリッドスイッチ構成方式 | |
| JP2741110B2 (ja) | スイッチングシステム | |
| JP2962667B2 (ja) | 非同期転送モード交換システム | |
| JPH0730584A (ja) | 音声パケット交換装置 | |
| JPH10271131A (ja) | 回線分離装置 | |
| JPH11215191A (ja) | 構内交換機および音声変換方法 | |
| JPH05183574A (ja) | セル交換装置 | |
| JPH05130123A (ja) | Ａｔｍ試験方式 | |
| JPH09298557A (ja) | パケット組立装置 |