JPH06268927A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】 【目的】 駆動や構造が簡略化され、省電力化を可能と
した固体撮像装置を提供する。 【構成】 フォトダイオード２１とＣＣＤレジスタ２５
との間にシフトゲート２７を設け、またシフトゲート２
７に隣接して電荷排出ゲート２８を設けていて、シフト
ゲート２７と電荷排出ゲート２８及びＣＣＤレジスタ２
５のそれぞれを開閉するタイミングを調節することによ
って、先ずフォトダイオード２１からの不要な電荷はシ
フトゲート２７を介し電荷排出ゲート２８に転送されて
排出され、その後にフォトダイオード２１に新たに入射
した光の信号電荷はシフトゲート２７を介してＣＣＤレ
ジスタ２５へ転送される。このため駆動や構造が簡略化
されると共に駆動電圧の低電圧化が実現でき省電力化が
可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、固体撮像装置に関し、
特にシフトレジスタ部がＣＣＤ（ｃｈａｒｇｅ ｃｏｕ
ｐｌｅｄ ｄｅｖｉｃｅ）によって構成され電子シャッ
タ機能を有するＣＣＤイメージセンサに関する。

【０００２】

【従来の技術】従来、ＣＣＤイメージセンサ、例えばＣ
ＣＤリニアイメージセンサは、ファクシミリやバーコー
ドリーダ、工業計測器などの画像読取り用デバイスとし
て広く用いられており、中でもファクシミリの原稿を読
み取る光電変換素子として特に実用化が進んでいる。

【０００３】このようなＣＣＤリニアイメージセンサの
うちには、受光部の画素からの電荷をＣＣＤレジスタに
転送する前に排出できるように電荷排出部を設け、信号
電荷の蓄積時間を調節可能にしたものがあり、この構造
を有するものは蓄積時間を短くすることによって、強い
入射光に対しても電荷の飽和を防ぎ読取り等が可能とな
るようにしている。

【０００４】以下、従来のＣＣＤリニアイメージセンサ
の例について図８乃至図１１を参照して説明する。図８
はＣＣＤリニアイメージセンサの概略の構成図であり、
図９は図８のＡ−Ａ矢視方向断面に関する図であって、
図９（ａ）は断面図で、図９（ｂ）は図９（ａ）に対応
して示す断面に沿った電位分布図であり、図１０は図８
のＢ−Ｂ矢視方向断面に関する図であって、図１０
（ａ）は断面図で、図１０（ｂ）は図１０（ａ）に対応
して示す断面に沿った電位分布図であり、図１１は駆動
パルスのタイミング図である。

【０００５】図において、１はＰ形半導体基板２内に形
成されたＰ形領域３とＮ形領域４によって構成され、受
光部の感光画素を構成するフォトダイオードで、受光部
には複数のフォトダイオード１が設けられている。５は
Ｐ形半導体基板２内にフォトダイオード１に離間して形
成されたＮ形領域６の埋込みチャネルを形成してなる２
相駆動のＣＣＤレジスタである。

【０００６】そして、Ｐ形半導体基板２のフォトダイオ
ード１とＣＣＤレジスタ５との間には、複数のフォトダ
イオード１に対応するようそれぞれ複数のバリアゲート
７、蓄積ゲート８、シフトゲート９が設けられている。

【０００７】また、Ｐ形半導体基板２には、複数の蓄積
ゲート８に隣接してそれぞれ電荷排出ゲート１０が設け
られ、これらの電荷排出ゲート１０には、隣接してＰ形
半導体基板２内にＮ形領域１１を形成してなる電荷排出
ドレイン１２が設けられている。

【０００８】さらに、ＣＣＤレジスタ５には電荷検出部
１３が接続され、ソースフォロワ回路１４を介して出力
端子１５から出力されるように構成されている。なお１
６はフローティングゲートのリセット用のトランジスタ
である。

【０００９】そして、図９（ｂ）及び図１０（ｂ）の電
位分布図に示すように各部の電極を通じて各部の電位が
保持され、図１１の駆動パルスのタイミング図に示すよ
うに各部に各駆動パルスを印加されることによって、以
下のように動作する。なお１７はバリアゲート７の駆動
パルスを示し、１８はシフトゲート９の駆動パルスを示
し、１９は電荷排出ゲート１０の駆動パルスを示してい
る。

【００１０】すなわち、フォトダイオード１はＮ形領域
４が空乏化されることで電位井戸２０が形成されてお
り、取り入れた光を光電変換した電荷は、時間ｔ₀ から
時間ｔ₁ の間はバリアゲート７が閉じているため画素信
号として電位井戸２０に蓄積される。

【００１１】先ず、時間ｔ₁ から時間ｔ₂ の間でバリア
ゲート７と電荷排出ゲート１０を開き、電位井戸２０に
蓄積されていた電荷を蓄積ゲート８に移し、さらに電荷
を電荷排出ゲート１０を介して電荷排出ドレイン１２に
移して排出する。

【００１２】次に、時間ｔ₂ から時間ｔ₃ の間でバリア
ゲート７を閉じ、再びフォトダイオード１に電荷を画素
信号として蓄積する。

【００１３】さらに、時間ｔ₃ から時間ｔ₄ の間でバリ
アゲート７を開き、新たに電位井戸２０に蓄積された信
号電荷を蓄積ゲート８に移す。なお時間ｔ₂ から時間ｔ
₄ までが信号電荷の蓄積時間で、バリアゲート７の駆動
パルス１７と電荷排出ゲート１０の駆動パルス１９、さ
らにシフトゲート９の駆動パルス１８のパルス位相を適
宜に設定することで、信号電荷の蓄積時間を調節するこ
とができるようになっている。

【００１４】続いて、時間ｔ₅ から時間ｔ₆ の間でシフ
トゲート９を開き、蓄積ゲート８からシフトゲート９を
介してＣＣＤレジスタ５に信号電荷を移す。

【００１５】そして、ＣＣＤレジスタ５に移された各フ
ォトダイオード１からの信号電荷を、ＣＣＤレジスタ５
の駆動によって電荷検出部１３に順次転送し、電荷検出
部１３で電圧に変換し、さらにソースフォロワ回路１４
を介して出力端子１５から電圧信号として出力する。

【００１６】しかしながら上記の従来技術では、近年の
省電力化が強く進められている状況に対応することが困
難なものとなっている。

【００１７】すなわち、上述の構造を有するものでは、
図９（ｂ）の電位分布図に矢印で示すように、信号電荷
を受光部のフォトダイオード１からＣＣＤレジスタ５に
転送するためには、その間に電位段差が４段ある。この
ため、例えば駆動電圧が１２Ｖである場合には、電位振
幅が十分に大きなものであったため、４段の電位段差を
取ることができる。

【００１８】しかし、駆動電圧を５Ｖと低電圧化しよう
とすると、４段の電位段差の各段差が小さくなり実用化
することが困難となる。

【００１９】さらに、上記の従来技術では、信号電荷の
蓄積時間を調節するためには、バリアゲート７、シフト
ゲート９及び電荷排出ゲート１０の３つのゲートに各駆
動パルス１７，１８，１９を印加する必要があり、また
複数のフォトダイオード１に対してそれぞれバリアゲー
ト７や蓄積ゲート８を設けなければならず、各駆動パル
ス１７，１８，１９の発生回路やこれらに対応する構造
等が複雑なものとなっていた。

【００２０】

【発明が解決しようとする課題】上記のように従来のも
のでは、信号電荷を受光部のフォトダイオードからＣＣ
Ｄレジスタに転送するための電位段差が取れず、駆動電
圧の低電圧化ができない、あるいは信号電荷の蓄積時間
を調節する各ゲートの駆動パルス印加構造等が複雑なも
のとなる。このような状況に鑑みて本発明はなされたも
ので、その目的とするところは、駆動や構造が簡略化さ
れると共に駆動電圧の低電圧化ができて省電力化を可能
とした固体撮像装置を提供することにある。

【００２１】

【課題を解決するための手段】本発明の固体撮像装置
は、半導体基板上に配列された入射光を対応する電荷に
光電変換する複数の感光画素と、これらの感光画素に並
列となるよう半導体基板に配設されたＣＣＤレジスタ
と、このＣＣＤレジスタと感光画素との間に両者に隣接
し且つ該感光画素に対応するように半導体基板に配設さ
れた複数のシフトゲートと、これらのシフトゲートに隣
接して半導体基板に配設された複数の電荷排出ゲートと
を備え、シフトゲートと電荷排出ゲート及びＣＣＤレジ
スタをそれぞれ開閉することにより、感光画素からの不
要な電荷はシフトゲートを介し電荷排出ゲートに転送し
て排出し、感光画素からの信号電荷はシフトゲートを介
してＣＣＤレジスタへ転送するように構成したことを特
徴とするものであり、シフトゲートが電荷蓄積機能を有
し、感光画素からの電荷をシフトゲートに蓄積した後に
転送するよう構成したことを特徴とするものである。

【００２２】

【作用】上記のように構成された固体撮像装置は、感光
画素とＣＣＤレジスタとの間にシフトゲートを設け、ま
たシフトゲートに隣接して電荷排出ゲートを設けてい
て、シフトゲートと電荷排出ゲート及びＣＣＤレジスタ
のそれぞれを開閉するタイミングを調節することによっ
て、先ず感光画素からの不要な電荷はシフトゲートを介
し電荷排出ゲートに転送されて排出され、その後に感光
画素に新たに入射した光の信号電荷はシフトゲートを介
してＣＣＤレジスタへ転送される。このため駆動や構造
が簡略化されると共に駆動電圧の低電圧化が実現でき省
電力化が可能となる。

【００２３】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【００２４】先ず、第１の実施例を図１乃至図４により
説明する。図１はＣＣＤリニアイメージセンサの概略の
構成図であり、図２は図１のＣ−Ｃ矢視方向断面に関す
る図であって、図２（ａ）は断面図で、図２（ｂ）は図
２（ａ）に対応して示す断面に沿った電位分布図であ
り、図３は図１のＤ−Ｄ矢視方向断面に関する図であっ
て、図３（ａ）は断面図で、図３（ｂ）は図３（ａ）に
対応して示す断面に沿った電位分布図であり、図４は駆
動パルスのタイミング図である。

【００２５】図において、２１はＰ形半導体基板２２内
に形成されたＰ形領域２３とＮ形領域２４によって構成
される光電変換素子のフォトダイオードで、このフォト
ダイオード２１が１つで受光部の１つの感光画素を構成
しており、受光部は複数のフォトダイオード２１が列状
に配列されることによって構成される。なおＰ形半導体
基板２２の上面には、受光部のフォトダイオード２１に
光を取り込むための光取入れ窓を残し、他の部位には遮
光膜が設けられている。

【００２６】また、２５は２相駆動のＣＣＤレジスタで
あって、これはＰ形半導体基板２２内に配列された複数
のフォトダイオード２１のＰ形領域２３とＮ形領域２４
の列に対して離間した位置に、Ｎ形領域２６の埋込みチ
ャネルを並列に配置するように形成し、このＮ形領域２
６の上部に絶縁膜を介在させて駆動パルスが印加される
複数の電極２５ａを設けて構成されている。

【００２７】そして、ＣＣＤレジスタ２５の電極２５ａ
は、Ｎ形領域２６の幅寸法よりも大きい長さを有すると
共に、対応するフォトダイオード２１の方向とは逆側に
電位が深い領域が形成されるよう、Ｎ形領域２６を電極
２５ａ下に偏在させている。

【００２８】また、Ｐ形半導体基板２２の複数のフォト
ダイオード２１とＣＣＤレジスタ２５との間には、両者
に隣接して複数のフォトダイオード２１に対応するよう
に複数のシフトゲート２７が設けられている。なおシフ
トゲート２７もＰ形半導体基板２２の上面に絶縁膜を介
在させて電極２７ａを設けて構成される。

【００２９】さらに、Ｐ形半導体基板２２には、複数の
シフトゲート２７に隣接してそれぞれに対応するように
複数の電荷排出ゲート２８が設けられている。なお２８
ａは絶縁膜を介在させてＰ形半導体基板２２の上面に設
けられた電極である。そして電荷排出ゲート２８には、
隣接してＰ形半導体基板２２内にＮ形領域２９を形成し
てなる電荷排出ドレイン３０が設けられている。

【００３０】一方、ＣＣＤレジスタ２５には電荷検出部
３１が接続され、この電荷検出部３１にはソースフォロ
ワ回路３２が接続されていて、このソースフォロワ回路
３２を介して出力端子３３から電圧信号が出力されるよ
うに構成されている。なお３４は図示しないフローティ
ングゲートのリセット用のトランジスタである。

【００３１】そして、図２（ｂ）及び図３（ｂ）の電位
分布図に示すように各部の電極等を通じて各部の電位が
保持され、図４の駆動パルスのタイミング図に示すよう
に各部に各駆動パルスを印加されることによって、以下
のように動作する。なお３５はＣＣＤレジスタ２５の駆
動パルスを示し、３６はシフトゲート２７の駆動パルス
を示し、３７は電荷排出ゲート２８の駆動パルスを示し
ている。

【００３２】すなわち、フォトダイオード２１はＮ形領
域２４が空乏化されることで２Ｖ前後の電位井戸３８を
形成しており、受光部の光取入れ窓を通じて取り入れら
れた光はフォトダイオード２１で光電変換され、光電変
換による電荷が、時間ｔ₁₀から時間ｔ₁₁の間はシフトゲ
ート２７が閉じているため画素信号として電位井戸３８
に蓄積されている。

【００３３】先ず、時間ｔ₁₁から時間ｔ₁₂の間でシフト
ゲート２７と電荷排出ゲート２８を開き、電位井戸３８
に蓄積されていた電荷をシフトゲート２７に移し、さら
に電荷を電荷排出ゲート２８を介して電荷排出ドレイン
３０に移して排出する。この時ＣＣＤレジスタ２５は閉
じた状態にしておく。これにより当初蓄積されていた不
要な電荷は、ＣＣＤレジスタ２５には移ることなく排出
される。

【００３４】次に、時間ｔ₁₂から時間ｔ₁₃の間でシフト
ゲート２７を閉じ、フォトダイオード２１に信号電荷を
所要の画素信号として新たに蓄積する。

【００３５】続いて、時間ｔ₁₃から時間ｔ₁₄の間でシフ
トゲート２７とＣＣＤレジスタ２５を開き、フォトダイ
オード２１に新たに蓄積された信号電荷をＣＣＤレジス
タ２５に移す。この時電荷排出ゲート２８は閉じた状態
にしておく。なお時間ｔ₁₂から時間ｔ₁₄までが信号電荷
の蓄積時間で、シフトゲート２７の駆動パルス３６と電
荷排出ゲート２８の駆動パルス３７、さらにＣＣＤレジ
スタ２５の駆動パルス３５のパルス位相を適宜に設定す
ることで、信号電荷の蓄積時間を調節することができ
る。

【００３６】そして、ＣＣＤレジスタ２５のそれぞれ対
応する部位の電極２５ａ下に、同時に上述の過程を経て
移された各フォトダイオード２１からの信号電荷は、Ｃ
ＣＤレジスタ２５が駆動パルスによって駆動されること
で順次転送され、電荷検出部３１に送り出される。さら
に信号電荷は電荷検出部３１で電圧に変換され、ソース
フォロワ回路３２を介して出力端子３３から電圧信号と
して出力される。

【００３７】このように本実施例は構成されているた
め、図２（ｂ）の電位分布図に矢印で示すように、信号
電荷を受光部のフォトダイオード２１からＣＣＤレジス
タ２５に転送するには、信号電荷をフォトダイオード２
１からシフトゲート２７に転送し、さらにシフトゲート
２７からＣＣＤレジスタ２５に転送するだけでよく、そ
の間の電位段差は２段で済むことになる。

【００３８】このため、信号電荷のフォトダイオード２
１からＣＣＤレジスタ２５に転送する間の電位段差の各
段差を、所要とする値に設定しても大きな電位振幅は必
要とはならず、例えば駆動電圧を５Ｖと低い値とするこ
とができ、駆動電圧の低電圧化にともなう省電力化が可
能となる。

【００３９】さらに、フォトダイオード２１とＣＣＤレ
ジスタ２５との間にはシフトゲート２７を設けるだけで
よく、駆動パルスも少なくなってパルス発生回路やこれ
らを印加する構成も簡単になり、構造が著しく簡略にな
る。

【００４０】次に、第２の実施例を図５乃至図７により
説明する。図５はＣＣＤリニアイメージセンサの断面に
関する図であって、図５（ａ）は断面図で、図５（ｂ）
は図５（ａ）に対応して示す断面に沿った電位分布図で
あり、図６は図５（ａ）の断面と直交する断面に関する
図であって、図６（ａ）は断面図で、図６（ｂ）は図６
（ａ）に対応して示す断面に沿った電位分布図であり、
図７は駆動パルスのタイミング図である。

【００４１】図において、４１はＰ形半導体基板２２の
複数のフォトダイオード２１とＣＣＤレジスタ２５との
間に、複数のフォトダイオード２１に対応するように設
けられた複数のシフトゲートであって、これはＰ形半導
体基板２２内のＣＣＤレジスタ２５に隣接するようにＮ
形領域４２を設け、このＮ形領域４２の上部に絶縁膜を
介在させて駆動パルスが印加される電極４１ａを設けて
構成されている。

【００４２】そして、シフトゲート４１の電極４１ａ
は、Ｎ形領域４２の寸法よりも大きく形成されていて、
電極４１ａ下でＣＣＤレジスタ２５に隣接したＮ形領域
４２のみが周囲よりも電位の深い領域となるように形成
されている。

【００４３】また、Ｐ形半導体基板２２には、複数のシ
フトゲート４１に隣接してそれぞれに対応するように電
荷排出ゲート２８が設けられている。そして電荷排出ゲ
ート２８には隣接してＰ形半導体基板２２内にＮ形領域
２９を形成してなる電荷排出ドレイン３０が設けられて
いる。

【００４４】そして、図５（ｂ）及び図６（ｂ）の電位
分布図に示すように各部の電極等を通じて各部の電位が
保持され、図７の駆動パルスのタイミング図に示すよう
に各部に各駆動パルスを印加することによって、以下の
ように動作する。なお４３はＣＣＤレジスタ２５の駆動
パルスを示し、４４はシフトゲート４１の駆動パルスを
示し、４５は電荷排出ゲート２８の駆動パルスを示して
いる。

【００４５】すなわち、フォトダイオード２１には、光
取入れ窓を通じて取り入れられた光が光電変換され、こ
の光電変換による電荷が、時間ｔ₂₀から時間ｔ₂₁の間は
シフトゲート４１が閉じているため画素信号として電位
井戸３８に蓄積されている。

【００４６】先ず、時間ｔ₂₁から時間ｔ₂₂の間でシフト
ゲート４１を開き、電位井戸３８に蓄積されていた不要
な電荷をシフトゲート４１に蓄積する。この時ＣＣＤレ
ジスタ２５と電荷排出ゲート２８は閉じた状態にしてお
く。

【００４７】続いて、シフトゲート４１を時間ｔ₂₂で閉
じた状態にし、時間ｔ₂₃から時間ｔ₂₄の間で電荷排出ゲ
ート２８を開き、シフトゲート４１に蓄積されていた電
荷を電荷排出ゲート２８をに移し、さらに電荷排出ドレ
イン３０に移して排出する。この時もＣＣＤレジスタ２
５は閉じた状態にしておく。これにより当初蓄積されて
いた不要な電荷は、ＣＣＤレジスタ２５には移ることな
く排出される。

【００４８】そして、時間ｔ₂₂でシフトゲート４１を閉
じた状態にし、さらに時間ｔ₂₅までの間シフトゲート４
１を閉じておくことで、フォトダイオード２１に信号電
荷を所要の画素信号として新たに蓄積する。

【００４９】次に、時間ｔ₂₅から時間ｔ₂₆の間でシフト
ゲート４１とＣＣＤレジスタ２５を開き、フォトダイオ
ード２１に新たに蓄積された信号電荷をＣＣＤレジスタ
２５に移す。この時電荷排出ゲート２８は閉じた状態に
しておく。なお時間ｔ₂₂から時間ｔ₂₆までが信号電荷の
蓄積時間で、シフトゲート４１の駆動パルス４３と電荷
排出ゲート２８の駆動パルス４５、さらにＣＣＤレジス
タ２５の駆動パルス４４のパルス位相を適宜に設定する
ことで、信号電荷の蓄積時間を調節することができる。

【００５０】そして、ＣＣＤレジスタ２５のそれぞれ対
応する部位の電極２５ａ下に、同時に上述の過程を経て
移された各フォトダイオード２１からの信号電荷は、Ｃ
ＣＤレジスタ２５が駆動パルスによって駆動されること
で順次転送され、第１の実施例に示すと同様に、ＣＣＤ
レジスタ２５に接続された図示しない電荷検出部に送り
出される。

【００５１】このように本実施例は構成されているた
め、図５（ｂ）に示すように信号電荷をフォトダイオー
ド２１からシフトゲート２７に転送する間の電位段差、
及びシフトゲート２７からＣＣＤレジスタ２５に転送す
る間の電位段差は各々独立して設定できるもので、より
製造が容易なものである。また、信号電荷をフォトダイ
オード２１からＣＣＤレジスタ２５に転送するに際し、
大きな電位振幅を必要とせず、駆動パルスも少なくてよ
いため第１の実施例と同様の作用効果が得られる。

【００５２】尚、本発明は上記の各実施例のみに限定さ
れるものではなく、要旨を逸脱しない範囲内で適宜変更
して実施し得るものである。

【００５３】

【発明の効果】以上の説明から明らかなように、本発明
は、感光画素とＣＣＤレジスタとの間にシフトゲートを
設け、このシフトゲートによって感光画素からＣＣＤレ
ジスタへの信号電荷の転送を制御する構成としたことに
より、駆動や構造が簡略化されると共に駆動電圧の低電
圧化が実現でき省電力化が可能となる等の効果が得られ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例の概略を示す構成図であ
る。

【図２】図１のＣ−Ｃ矢視方向断面に関する図であっ
て、図２（ａ）は断面構造を示す断面図で、図２（ｂ）
は図２（ａ）に対応して示す断面に沿った電位分布図で
ある。

【図３】図１のＤ−Ｄ矢視方向断面に関する図であっ
て、図３（ａ）は断面構造を示す断面図で、図３（ｂ）
は図３（ａ）に対応して示す断面に沿った電位分布図で
ある。

【図４】同上における駆動パルスのタイミング図であ
る。

【図５】本発明の第２の実施例の断面に関する図であっ
て、図５（ａ）は断面図で、図５（ｂ）は図５（ａ）に
対応して示す断面に沿った電位分布図である。

【図６】図５（ａ）の断面と直交する断面に関する図で
あって、図６（ａ）は断面図で、図６（ｂ）は図６
（ａ）に対応して示す断面に沿った電位分布図である。

【図７】同上における駆動パルスのタイミング図であ
る。

【図８】従来例の概略を示す構成図である。

【図９】図８のＡ−Ａ矢視方向断面に関する図であっ
て、図９（ａ）は断面構造を示す断面図で、図９（ｂ）
は図９（ａ）に対応して示す断面に沿った電位分布図で
ある。

【図１０】図８のＢ−Ｂ矢視方向断面に関する図であっ
て、図１０（ａ）は断面構造を示す断面図で、図１０
（ｂ）は図１０（ａ）に対応して示す断面に沿った電位
分布図である。

【図１１】同上における駆動パルスのタイミング図であ
る。

【符号の説明】 ２１…フォトダイオード ２２…半導体基板 ２５…ＣＣＤレジスタ ２７…シフトゲート ２８…電荷排出ゲート

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に配列された入射光を対応
   する電荷に光電変換する複数の感光画素と、これらの感
   光画素に並列となるよう前記半導体基板に配設されたＣ
   ＣＤレジスタと、このＣＣＤレジスタと前記感光画素と
   の間に両者に隣接し且つ該感光画素に対応するように前
   記半導体基板に配設された複数のシフトゲートと、これ
   らのシフトゲートに隣接して前記半導体基板に配設され
   た複数の電荷排出ゲートとを備え、前記シフトゲートと
   前記電荷排出ゲート及び前記ＣＣＤレジスタをそれぞれ
   開閉することにより、前記感光画素からの不要な電荷は
   前記シフトゲートを介し前記電荷排出ゲートに転送して
   排出し、前記感光画素からの信号電荷は前記シフトゲー
   トを介して前記ＣＣＤレジスタへ転送するように構成し
   たことを特徴とする固体撮像装置。
2. 【請求項２】 シフトゲートが電荷蓄積機能を有し、感
   光画素からの電荷をシフトゲートに蓄積した後に転送す
   るよう構成したことを特徴とする請求項１記載の固体撮
   像装置。