JPH06274439A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPH06274439A JPH06274439A JP6231993A JP6231993A JPH06274439A JP H06274439 A JPH06274439 A JP H06274439A JP 6231993 A JP6231993 A JP 6231993A JP 6231993 A JP6231993 A JP 6231993A JP H06274439 A JPH06274439 A JP H06274439A
- Authority
- JP
- Japan
- Prior art keywords
- priority
- channel
- input
- output
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000872 buffer Substances 0.000 claims abstract description 50
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 238000013500 data storage Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Abstract
(57)【要約】
【構成】 複数台のチャネルのそれぞれに対応して設け
られ、対応するチャネルの入出力動作状態を保持する第
一フリップフロップと、複数台のチャネルのそれぞれに
対応して設けられ、対応するチャネルの有効データの格
納状態を保持する第二フリップフロップと、第一および
第二フリップフロップからの情報によってメモリ装置に
対するデータの書込みまたは読出し動作が可能なチャネ
ル中で最も優先順位の高いチャネルの転送状態を示す優
先転送状態信号およびチャネル番号を示す優先チャネル
番号とを出力する優先判定回路または入力優先判定回路
および出力優先判定回路および選択器を組合わせた回路
を設ける。 【効果】転送レートが高いがためまたは固定的な優先順
位が低いがために発生するデータオーバーランを防止す
ることが可能になり、従って入出力制御装置の性能を向
上させることができる。
られ、対応するチャネルの入出力動作状態を保持する第
一フリップフロップと、複数台のチャネルのそれぞれに
対応して設けられ、対応するチャネルの有効データの格
納状態を保持する第二フリップフロップと、第一および
第二フリップフロップからの情報によってメモリ装置に
対するデータの書込みまたは読出し動作が可能なチャネ
ル中で最も優先順位の高いチャネルの転送状態を示す優
先転送状態信号およびチャネル番号を示す優先チャネル
番号とを出力する優先判定回路または入力優先判定回路
および出力優先判定回路および選択器を組合わせた回路
を設ける。 【効果】転送レートが高いがためまたは固定的な優先順
位が低いがために発生するデータオーバーランを防止す
ることが可能になり、従って入出力制御装置の性能を向
上させることができる。
Description
【0001】
【産業上の利用分野】本発明は、情報処理装置におい
て、複数のチャネルとメモリ装置との間の入出力データ
の転送を行うため、最も優先順位の高いデータバッファ
に対応するチャネルを選択してメモリ装置との間で入出
力データの転送を行う入出力制御装置に関する。
て、複数のチャネルとメモリ装置との間の入出力データ
の転送を行うため、最も優先順位の高いデータバッファ
に対応するチャネルを選択してメモリ装置との間で入出
力データの転送を行う入出力制御装置に関する。
【0002】
【従来の技術】情報処理装置において入出力データの転
送を行う従来の入出力制御装置は、複数のチャネルに対
応する各データバッファの状態によって、メモリ装置と
の間でデータの転送が可能なチャネルの中から、あらか
じめ与えられている優先順位に従って、その優先順位が
高いチャネルに対応するデータバッファとメモリ装置と
の間でデータの転送を行っている。
送を行う従来の入出力制御装置は、複数のチャネルに対
応する各データバッファの状態によって、メモリ装置と
の間でデータの転送が可能なチャネルの中から、あらか
じめ与えられている優先順位に従って、その優先順位が
高いチャネルに対応するデータバッファとメモリ装置と
の間でデータの転送を行っている。
【0003】
【発明が解決しようとする課題】上述したように、従来
の入出力制御装置は、複数のチャネルの各チャネルに対
してあらかじめ与えられている優先順位に従って選択し
たチャネルに対応するデータバッファとメモリ装置との
間でデータの転送を行っているため、高い優先順位が与
えられたチャネルほど頻繁にデータ転送を行い、そのチ
ャネルに対応するデータバッファは瞬時にメモリ転送有
効状態となるが、低い優先順位が与えられたチャネル
は、それに対応するデータバッファがメモリ転送有効状
態となっても、なかなかメモリ装置との間でデータの転
送を行うことができないため、そのチャネルからのデー
タ転送要求に応えることができず、所定の時間内にメモ
リ装置との間でデータの転送を行うことができないいわ
ゆるデータオーバーランを発生する割合が高くなって性
能が低下するという欠点を有している。
の入出力制御装置は、複数のチャネルの各チャネルに対
してあらかじめ与えられている優先順位に従って選択し
たチャネルに対応するデータバッファとメモリ装置との
間でデータの転送を行っているため、高い優先順位が与
えられたチャネルほど頻繁にデータ転送を行い、そのチ
ャネルに対応するデータバッファは瞬時にメモリ転送有
効状態となるが、低い優先順位が与えられたチャネル
は、それに対応するデータバッファがメモリ転送有効状
態となっても、なかなかメモリ装置との間でデータの転
送を行うことができないため、そのチャネルからのデー
タ転送要求に応えることができず、所定の時間内にメモ
リ装置との間でデータの転送を行うことができないいわ
ゆるデータオーバーランを発生する割合が高くなって性
能が低下するという欠点を有している。
【0004】
【課題を解決するための手段】本発明の第一の入出力制
御装置は、複数のチャネルとメモリ装置との間の入出力
データの転送を行うための入出力制御装置であって、前
記複数のチャネルの各チャネルから前記メモリ装置に対
して転送する入力データを一時的に格納する入力データ
バッファと、前記メモリ装置から前記複数のチャネルの
各チャネルに対して転送する出力データを一時的に格納
する出力データバッファと、前記複数のチャネルの各チ
ャネル毎の入出力データの転送状態を保持する複数の第
一のフリップフロップと、前記複数のチャネルの各チャ
ネル毎に前記入力データバッファまたは前記出力データ
バッファにおけるデータの格納状態を保持する複数の第
二のフリップフロップと、前記第一および第二のフリッ
プフロップからの信号と前記複数のチャネルの各チャネ
ル毎の転送レート情報とから前記メモリ装置に対して書
込みまたは読出し動作が可能なチャネルの中で最も転送
レートが高くかつ最も優先順位の高いチャネル番号を選
択して優先転送状態信号および優先チャネル番号を出力
する優先判定回路とを備えている。
御装置は、複数のチャネルとメモリ装置との間の入出力
データの転送を行うための入出力制御装置であって、前
記複数のチャネルの各チャネルから前記メモリ装置に対
して転送する入力データを一時的に格納する入力データ
バッファと、前記メモリ装置から前記複数のチャネルの
各チャネルに対して転送する出力データを一時的に格納
する出力データバッファと、前記複数のチャネルの各チ
ャネル毎の入出力データの転送状態を保持する複数の第
一のフリップフロップと、前記複数のチャネルの各チャ
ネル毎に前記入力データバッファまたは前記出力データ
バッファにおけるデータの格納状態を保持する複数の第
二のフリップフロップと、前記第一および第二のフリッ
プフロップからの信号と前記複数のチャネルの各チャネ
ル毎の転送レート情報とから前記メモリ装置に対して書
込みまたは読出し動作が可能なチャネルの中で最も転送
レートが高くかつ最も優先順位の高いチャネル番号を選
択して優先転送状態信号および優先チャネル番号を出力
する優先判定回路とを備えている。
【0005】本発明の第二の入出力制御装置は、第一の
入出力制御装置において、優先判定回路で選択されたチ
ャネル番号を保持し前記優先判定回路における次の選択
のときの優先順位の変更の指示を行うチャネルレジスタ
を設けたものである。
入出力制御装置において、優先判定回路で選択されたチ
ャネル番号を保持し前記優先判定回路における次の選択
のときの優先順位の変更の指示を行うチャネルレジスタ
を設けたものである。
【0006】本発明の第三の入出力制御装置は、複数の
チャネルとメモリ装置との間の入出力データの転送を行
うための入出力制御装置であって、前記複数のチャネル
の各チャネルから前記メモリ装置に対して転送する入力
データを一時的に格納する入力データバッファと、前記
メモリ装置から前記複数のチャネルの各チャネルに対し
て転送する出力データを一時的に格納する出力データバ
ッファと、前記複数のチャネルの各チャネル毎の入出力
データの転送状態を保持する複数の第一のフリップフロ
ップと、前記複数のチャネルの各チャネル毎に前記入力
データバッファまたは前記出力データバッファにおける
データの格納状態を保持する複数の第二のフリップフロ
ップと、前記第一および第二のフリップフロップからの
信号によって前記メモリ装置に対して書込みまたは読出
し動作が可能なチャネルの中で最も優先順位の高いチャ
ネル番号を選択して優先転送状態信号および優先チャネ
ル番号を出力する優先判定回路と、前記優先判定回路で
選択されたチャネル番号を保持し前記優先判定回路にお
ける次の選択のときの優先順位の変更の指示を行うチャ
ネルレジスタとを備えている。
チャネルとメモリ装置との間の入出力データの転送を行
うための入出力制御装置であって、前記複数のチャネル
の各チャネルから前記メモリ装置に対して転送する入力
データを一時的に格納する入力データバッファと、前記
メモリ装置から前記複数のチャネルの各チャネルに対し
て転送する出力データを一時的に格納する出力データバ
ッファと、前記複数のチャネルの各チャネル毎の入出力
データの転送状態を保持する複数の第一のフリップフロ
ップと、前記複数のチャネルの各チャネル毎に前記入力
データバッファまたは前記出力データバッファにおける
データの格納状態を保持する複数の第二のフリップフロ
ップと、前記第一および第二のフリップフロップからの
信号によって前記メモリ装置に対して書込みまたは読出
し動作が可能なチャネルの中で最も優先順位の高いチャ
ネル番号を選択して優先転送状態信号および優先チャネ
ル番号を出力する優先判定回路と、前記優先判定回路で
選択されたチャネル番号を保持し前記優先判定回路にお
ける次の選択のときの優先順位の変更の指示を行うチャ
ネルレジスタとを備えている。
【0007】本発明の第四の入出力制御装置は、複数の
チャネルとメモリ装置との間の入出力データの転送を行
うための入出力制御装置であって、前記複数のチャネル
の各チャネルから前記メモリ装置に対して転送する入力
データを一時的に格納する入力データバッファと、前記
メモリ装置から前記複数のチャネルの各チャネルに対し
て転送する出力データを一時的に格納する出力データバ
ッファと、前記複数のチャネルの各チャネル毎の入出力
データの転送状態を保持する複数の第一のフリップフロ
ップと、前記複数のチャネルの各チャネル毎に前記入力
データバッファまたは前記出力データバッファにおける
データの格納状態を保持する複数の第二のフリップフロ
ップと、前記第一および第二のフリップフロップの状態
から前記メモリ装置に対する書込み動作が可能なチャネ
ル中で最も優先順位の高いチャネル番号を選択する入力
優先判定回路と、前記第一および第二のフリップフロッ
プの状態から前記メモリ装置に対して読出し動作が可能
なチャネル中で最も優先順位の高いチャネル番号を選択
する出力優先判定回路と、前記入力優先判定回路で選択
されたチャネル番号を保持し前記入力優先判定回路にお
ける次の選択のときの優先順位の変更の指示を行う入力
チャネルレジスタと、前記出力優先判定回路で選択され
たチャネル番号を保持し前記出力優先判定回路における
次の選択のときの優先順位の変更の指示を行う出力チャ
ネルレジスタと、入力動作状態信号および前記入力優先
判定回路からの入力チャネル番号と出力動作状態信号お
よび前記出力優先判定回路からの出力チャネル番号との
何れか一方を選択して優先転送状態信号および優先チャ
ネル番号として出力する選択器と、前記選択器からの優
先転送状態信号を保持して前記選択器に対して選択信号
を送出する第三のフリップフロップとを備えている。
チャネルとメモリ装置との間の入出力データの転送を行
うための入出力制御装置であって、前記複数のチャネル
の各チャネルから前記メモリ装置に対して転送する入力
データを一時的に格納する入力データバッファと、前記
メモリ装置から前記複数のチャネルの各チャネルに対し
て転送する出力データを一時的に格納する出力データバ
ッファと、前記複数のチャネルの各チャネル毎の入出力
データの転送状態を保持する複数の第一のフリップフロ
ップと、前記複数のチャネルの各チャネル毎に前記入力
データバッファまたは前記出力データバッファにおける
データの格納状態を保持する複数の第二のフリップフロ
ップと、前記第一および第二のフリップフロップの状態
から前記メモリ装置に対する書込み動作が可能なチャネ
ル中で最も優先順位の高いチャネル番号を選択する入力
優先判定回路と、前記第一および第二のフリップフロッ
プの状態から前記メモリ装置に対して読出し動作が可能
なチャネル中で最も優先順位の高いチャネル番号を選択
する出力優先判定回路と、前記入力優先判定回路で選択
されたチャネル番号を保持し前記入力優先判定回路にお
ける次の選択のときの優先順位の変更の指示を行う入力
チャネルレジスタと、前記出力優先判定回路で選択され
たチャネル番号を保持し前記出力優先判定回路における
次の選択のときの優先順位の変更の指示を行う出力チャ
ネルレジスタと、入力動作状態信号および前記入力優先
判定回路からの入力チャネル番号と出力動作状態信号お
よび前記出力優先判定回路からの出力チャネル番号との
何れか一方を選択して優先転送状態信号および優先チャ
ネル番号として出力する選択器と、前記選択器からの優
先転送状態信号を保持して前記選択器に対して選択信号
を送出する第三のフリップフロップとを備えている。
【0008】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0009】図1は本発明の第一の実施例を示すブロッ
ク図で、チャネル番号としてそれぞれ“0”および
“1”および“2”および“3”の各番号が与えられた
4台のチャネルとメモリ装置との間で入出力データの転
送を行う入出力制御装置の一例である。
ク図で、チャネル番号としてそれぞれ“0”および
“1”および“2”および“3”の各番号が与えられた
4台のチャネルとメモリ装置との間で入出力データの転
送を行う入出力制御装置の一例である。
【0010】図1において、入力データバッファ10
は、チャネル番号“0”および“1”および“2”およ
び“3”の4台のチャネルのそれぞれに対応するデータ
格納領域を有しており、チャネル入力データ3aを入力
して格納し、メモリ装置に対してそれをメモリ書込みデ
ータ1aとして送出する。
は、チャネル番号“0”および“1”および“2”およ
び“3”の4台のチャネルのそれぞれに対応するデータ
格納領域を有しており、チャネル入力データ3aを入力
して格納し、メモリ装置に対してそれをメモリ書込みデ
ータ1aとして送出する。
【0011】出力データバッファ20は、チャネル番号
“0”および“1”および“2”および“3”の4台の
チャネルのそれぞれに対応するデータ格納領域を有して
おり、メモリ装置からメモリ読出しデータ2aを入力し
て格納し、チャネルに対しそれをてチャネル出力データ
4aとして送出する。
“0”および“1”および“2”および“3”の4台の
チャネルのそれぞれに対応するデータ格納領域を有して
おり、メモリ装置からメモリ読出しデータ2aを入力し
て格納し、チャネルに対しそれをてチャネル出力データ
4aとして送出する。
【0012】4台のチャネルのそれぞれに対応して設け
られている第一フリップフロップ30は、それぞれ対応
するチャネルの入出力動作状態を保持し、“1”のとき
は対応するチャネルが出力転送動作状態であり、“0”
のときは対応するチャネルが入力転送動作状態であるこ
とを示す。
られている第一フリップフロップ30は、それぞれ対応
するチャネルの入出力動作状態を保持し、“1”のとき
は対応するチャネルが出力転送動作状態であり、“0”
のときは対応するチャネルが入力転送動作状態であるこ
とを示す。
【0013】4台のチャネルのそれぞれに対応して設け
られている第二フリップフロップ40は、それぞれ対応
するチャネルの有効データの格納状態を保持し、第一フ
リップフロップ30が“1”であって第二フリップフロ
ップ40が“1”のときは、出力データバッファ20に
対応するチャネルに対して出力する有効データがあるた
め、メモリ装置からデータを読出すことが不可能な状態
であることを示し、第一フリップフロップ30が“1”
であって第二フリップフロップ40が“0”のときは、
出力データバッファ20に対応するチャネルに対して出
力する有効データがないため、メモリ装置からデータを
読出すことが可能な状態であることを示す。また、第一
フリップフロップ30が“0”であって第二フリップフ
ロップ40が“1”のときは、入力データバッファ10
に対応するチャネルからのデータを格納するための空領
域がないため、メモリ装置に対してデータを書込むこと
が不可能な状態であることを示し、第一フリップフロッ
プ30が“0”であって第二フリップフロップ40が
“0”のときは、入力データバッファ10に対応するチ
ャネルからのデータを格納するための空領域があるた
め、メモリ装置に対してデータを書込むことが可能な状
態であることを示す。
られている第二フリップフロップ40は、それぞれ対応
するチャネルの有効データの格納状態を保持し、第一フ
リップフロップ30が“1”であって第二フリップフロ
ップ40が“1”のときは、出力データバッファ20に
対応するチャネルに対して出力する有効データがあるた
め、メモリ装置からデータを読出すことが不可能な状態
であることを示し、第一フリップフロップ30が“1”
であって第二フリップフロップ40が“0”のときは、
出力データバッファ20に対応するチャネルに対して出
力する有効データがないため、メモリ装置からデータを
読出すことが可能な状態であることを示す。また、第一
フリップフロップ30が“0”であって第二フリップフ
ロップ40が“1”のときは、入力データバッファ10
に対応するチャネルからのデータを格納するための空領
域がないため、メモリ装置に対してデータを書込むこと
が不可能な状態であることを示し、第一フリップフロッ
プ30が“0”であって第二フリップフロップ40が
“0”のときは、入力データバッファ10に対応するチ
ャネルからのデータを格納するための空領域があるた
め、メモリ装置に対してデータを書込むことが可能な状
態であることを示す。
【0014】優先判定回路50は、メモリ装置に対する
データの書込みまたは読出し動作が可能なチャネル中
で、最も転送レートが高くかつ同一転送レート内で最も
優先順位の高いチャネルの転送状態を示す優先転送状態
信号6aと、チャネル番号を示す優先チャネル番号7a
とを出力する。
データの書込みまたは読出し動作が可能なチャネル中
で、最も転送レートが高くかつ同一転送レート内で最も
優先順位の高いチャネルの転送状態を示す優先転送状態
信号6aと、チャネル番号を示す優先チャネル番号7a
とを出力する。
【0015】次に、上述のように構成した入出力制御装
置の動作について説明する。
置の動作について説明する。
【0016】一つのチャネルに対応する第一フリップフ
ロップ30および第二フリップフロップ40の状態の組
合わせが“1”および“0”、または“0”および
“1”のときは、優先判定回路50は、そのチャネルの
データバッファがメモリ装置との間でデータの書込みま
たは読出し動作が可能であると認識し、そのチャネルの
転送状態およびチャネル番号をそれぞれ優先転送状態信
号6aおよび優先チャネル番号7aとして出力する。複
数のチャネルのデータバッファがメモリ装置との間でデ
ータの書込みまたは読出し動作が可能である場合は、あ
らかじめ与えらている優先順位に従って、それらの各チ
ャネルからの転送レート情報5aによって最も転送レー
トが高いチャネルを選択してそのチャネルの優先転送状
態信号6aおよび優先チャネル番号7aを出力する。
ロップ30および第二フリップフロップ40の状態の組
合わせが“1”および“0”、または“0”および
“1”のときは、優先判定回路50は、そのチャネルの
データバッファがメモリ装置との間でデータの書込みま
たは読出し動作が可能であると認識し、そのチャネルの
転送状態およびチャネル番号をそれぞれ優先転送状態信
号6aおよび優先チャネル番号7aとして出力する。複
数のチャネルのデータバッファがメモリ装置との間でデ
ータの書込みまたは読出し動作が可能である場合は、あ
らかじめ与えらている優先順位に従って、それらの各チ
ャネルからの転送レート情報5aによって最も転送レー
トが高いチャネルを選択してそのチャネルの優先転送状
態信号6aおよび優先チャネル番号7aを出力する。
【0017】図2は本発明の第二の実施例を示すブロッ
ク図である。
ク図である。
【0018】本実施例は、図1の実施例にチャネルレジ
スタ81を付加したものである。
スタ81を付加したものである。
【0019】チャネルレジスタ81は、優先判定回路5
1から出力された優先チャネル番号7bを保持し、優先
判定回路51における次の選択動作のとき、先に選択さ
れたチャネルの番号として優先判定回路51に通知す
る。他の要素の構成および作用は、図1の実施例と同じ
である。
1から出力された優先チャネル番号7bを保持し、優先
判定回路51における次の選択動作のとき、先に選択さ
れたチャネルの番号として優先判定回路51に通知す
る。他の要素の構成および作用は、図1の実施例と同じ
である。
【0020】上述のように構成した入出力制御装置は、
次のように動作する。
次のように動作する。
【0021】一つのチャネルに対応する第一フリップフ
ロップ31および第二フリップフロップ41の状態の組
合わせが“1”および“0”、または“0”および
“1”のときは、優先判定回路51は、そのチャネルの
データバッファがメモリ装置との間でデータの書込みま
たは読出し動作が可能であると認識し、そのチャネルの
転送状態およびチャネル番号をそれぞれ優先転送状態信
号6bおよび優先チャネル番号7bとして出力する。複
数のチャネルのデータバッファがメモリ装置との間でデ
ータの書込みまたは読出し動作が可能である場合は、そ
れらの各チャネルからの転送レート情報5bによって最
も転送レートが高いチャネルを選択し、そのチャネルが
チャネルレジスタ81からのチャネル番号と一致すると
きはそのチャネルを最も優先順位の低いチャネルとして
次に転送レートが高いチャネルを選択し、そのチャネル
の優先転送状態信号6aおよび優先チャネル番号7aを
出力する。
ロップ31および第二フリップフロップ41の状態の組
合わせが“1”および“0”、または“0”および
“1”のときは、優先判定回路51は、そのチャネルの
データバッファがメモリ装置との間でデータの書込みま
たは読出し動作が可能であると認識し、そのチャネルの
転送状態およびチャネル番号をそれぞれ優先転送状態信
号6bおよび優先チャネル番号7bとして出力する。複
数のチャネルのデータバッファがメモリ装置との間でデ
ータの書込みまたは読出し動作が可能である場合は、そ
れらの各チャネルからの転送レート情報5bによって最
も転送レートが高いチャネルを選択し、そのチャネルが
チャネルレジスタ81からのチャネル番号と一致すると
きはそのチャネルを最も優先順位の低いチャネルとして
次に転送レートが高いチャネルを選択し、そのチャネル
の優先転送状態信号6aおよび優先チャネル番号7aを
出力する。
【0022】もし全てのチャネルのデータバッファがメ
モリ装置との間でデータの書込みまたは読出し動作が可
能であり、かつ全てのチャネルの転送レートが同じであ
り、チャネルレジスタ81からのチャネル番号が“1”
である場合は、チャネル番号“1”が最下位の優先順位
となり、優先順位の設定方式が回転優先順位方式の場合
は、優先順位は“2”→“3”→“0”→“1”となる
ため、チャネル番号“2”のチャネルの転送状態および
チャネル番号をそれぞれ優先転送状態信号6bおよび優
先チャネル番号7bとして出力する。この次は、チャネ
ル番号“2”のチャネルが最下位の優先順位となる。
モリ装置との間でデータの書込みまたは読出し動作が可
能であり、かつ全てのチャネルの転送レートが同じであ
り、チャネルレジスタ81からのチャネル番号が“1”
である場合は、チャネル番号“1”が最下位の優先順位
となり、優先順位の設定方式が回転優先順位方式の場合
は、優先順位は“2”→“3”→“0”→“1”となる
ため、チャネル番号“2”のチャネルの転送状態および
チャネル番号をそれぞれ優先転送状態信号6bおよび優
先チャネル番号7bとして出力する。この次は、チャネ
ル番号“2”のチャネルが最下位の優先順位となる。
【0023】図3は本発明の第三の実施例を示すブロッ
ク図である。
ク図である。
【0024】図3の実施例の構成は、図2の実施例の構
成と類似しているが、優先判定回路52は、各チャネル
からの転送レート情報を入力しない。
成と類似しているが、優先判定回路52は、各チャネル
からの転送レート情報を入力しない。
【0025】優先判定回路52は、メモリ装置に対する
データの書込みまたは読出し動作が可能なチャネル中
で、最も優先順位の高いチャネルの転送状態を示す優先
転送状態信号6cとチャネル番号を示す優先チャネル番
号7cとを出力する。他の要素の構成および作用は、図
2の実施例と同じである。
データの書込みまたは読出し動作が可能なチャネル中
で、最も優先順位の高いチャネルの転送状態を示す優先
転送状態信号6cとチャネル番号を示す優先チャネル番
号7cとを出力する。他の要素の構成および作用は、図
2の実施例と同じである。
【0026】上述のように構成した入出力制御装置は、
次のように動作する。
次のように動作する。
【0027】一つのチャネルに対応する第一フリップフ
ロップ32および第二フリップフロップ42の状態の組
合わせが“1”および“0”、または“0”および
“1”のときは、優先判定回路52は、そのチャネルの
データバッファがメモリ装置との間でデータの書込みま
たは読出し動作が可能であると認識し、そのチャネルの
転送状態およびチャネル番号をそれぞれ優先転送状態信
号6cおよび優先チャネル番号7cとして出力する。複
数のチャネルのデータバッファがメモリ装置との間でデ
ータの書込みまたは読出し動作が可能である場合は、チ
ャネルレジスタ82からの入力するチャネル番号のチャ
ネルを最も優先順位の低いチャネルとし、他のチャネル
の中で最も優先順位が高いチャネルを選択し、そのチャ
ネルの優先転送状態信号6cおよび優先チャネル番号7
cを出力する。
ロップ32および第二フリップフロップ42の状態の組
合わせが“1”および“0”、または“0”および
“1”のときは、優先判定回路52は、そのチャネルの
データバッファがメモリ装置との間でデータの書込みま
たは読出し動作が可能であると認識し、そのチャネルの
転送状態およびチャネル番号をそれぞれ優先転送状態信
号6cおよび優先チャネル番号7cとして出力する。複
数のチャネルのデータバッファがメモリ装置との間でデ
ータの書込みまたは読出し動作が可能である場合は、チ
ャネルレジスタ82からの入力するチャネル番号のチャ
ネルを最も優先順位の低いチャネルとし、他のチャネル
の中で最も優先順位が高いチャネルを選択し、そのチャ
ネルの優先転送状態信号6cおよび優先チャネル番号7
cを出力する。
【0028】もし全てのチャネルのデータバッファがメ
モリ装置との間でデータの書込みまたは読出し動作が可
能であり、チャネルレジスタ82からのチャネル番号が
“2”である場合は、チャネル番号“2”が最下位の優
先順位となり、優先順位の設定方式が回転優先順位方式
の場合は、優先順位は“3”→“0”→“1”→“2”
となるため、チャネル番号“3”のチャネルの転送状態
およびチャネル番号をそれぞれ優先転送状態信号6cお
よび優先チャネル番号7cとして出力する。この次は、
チャネル番号“3”のチャネルが最下位の優先順位とな
る。
モリ装置との間でデータの書込みまたは読出し動作が可
能であり、チャネルレジスタ82からのチャネル番号が
“2”である場合は、チャネル番号“2”が最下位の優
先順位となり、優先順位の設定方式が回転優先順位方式
の場合は、優先順位は“3”→“0”→“1”→“2”
となるため、チャネル番号“3”のチャネルの転送状態
およびチャネル番号をそれぞれ優先転送状態信号6cお
よび優先チャネル番号7cとして出力する。この次は、
チャネル番号“3”のチャネルが最下位の優先順位とな
る。
【0029】図4は本発明の第四の実施例を示すブロッ
ク図である。
ク図である。
【0030】図4の実施例の構成は、図3の実施例の構
成と類似しているが、優先判定回路を入力優先判定回路
61と出力優先判定回路71とに分離し、それに伴なっ
てそれぞれに入力チャネルレジスタ91または出力チャ
ネルレジスタ92を設け、入力動作状態信号9aおよび
入力優先判定回路61からの入力チャネル番号8aと出
力動作状態信号9bおよび出力優先判定回路71からの
出力チャネル番号8bとの何れか一方を選択して優先転
送状態信号6dおよび優先チャネル番号7dとして出力
する選択器93と、優先転送状態信号6dを保持して選
択器93に対して選択信号を送出する第三フリップフロ
ップ94とを設けたものである。
成と類似しているが、優先判定回路を入力優先判定回路
61と出力優先判定回路71とに分離し、それに伴なっ
てそれぞれに入力チャネルレジスタ91または出力チャ
ネルレジスタ92を設け、入力動作状態信号9aおよび
入力優先判定回路61からの入力チャネル番号8aと出
力動作状態信号9bおよび出力優先判定回路71からの
出力チャネル番号8bとの何れか一方を選択して優先転
送状態信号6dおよび優先チャネル番号7dとして出力
する選択器93と、優先転送状態信号6dを保持して選
択器93に対して選択信号を送出する第三フリップフロ
ップ94とを設けたものである。
【0031】入力優先判定回路61は、メモリ装置に対
するデータの書込み動作が可能なチャネル中で、最も優
先順位の高いチャネルのチャネル番号を示す入力チャネ
ル番号8aを出力する。
するデータの書込み動作が可能なチャネル中で、最も優
先順位の高いチャネルのチャネル番号を示す入力チャネ
ル番号8aを出力する。
【0032】入力チャネルレジスタ91は、入力優先判
定回路61から出力された入力チャネル番号8aを保持
し、入力優先判定回路61における次の選択動作のと
き、先に選択されたチャネルの番号として入力優先判定
回路61に通知する。
定回路61から出力された入力チャネル番号8aを保持
し、入力優先判定回路61における次の選択動作のと
き、先に選択されたチャネルの番号として入力優先判定
回路61に通知する。
【0033】出力優先判定回路71は、メモリ装置に対
するデータの読出し動作が可能なチャネル中で、最も優
先順位の高いチャネルのチャネル番号を示す出力チャネ
ル番号8bを出力する。
するデータの読出し動作が可能なチャネル中で、最も優
先順位の高いチャネルのチャネル番号を示す出力チャネ
ル番号8bを出力する。
【0034】出力チャネルレジスタ92は、出力優先判
定回路71から出力された出力チャネル番号8bを保持
し、出力優先判定回路71における次の選択動作のと
き、先に選択されたチャネルの番号として出力優先判定
回路71に通知する。
定回路71から出力された出力チャネル番号8bを保持
し、出力優先判定回路71における次の選択動作のと
き、先に選択されたチャネルの番号として出力優先判定
回路71に通知する。
【0035】選択器93は、入力動作状態信号9aおよ
び入力優先判定回路61からの入力チャネル番号8aと
出力動作状態信号9bおよび出力優先判定回路71から
の出力チャネル番号8bとの何れか一方を選択して優先
転送状態信号6dおよび優先チャネル番号7dとして出
力する。
び入力優先判定回路61からの入力チャネル番号8aと
出力動作状態信号9bおよび出力優先判定回路71から
の出力チャネル番号8bとの何れか一方を選択して優先
転送状態信号6dおよび優先チャネル番号7dとして出
力する。
【0036】第三フリップフロップ94は、選択器93
からの優先転送状態信号6dを入力して保持し、優先度
を切替えるための次の選択条件として、選択器93に対
して選択信号を送出する。他の要素の構成および作用
は、図3の実施例と同じである。
からの優先転送状態信号6dを入力して保持し、優先度
を切替えるための次の選択条件として、選択器93に対
して選択信号を送出する。他の要素の構成および作用
は、図3の実施例と同じである。
【0037】上述のように構成した入出力制御装置は、
次のように動作する。
次のように動作する。
【0038】一つのチャネルに対応する第一フリップフ
ロップ33および第二フリップフロップ43の状態の組
合わせが“0”および“1”のときは、入力優先判定回
路61は、そのチャネルのデータバッファがメモリ装置
との間でデータの書込み動作が可能であると認識し、そ
のチャネルのチャネル番号を入力チャネル番号8aとし
て出力する。複数のチャネルのデータバッファがメモリ
装置との間でデータの書込みし動作が可能である場合
は、入力チャネルレジスタ91からの入力するチャネル
番号のチャネルを最も優先順位の低いチャネルとし、他
のチャネルの中で最も優先順位が高いチャネルを選択
し、そのチャネルの入力チャネル番号8aを出力する。
ロップ33および第二フリップフロップ43の状態の組
合わせが“0”および“1”のときは、入力優先判定回
路61は、そのチャネルのデータバッファがメモリ装置
との間でデータの書込み動作が可能であると認識し、そ
のチャネルのチャネル番号を入力チャネル番号8aとし
て出力する。複数のチャネルのデータバッファがメモリ
装置との間でデータの書込みし動作が可能である場合
は、入力チャネルレジスタ91からの入力するチャネル
番号のチャネルを最も優先順位の低いチャネルとし、他
のチャネルの中で最も優先順位が高いチャネルを選択
し、そのチャネルの入力チャネル番号8aを出力する。
【0039】また、一つのチャネルに対応する第一フリ
ップフロップ33および第二フリップフロップ43の状
態の組合わせが“1”および“0”のときは、出力優先
判定回路71は、そのチャネルのデータバッファがメモ
リ装置との間でデータの読出し動作が可能であると認識
し、そのチャネルのチャネル番号を出力チャネル番号8
bとして出力する。複数のチャネルのデータバッファが
メモリ装置との間でデータの読出し動作が可能である場
合は、出力チャネルレジスタ92からの入力するチャネ
ル番号のチャネルを最も優先順位の低いチャネルとし、
他のチャネルの中で最も優先順位が高いチャネルを選択
し、そのチャネルの出力チャネル番号8bを出力する。
ップフロップ33および第二フリップフロップ43の状
態の組合わせが“1”および“0”のときは、出力優先
判定回路71は、そのチャネルのデータバッファがメモ
リ装置との間でデータの読出し動作が可能であると認識
し、そのチャネルのチャネル番号を出力チャネル番号8
bとして出力する。複数のチャネルのデータバッファが
メモリ装置との間でデータの読出し動作が可能である場
合は、出力チャネルレジスタ92からの入力するチャネ
ル番号のチャネルを最も優先順位の低いチャネルとし、
他のチャネルの中で最も優先順位が高いチャネルを選択
し、そのチャネルの出力チャネル番号8bを出力する。
【0040】
【発明の効果】以上説明したように、本発明の入出力制
御装置は、複数台のチャネルのそれぞれに対応して設け
られ、対応するチャネルの入出力動作状態を保持する第
一フリップフロップと、複数台のチャネルのそれぞれに
対応して設けられ、対応するチャネルの有効データの格
納状態を保持する第二フリップフロップと、第一および
第二フリップフロップからの情報によってメモリ装置に
対するデータの書込みまたは読出し動作が可能なチャネ
ル中で最も優先順位の高いチャネルの転送状態を示す優
先転送状態信号およびチャネル番号を示す優先チャネル
番号とを出力する優先判定回路または入力優先判定回路
および出力優先判定回路および選択器を組合わせた回路
を設けることにより、転送レートが高いがためまたは固
定的な優先順位が低いがために発生するデータオーバー
ランを防止することが可能になるという効果があり、従
って入出力制御装置の性能を向上させることができると
いう効果がある。
御装置は、複数台のチャネルのそれぞれに対応して設け
られ、対応するチャネルの入出力動作状態を保持する第
一フリップフロップと、複数台のチャネルのそれぞれに
対応して設けられ、対応するチャネルの有効データの格
納状態を保持する第二フリップフロップと、第一および
第二フリップフロップからの情報によってメモリ装置に
対するデータの書込みまたは読出し動作が可能なチャネ
ル中で最も優先順位の高いチャネルの転送状態を示す優
先転送状態信号およびチャネル番号を示す優先チャネル
番号とを出力する優先判定回路または入力優先判定回路
および出力優先判定回路および選択器を組合わせた回路
を設けることにより、転送レートが高いがためまたは固
定的な優先順位が低いがために発生するデータオーバー
ランを防止することが可能になるという効果があり、従
って入出力制御装置の性能を向上させることができると
いう効果がある。
【図1】本発明の第一の実施例を示すブロック図であ
る。
る。
【図2】本発明の第二の実施例を示すブロック図であ
る。
る。
【図3】本発明の第三の実施例を示すブロック図であ
る。
る。
【図4】本発明の第四の実施例を示すブロック図であ
る。
る。
1a・1b・1c・1d メモリ書込みデータ 2a・2b・2c・2d メモリ読出しデータ 3a・3b・3c・3d チャネル入力データ 4a・4b・4c・4d チャネル出力データ 5a・5b 転送レート情報 6a・6b・6c・6d 優先転送状態信号 7a・7b・7c・7d 優先チャネル番号 8a 入力チャネル番号 8b 出力チャネル番号 9a 入力動作状態信号 9b 出力動作状態信号 10・11・12・13 入力データバッファ 20・21・22・23 出力データバッファ 30・31・32・33 第一フリップフロップ 40・41・42・43 第二フリップフロップ 50・51・52 優先判定回路 61 入力優先判定回路 71 出力優先判定回路 81・82 チャネルレジスタ 91 入力チャネルレジスタ 92 出力チャネルレジスタ 93 選択器 94 第三フリップフロップ
Claims (4)
- 【請求項1】 複数のチャネルとメモリ装置との間の入
出力データの転送を行うための入出力制御装置であっ
て、前記複数のチャネルの各チャネルから前記メモリ装
置に対して転送する入力データを一時的に格納する入力
データバッファと、前記メモリ装置から前記複数のチャ
ネルの各チャネルに対して転送する出力データを一時的
に格納する出力データバッファと、前記複数のチャネル
の各チャネル毎の入出力データの転送状態を保持する複
数の第一のフリップフロップと、前記複数のチャネルの
各チャネル毎に前記入力データバッファまたは前記出力
データバッファにおけるデータの格納状態を保持する複
数の第二のフリップフロップと、前記第一および第二の
フリップフロップからの信号と前記複数のチャネルの各
チャネル毎の転送レート情報とから前記メモリ装置に対
して書込みまたは読出し動作が可能なチャネルの中で最
も転送レートが高くかつ最も優先順位の高いチャネル番
号を選択して優先転送状態信号および優先チャネル番号
を出力する優先判定回路とを備えることを特徴とする入
出力制御装置。 - 【請求項2】 優先判定回路で選択されたチャネル番号
を保持し前記優先判定回路における次の選択のときの優
先順位の変更の指示を行うチャネルレジスタを備えるこ
とを特徴とする請求項1記載の入出力制御装置。 - 【請求項3】 複数のチャネルとメモリ装置との間の入
出力データの転送を行うための入出力制御装置であっ
て、前記複数のチャネルの各チャネルから前記メモリ装
置に対して転送する入力データを一時的に格納する入力
データバッファと、前記メモリ装置から前記複数のチャ
ネルの各チャネルに対して転送する出力データを一時的
に格納する出力データバッファと、前記複数のチャネル
の各チャネル毎の入出力データの転送状態を保持する複
数の第一のフリップフロップと、前記複数のチャネルの
各チャネル毎に前記入力データバッファまたは前記出力
データバッファにおけるデータの格納状態を保持する複
数の第二のフリップフロップと、前記第一および第二の
フリップフロップからの信号によって前記メモリ装置に
対して書込みまたは読出し動作が可能なチャネルの中で
最も優先順位の高いチャネル番号を選択して優先転送状
態信号および優先チャネル番号を出力する優先判定回路
と、前記優先判定回路で選択されたチャネル番号を保持
し前記優先判定回路における次の選択のときの優先順位
の変更の指示を行うチャネルレジスタとを備えることを
特徴とする入出力制御装置。 - 【請求項4】 複数のチャネルとメモリ装置との間の入
出力データの転送を行うための入出力制御装置であっ
て、前記複数のチャネルの各チャネルから前記メモリ装
置に対して転送する入力データを一時的に格納する入力
データバッファと、前記メモリ装置から前記複数のチャ
ネルの各チャネルに対して転送する出力データを一時的
に格納する出力データバッファと、前記複数のチャネル
の各チャネル毎の入出力データの転送状態を保持する複
数の第一のフリップフロップと、前記複数のチャネルの
各チャネル毎に前記入力データバッファまたは前記出力
データバッファにおけるデータの格納状態を保持する複
数の第二のフリップフロップと、前記第一および第二の
フリップフロップの状態から前記メモリ装置に対する書
込み動作が可能なチャネル中で最も優先順位の高いチャ
ネル番号を選択する入力優先判定回路と、前記第一およ
び第二のフリップフロップの状態から前記メモリ装置に
対して読出し動作が可能なチャネル中で最も優先順位の
高いチャネル番号を選択する出力優先判定回路と、前記
入力優先判定回路で選択されたチャネル番号を保持し前
記入力優先判定回路における次の選択のときの優先順位
の変更の指示を行う入力チャネルレジスタと、前記出力
優先判定回路で選択されたチャネル番号を保持し前記出
力優先判定回路における次の選択のときの優先順位の変
更の指示を行う出力チャネルレジスタと、入力動作状態
信号および前記入力優先判定回路からの入力チャネル番
号と出力動作状態信号および前記出力優先判定回路から
の出力チャネル番号との何れか一方を選択して優先転送
状態信号および優先チャネル番号として出力する選択器
と、前記選択器からの優先転送状態信号を保持して前記
選択器に対して選択信号を送出する第三のフリップフロ
ップとを備えることを特徴とする入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6231993A JPH06274439A (ja) | 1993-03-23 | 1993-03-23 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6231993A JPH06274439A (ja) | 1993-03-23 | 1993-03-23 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06274439A true JPH06274439A (ja) | 1994-09-30 |
Family
ID=13196707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6231993A Withdrawn JPH06274439A (ja) | 1993-03-23 | 1993-03-23 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06274439A (ja) |
-
1993
- 1993-03-23 JP JP6231993A patent/JPH06274439A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4884192A (en) | Information processor capable of data transfer among plural digital data processing units by using an active transmission line having locally controlled storage of data | |
| US7725621B2 (en) | Semiconductor device and data transfer method | |
| JPS63175287A (ja) | 記憶装置 | |
| JPH0146946B2 (ja) | ||
| EP0081358B1 (en) | Data processing system providing improved data transfer between modules | |
| JP2001195353A (ja) | Dma転送システム | |
| JPH06274439A (ja) | 入出力制御装置 | |
| EP0169909A1 (en) | Auxiliary memory device | |
| US4803655A (en) | Data processing system employing a plurality of rapidly switchable pages for providing data transfer between modules | |
| US6085297A (en) | Single-chip memory system including buffer | |
| JPH0512883A (ja) | シーケンシヤルメモリ | |
| JPH07182849A (ja) | Fifoメモリ | |
| KR100219045B1 (ko) | 듀얼채널을 갖는 에프아이 에프오 장치 | |
| JPH0833869B2 (ja) | データ処理装置 | |
| JPH07210446A (ja) | 優先順位判別装置 | |
| JPH0528083A (ja) | 入出力データ転送回路 | |
| JP2001319470A (ja) | Fifo回路 | |
| JP2748404B2 (ja) | 2項データメモリ | |
| JP2008046983A (ja) | 半導体装置 | |
| JPH0414438B2 (ja) | ||
| JPH04333950A (ja) | 情報処理システム | |
| JP2826780B2 (ja) | データ転送方法 | |
| KR0120598B1 (ko) | 메모리 보드의 설계방법 및 장치 | |
| KR910006792B1 (ko) | 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로 | |
| JP2793411B2 (ja) | 入出力処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |