JPH06274468A - コンピュ−タの異常検出方法 - Google Patents
コンピュ−タの異常検出方法Info
- Publication number
- JPH06274468A JPH06274468A JP5062177A JP6217793A JPH06274468A JP H06274468 A JPH06274468 A JP H06274468A JP 5062177 A JP5062177 A JP 5062177A JP 6217793 A JP6217793 A JP 6217793A JP H06274468 A JPH06274468 A JP H06274468A
- Authority
- JP
- Japan
- Prior art keywords
- data
- cpu
- computer
- comparison
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000001514 detection method Methods 0.000 claims description 13
- 230000002159 abnormal effect Effects 0.000 description 10
- 238000012544 monitoring process Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 メインＣＰＵ１１およびサブＣＰＵ１２にお
ける比較処理機能が正常に動作しているかどうかを判断
することができ、システムの安全性を向上させることが
できるコンピュ−タの異常検出方法を提供すること。 【構成】 メインＣＰＵ１１とサブＣＰＵ１２とを備
え、これらＣＰＵのデ−タの相互比較によりこれらＣＰ
Ｕの異常を判断するコンピュ−タの異常検出方法におい
て、デ−タの比較処理の前に一方のデ−タに変更処理を
施しておき、１回目の比較処理の後に前記デ−タを前記
変更処理前のデ−タに戻し、この後再度デ−タの比較処
理を行なうことによりメインＣＰＵ１１およびサブＣＰ
Ｕ１２における異常を判断するコンピュ−タの異常検出
方法。
ける比較処理機能が正常に動作しているかどうかを判断
することができ、システムの安全性を向上させることが
できるコンピュ−タの異常検出方法を提供すること。 【構成】 メインＣＰＵ１１とサブＣＰＵ１２とを備
え、これらＣＰＵのデ−タの相互比較によりこれらＣＰ
Ｕの異常を判断するコンピュ−タの異常検出方法におい
て、デ−タの比較処理の前に一方のデ−タに変更処理を
施しておき、１回目の比較処理の後に前記デ−タを前記
変更処理前のデ−タに戻し、この後再度デ−タの比較処
理を行なうことによりメインＣＰＵ１１およびサブＣＰ
Ｕ１２における異常を判断するコンピュ−タの異常検出
方法。
Description
【０００１】
【産業上の利用分野】本発明はコンピュ−タの異常検出
方法に関し、より詳細には、メインＣＰＵとサブＣＰＵ
とを備え、これらＣＰＵのデ−タの相互比較によりこれ
らＣＰＵの異常を判断するコンピュ−タの異常検出方法
に関する。
方法に関し、より詳細には、メインＣＰＵとサブＣＰＵ
とを備え、これらＣＰＵのデ−タの相互比較によりこれ
らＣＰＵの異常を判断するコンピュ−タの異常検出方法
に関する。
【０００２】
【従来の技術】図３および図４に基づいてこの種のコン
ピュ−タの異常検出方法を簡単に説明する。図３は２Ｃ
ＰＵの相互監視システムを概略的に示したブロック図で
ある。３１はメインＣＰＵ、３２はサブＣＰＵを示して
おり、メインＣＰＵ３１は通信線３１ａを介してサブＣ
ＰＵ３２に接続され、サブＣＰＵ３２は通信線３２ａを
介してメインＣＰＵ３１に接続されている。メインＣＰ
Ｕ３１およびサブＣＰＵ３２には各々デ−タＤ1 〜Ｄn
が入力され、メインＣＰＵ３１からは各部に制御信号Ｃ
1 〜Ｃn が出力されるようになっている。
ピュ−タの異常検出方法を簡単に説明する。図３は２Ｃ
ＰＵの相互監視システムを概略的に示したブロック図で
ある。３１はメインＣＰＵ、３２はサブＣＰＵを示して
おり、メインＣＰＵ３１は通信線３１ａを介してサブＣ
ＰＵ３２に接続され、サブＣＰＵ３２は通信線３２ａを
介してメインＣＰＵ３１に接続されている。メインＣＰ
Ｕ３１およびサブＣＰＵ３２には各々デ−タＤ1 〜Ｄn
が入力され、メインＣＰＵ３１からは各部に制御信号Ｃ
1 〜Ｃn が出力されるようになっている。
【０００３】上記の如く構成された相互監視システムに
おいて、ＣＰＵに異常があるかどうかの判断は以下のよ
うに行なわれる。図４（ａ）はメインＣＰＵ３１に異常
があるかどうかを判断するサブＣＰＵ３２の動作を示し
たフロ−チャ−トであり、図４（ｂ）はサブＣＰＵ３２
に異常があるかどうかを判断するメインＣＰＵ３１の動
作を示したフロ−チャ−トである。
おいて、ＣＰＵに異常があるかどうかの判断は以下のよ
うに行なわれる。図４（ａ）はメインＣＰＵ３１に異常
があるかどうかを判断するサブＣＰＵ３２の動作を示し
たフロ−チャ−トであり、図４（ｂ）はサブＣＰＵ３２
に異常があるかどうかを判断するメインＣＰＵ３１の動
作を示したフロ−チャ−トである。
【０００４】まず、図４（ａ）に基づいてサブＣＰＵ３
２の動作を説明する。２ＣＰＵの相互監視システムでは
サブＣＰＵ３２においてもデ−タＤ1 〜Ｄnを用いてメ
インＣＰＵ３１で実行されるのと全く同じ処理が行なわ
れる（ステップ１１）。次に、ステップ１２ではデ−タ
Ｄ1 〜Ｄn を用いてメインＣＰＵ３１で演算処理された
結果が通信線３１ａを介して取り込まれる。ステップ１
３では、デ−タＤ1 〜Ｄn を用いて自ら演算処理した結
果とメインＣＰＵ３１から取り込んだ処理結果とが一致
しているかどうかが判断される。つまり、前記処理結果
が一致していればメインＣＰＵ３１は正常であると判断
され、一致していなければ異常であると判断される。
２の動作を説明する。２ＣＰＵの相互監視システムでは
サブＣＰＵ３２においてもデ−タＤ1 〜Ｄnを用いてメ
インＣＰＵ３１で実行されるのと全く同じ処理が行なわ
れる（ステップ１１）。次に、ステップ１２ではデ−タ
Ｄ1 〜Ｄn を用いてメインＣＰＵ３１で演算処理された
結果が通信線３１ａを介して取り込まれる。ステップ１
３では、デ−タＤ1 〜Ｄn を用いて自ら演算処理した結
果とメインＣＰＵ３１から取り込んだ処理結果とが一致
しているかどうかが判断される。つまり、前記処理結果
が一致していればメインＣＰＵ３１は正常であると判断
され、一致していなければ異常であると判断される。
【０００５】次に、図４（ｂ）に基づいてメインＣＰＵ
３１の動作を説明する。まず、ステップ２１ではデ−タ
Ｄ1 〜Ｄn を用いて演算処理が行なわれ、次に、ステッ
プ２２ではサブＣＰＵ３２で演算処理された結果が通信
線３２ａを介して取り込まれる。次いで、ステップ２３
ではデ−タＤ1 〜Ｄn を用いて自ら演算処理した結果と
サブＣＰＵ３２から取り込んだ処理結果とが一致してい
るかどうかが判断される。ステップ２３において前記処
理結果が一致していればサブＣＰＵ３２は正常であると
判断され、一致していなければ異常であると判断され
る。
３１の動作を説明する。まず、ステップ２１ではデ−タ
Ｄ1 〜Ｄn を用いて演算処理が行なわれ、次に、ステッ
プ２２ではサブＣＰＵ３２で演算処理された結果が通信
線３２ａを介して取り込まれる。次いで、ステップ２３
ではデ−タＤ1 〜Ｄn を用いて自ら演算処理した結果と
サブＣＰＵ３２から取り込んだ処理結果とが一致してい
るかどうかが判断される。ステップ２３において前記処
理結果が一致していればサブＣＰＵ３２は正常であると
判断され、一致していなければ異常であると判断され
る。
【０００６】
【発明が解決しようとする課題】以上説明したように従
来のコンピュ−タの異常検出方法においては、メインＣ
ＰＵ３１およびサブＣＰＵ３２の各々においてメインＣ
ＰＵ３１で演算処理された結果とサブＣＰＵ３２で演算
処理された結果とが一致しているかどうかが判断され、
メインＣＰＵ３１およびサブＣＰＵ３２の異常・正常が
判断されている。しかし、このようなコンピュ−タの異
常検出方法には、もし、前記処理結果どうしを比較する
比較処理（ステップ１３およびステップ２３）が正しく
機能しなければ、ＣＰＵの正常・異常を正確に判断する
ことができなくなるという課題がある。
来のコンピュ−タの異常検出方法においては、メインＣ
ＰＵ３１およびサブＣＰＵ３２の各々においてメインＣ
ＰＵ３１で演算処理された結果とサブＣＰＵ３２で演算
処理された結果とが一致しているかどうかが判断され、
メインＣＰＵ３１およびサブＣＰＵ３２の異常・正常が
判断されている。しかし、このようなコンピュ−タの異
常検出方法には、もし、前記処理結果どうしを比較する
比較処理（ステップ１３およびステップ２３）が正しく
機能しなければ、ＣＰＵの正常・異常を正確に判断する
ことができなくなるという課題がある。
【０００７】最近は多方面に多量のコンピュ−タが使用
され、そのシステム構成も複雑となっており、該システ
ムの高い安全性を確保することが重要となっている。安
全性の確保にこれで十分という基準はない。安全性は向
上させることができれば出来るほどよい。つまり、より
一層の安全性を確保するには、前記比較処理が正常に機
能しているかどうかを確認した後、上記した従来の異常
検出方法を実施することが望ましい。
され、そのシステム構成も複雑となっており、該システ
ムの高い安全性を確保することが重要となっている。安
全性の確保にこれで十分という基準はない。安全性は向
上させることができれば出来るほどよい。つまり、より
一層の安全性を確保するには、前記比較処理が正常に機
能しているかどうかを確認した後、上記した従来の異常
検出方法を実施することが望ましい。
【０００８】本発明は上記課題に鑑みなされたものであ
り、２ＣＰＵの処理結果が一致しているかどうかを判断
する比較処理が正常に機能しているかどうかをチェック
することで各ＣＰＵにおけるコンピュ−タの異常検出機
能の正常・異常を検出し、システムの安全性を向上させ
ることができるコンピュ−タの異常検出方法を提供する
ことを目的としている。
り、２ＣＰＵの処理結果が一致しているかどうかを判断
する比較処理が正常に機能しているかどうかをチェック
することで各ＣＰＵにおけるコンピュ−タの異常検出機
能の正常・異常を検出し、システムの安全性を向上させ
ることができるコンピュ−タの異常検出方法を提供する
ことを目的としている。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るコンピュ−タの異常検出方法は、メイン
ＣＰＵとサブＣＰＵとを備え、これらＣＰＵのデ−タの
相互比較によりＣＰＵの異常を判断するコンピュ−タの
異常検出方法において、デ−タの比較処理の前に一方の
デ−タに変更処理を施しておき、１回目の比較処理の後
に前記デ−タを前記変更処理前のデ−タに戻し、この後
再度デ−タの比較処理を行なうことにより前記ＣＰＵの
異常を判断することを特徴としている。
に本発明に係るコンピュ−タの異常検出方法は、メイン
ＣＰＵとサブＣＰＵとを備え、これらＣＰＵのデ−タの
相互比較によりＣＰＵの異常を判断するコンピュ−タの
異常検出方法において、デ−タの比較処理の前に一方の
デ−タに変更処理を施しておき、１回目の比較処理の後
に前記デ−タを前記変更処理前のデ−タに戻し、この後
再度デ−タの比較処理を行なうことにより前記ＣＰＵの
異常を判断することを特徴としている。
【００１０】
【作用】本発明に係るコンピュ−タの異常検出方法にお
いては、デ−タの比較処理の前に一方のデ−タに変更処
理が施され、１回目の比較処理が行なわれる。その後、
前記デ−タが前記変更処理前のデ−タに戻され、再度比
較処理が行なわれる。このようにすると、１回目の比較
処理でデ−タが一致していると判断されると、コンピュ
−タにおける比較処理が正常に機能していないことがわ
かり、一方、１回目の比較処理でデ−タが異なっている
と判断され、２回目の比較処理でデ−タが一致している
と判断されると、コンピュ−タにおける比較処理が正常
に機能していることがわかる。
いては、デ−タの比較処理の前に一方のデ−タに変更処
理が施され、１回目の比較処理が行なわれる。その後、
前記デ−タが前記変更処理前のデ−タに戻され、再度比
較処理が行なわれる。このようにすると、１回目の比較
処理でデ−タが一致していると判断されると、コンピュ
−タにおける比較処理が正常に機能していないことがわ
かり、一方、１回目の比較処理でデ−タが異なっている
と判断され、２回目の比較処理でデ−タが一致している
と判断されると、コンピュ−タにおける比較処理が正常
に機能していることがわかる。
【００１１】
【実施例】以下、本発明に係るコンピュ−タの異常検出
方法の実施例を図面に基づいて説明する。図１は実施例
に係る２ＣＰＵの相互監視システムを概略的に示したブ
ロック図である。その構成は図３に示した従来例におけ
る構成と同様であり、異なる点は、従来例におけるメイ
ンＣＰＵ３１が実施例ではメインＣＰＵ１１となり、サ
ブＣＰＵ３２がサブＣＰＵ１２となっている点のみであ
る。
方法の実施例を図面に基づいて説明する。図１は実施例
に係る２ＣＰＵの相互監視システムを概略的に示したブ
ロック図である。その構成は図３に示した従来例におけ
る構成と同様であり、異なる点は、従来例におけるメイ
ンＣＰＵ３１が実施例ではメインＣＰＵ１１となり、サ
ブＣＰＵ３２がサブＣＰＵ１２となっている点のみであ
る。
【００１２】上記の如く構成された２ＣＰＵの相互監視
システムにおいて、コンピュ−タの正常・異常の検出は
以下のようにして行なわれる。実施例における相互監視
システムでは、最初に各ＣＰＵにおける比較処理が正常
に機能しているかどうかのチェックが行なわれる。そし
て、該チェックにより前記比較処理が正常に機能してい
ることを確認した後、「従来の技術」のところで説明し
た異常検出処理、すなわち各ＣＰＵにおいて自らが演算
処理した結果ともう一方のＣＰＵで演算処理された結果
とを比較する処理が行なわれ、各ＣＰＵの正常・異常が
判断される。
システムにおいて、コンピュ−タの正常・異常の検出は
以下のようにして行なわれる。実施例における相互監視
システムでは、最初に各ＣＰＵにおける比較処理が正常
に機能しているかどうかのチェックが行なわれる。そし
て、該チェックにより前記比較処理が正常に機能してい
ることを確認した後、「従来の技術」のところで説明し
た異常検出処理、すなわち各ＣＰＵにおいて自らが演算
処理した結果ともう一方のＣＰＵで演算処理された結果
とを比較する処理が行なわれ、各ＣＰＵの正常・異常が
判断される。
【００１３】図２は前記比較処理が正常に機能している
かどうかを判断するためのフロ−チャ−トを示したもの
であり、該フロ−チャ−トはメインＣＰＵ１１およびサ
ブＣＰＵ１２に共通である。まず、ステップ１において
入力されるデ−タに対してデ−タ数を１つ減らす、ある
いは１つ増やす、またはデ−タに一定数を増減する等の
操作が施され、デ−タＤ（＝Ｄ1 〜Ｄn ）とは異なるデ
−タＤ′が作成される。次にステップ２では、チェック
用フラグに“０”がセットされる。次いでステップ３に
おいて、デ−タＤとデ−タＤ′との比較処理が行なわれ
る。該比較処理においてデ−タが一致していると判断さ
れた場合はステップ４に移り、デ−タが異なっていると
判断された場合はステップ５に移る。ステップ４ではチ
ェック用フラグのセット状態が判断され、該フラグに
“１”がセットされていれば後記するステップ５及びス
テップ６における処理を経ていることとなり、各ＣＰＵ
における比較処理が正常に機能していると判断され、前
記フラグに“０”がセットされていると前記ステップ１
における処理はされているが前記ステップ５における処
理はされていないこととなるので前記比較処理機能が異
常であると判断される。
かどうかを判断するためのフロ−チャ−トを示したもの
であり、該フロ−チャ−トはメインＣＰＵ１１およびサ
ブＣＰＵ１２に共通である。まず、ステップ１において
入力されるデ−タに対してデ−タ数を１つ減らす、ある
いは１つ増やす、またはデ−タに一定数を増減する等の
操作が施され、デ−タＤ（＝Ｄ1 〜Ｄn ）とは異なるデ
−タＤ′が作成される。次にステップ２では、チェック
用フラグに“０”がセットされる。次いでステップ３に
おいて、デ−タＤとデ−タＤ′との比較処理が行なわれ
る。該比較処理においてデ−タが一致していると判断さ
れた場合はステップ４に移り、デ−タが異なっていると
判断された場合はステップ５に移る。ステップ４ではチ
ェック用フラグのセット状態が判断され、該フラグに
“１”がセットされていれば後記するステップ５及びス
テップ６における処理を経ていることとなり、各ＣＰＵ
における比較処理が正常に機能していると判断され、前
記フラグに“０”がセットされていると前記ステップ１
における処理はされているが前記ステップ５における処
理はされていないこととなるので前記比較処理機能が異
常であると判断される。
【００１４】ステップ５ではステップ３で変更されたデ
−タが元に戻されデ−タＤ′の内容がデ−タＤの内容と
同じにされる。次にステップ６ではチェック用フラグが
“１”にセットされる。その後、ステップ７においてデ
−タの比較が行なわれ、デ−タＤとデ−タＤ′とが一致
しているかどうかが判断される。ステップ７において、
デ−タが異なっていれば各ＣＰＵにおける比較処理機能
が異常であると判断され、一致していればステップ３に
戻って再びデ−タの比較が行なわれる。
−タが元に戻されデ−タＤ′の内容がデ−タＤの内容と
同じにされる。次にステップ６ではチェック用フラグが
“１”にセットされる。その後、ステップ７においてデ
−タの比較が行なわれ、デ−タＤとデ−タＤ′とが一致
しているかどうかが判断される。ステップ７において、
デ−タが異なっていれば各ＣＰＵにおける比較処理機能
が異常であると判断され、一致していればステップ３に
戻って再びデ−タの比較が行なわれる。
【００１５】上記したことから解るように、各ＣＰＵに
おける比較処理機能が異常であれば、ステップ３におい
てデ−タＤとデ−タＤ′とが一致していると判断され、
処理はステップ４に進みチェック用フラグのセット状態
が判断される。その場合、前記フラグにはステップ２に
おいて“０”がセットされているので、前記フラグは
“０”であると判断され、比較処理機能が異常であるこ
とが検出される。
おける比較処理機能が異常であれば、ステップ３におい
てデ−タＤとデ−タＤ′とが一致していると判断され、
処理はステップ４に進みチェック用フラグのセット状態
が判断される。その場合、前記フラグにはステップ２に
おいて“０”がセットされているので、前記フラグは
“０”であると判断され、比較処理機能が異常であるこ
とが検出される。
【００１６】一方、各ＣＰＵにおける比較処理機能が正
常であれば、ステップ３における１回目のデ−タの比較
ではデ−タが異なっていると判断され、ステップ５およ
びステップ６を介し、ステップ７において再び比較処理
が行なわれる。このとき、ステップ５でデータが元のデ
−タに戻され、ステップ６でチェック用フラグには
“１”がセットされているのでステップ７ではデ−タが
一致していると判断され、処理はステップ３を介してス
テップ４に進み、前記チェック用フラグが“１”である
と判断され、比較処理機能が正常に動作していることが
検出される。
常であれば、ステップ３における１回目のデ−タの比較
ではデ−タが異なっていると判断され、ステップ５およ
びステップ６を介し、ステップ７において再び比較処理
が行なわれる。このとき、ステップ５でデータが元のデ
−タに戻され、ステップ６でチェック用フラグには
“１”がセットされているのでステップ７ではデ−タが
一致していると判断され、処理はステップ３を介してス
テップ４に進み、前記チェック用フラグが“１”である
と判断され、比較処理機能が正常に動作していることが
検出される。
【００１７】以上説明したように実施例に係るコンピュ
−タの異常検出方法を用いれば、メインＣＰＵ１１およ
びサブＣＰＵ１２の各ＣＰＵにおける比較処理機能が正
常に機能しているかどうかを判断することができる。こ
れにより、各ＣＰＵにおけるコンピュ−タの異常検出機
能が正常に動作しているかどうかを判断することがで
き、システムの安全性を向上させることができる。
−タの異常検出方法を用いれば、メインＣＰＵ１１およ
びサブＣＰＵ１２の各ＣＰＵにおける比較処理機能が正
常に機能しているかどうかを判断することができる。こ
れにより、各ＣＰＵにおけるコンピュ−タの異常検出機
能が正常に動作しているかどうかを判断することがで
き、システムの安全性を向上させることができる。
【００１８】
【発明の効果】以上詳述したように本発明に係るコンピ
ュ−タの異常検出方法を用いれば、メインＣＰＵおよび
サブＣＰＵの各ＣＰＵにおける比較処理機能が正常に機
能しているかどうかを判断することができ、システムの
安全性を向上させることができる。
ュ−タの異常検出方法を用いれば、メインＣＰＵおよび
サブＣＰＵの各ＣＰＵにおける比較処理機能が正常に機
能しているかどうかを判断することができ、システムの
安全性を向上させることができる。
【図１】本発明に係るコンピュ−タの異常検出方法の実
施例を概略的に示したブロック図である。
施例を概略的に示したブロック図である。
【図２】比較処理が正常に機能しているかどうかを判断
するためのフロ−チャ−トである。
するためのフロ−チャ−トである。
【図３】従来のコンピュ−タの異常検出方法を概略的に
示したブロック図である。
示したブロック図である。
【図４】従来のコンピュ−タの異常検出方法を示したフ
ロ−チャ−トであり、（ａ）はサブＣＰＵの動作を示
し、（ｂ）はメインＣＰＵの動作を示している。
ロ−チャ−トであり、（ａ）はサブＣＰＵの動作を示
し、（ｂ）はメインＣＰＵの動作を示している。
１１ メインＣＰＵ １２ サブＣＰＵ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤本 正彦 兵庫県神戸市兵庫区御所通１丁目２番28号 富士通テン株式会社内
Claims (1)
- 【請求項１】 メインＣＰＵとサブＣＰＵとを備え、こ
れらＣＰＵのデ−タの相互比較によりこれらＣＰＵの異
常を判断するコンピュ−タの異常検出方法において、デ
−タの比較処理の前に一方のデ−タに変更処理を施して
おき、１回目の比較処理の後に前記デ−タを前記変更処
理前のデ−タに戻し、この後再度デ−タの比較処理を行
なうことにより前記ＣＰＵの異常を判断することを特徴
とするコンピュ−タの異常検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5062177A JPH06274468A (ja) | 1993-03-22 | 1993-03-22 | コンピュ−タの異常検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5062177A JPH06274468A (ja) | 1993-03-22 | 1993-03-22 | コンピュ−タの異常検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06274468A true JPH06274468A (ja) | 1994-09-30 |
Family
ID=13192587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5062177A Withdrawn JPH06274468A (ja) | 1993-03-22 | 1993-03-22 | コンピュ−タの異常検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06274468A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6230094B1 (en) | 1998-04-13 | 2001-05-08 | Denso Corporation | Electronic control system and method having monitor program |
-
1993
- 1993-03-22 JP JP5062177A patent/JPH06274468A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6230094B1 (en) | 1998-04-13 | 2001-05-08 | Denso Corporation | Electronic control system and method having monitor program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN118689807B (zh) | 一种处理器锁步系统、方法、设备及存储介质 | |
| US6317861B1 (en) | Delay verification device for logic circuit and delay verification method therefor | |
| JPH06274361A (ja) | 車両制御用コンピュータシステム | |
| US5490267A (en) | Method for distinguishing between a 386-type central processing unit and A 286-type central processing unit | |
| JP3169930B2 (ja) | テストパタン自動生成装置及びテストパタン自動生成方法 | |
| JP2000259444A (ja) | データ処理装置及びその試験方法 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JP3555881B2 (ja) | 演算回路とそのエラー検出方法 | |
| JPH064336A (ja) | 情報処理装置 | |
| JPS6111853A (ja) | 情報処理装置 | |
| JP3065492U (ja) | コマンド処理装置 | |
| JP3110222B2 (ja) | マイクロコンピュータ | |
| JP3114909B2 (ja) | プログラマブルコントローラの演算エラー処理方法 | |
| JPS6029413B2 (ja) | 演算回路のエラ−・チェック方式 | |
| JPH06175888A (ja) | 異常アクセス検出回路 | |
| JP2679685B2 (ja) | コアファイル生成方式 | |
| JPS59178536A (ja) | 複数デ−タの零値判定方式 | |
| JP2609768B2 (ja) | 制御情報読出しデータの誤り検出方式 | |
| JPS63208918A (ja) | 入力デ−タ制御回路 | |
| JPH08235075A (ja) | 演算処理装置 | |
| JPH0311434A (ja) | プログラム異常シーケンス検出方式 | |
| JPS63124156A (ja) | メモリエラ−検知方法 | |
| JPH0512369A (ja) | テストパタン作成方式 | |
| JP2000040036A (ja) | メモリチェック回路 | |
| JPH05113936A (ja) | メモリエラー検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |