JPS6111853A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6111853A JPS6111853A JP59131710A JP13171084A JPS6111853A JP S6111853 A JPS6111853 A JP S6111853A JP 59131710 A JP59131710 A JP 59131710A JP 13171084 A JP13171084 A JP 13171084A JP S6111853 A JPS6111853 A JP S6111853A
- Authority
- JP
- Japan
- Prior art keywords
- data
- program
- register
- test
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、処理データの内容の妥当性を検査する独立の
機構を持つ情報処理装置に関する。
機構を持つ情報処理装置に関する。
情報処理装置の処理の信頼性を維持する為に、被処理デ
ータの妥当性の検査が行われる。
ータの妥当性の検査が行われる。
一般に、パリティ検査に代表されるような、データの形
式的検査については、情報処理装置内の諸要所に、いわ
ゆるハードウェア構成の検査回路が設けられ、プログラ
ムによる該データの本来の処理と並行して検査が実行さ
れるように構成されている。
式的検査については、情報処理装置内の諸要所に、いわ
ゆるハードウェア構成の検査回路が設けられ、プログラ
ムによる該データの本来の処理と並行して検査が実行さ
れるように構成されている。
本発明は、例えばデータの内容が情報処理装置の扱う数
値範囲にあるか等の、データの内容的妥当性検査を行う
手段に関する。
値範囲にあるか等の、データの内容的妥当性検査を行う
手段に関する。
〔従来の技術と発明が解決しようとする問題点〕従来の
情報処理装置においては、データの内容的妥当性検査を
直接実施するハードウェア機構が無く、検査はプログラ
ムに任されているので、そのような検査を必要とする場
合には、データ処理プログラム中に、検査の為のプログ
ラムを挿入する必要があった・ そのために、単なる検査の為に処理時間を費やし、本来
の目的の処理からみれば処理効率を低下させる結果とな
っていた。
情報処理装置においては、データの内容的妥当性検査を
直接実施するハードウェア機構が無く、検査はプログラ
ムに任されているので、そのような検査を必要とする場
合には、データ処理プログラム中に、検査の為のプログ
ラムを挿入する必要があった・ そのために、単なる検査の為に処理時間を費やし、本来
の目的の処理からみれば処理効率を低下させる結果とな
っていた。
又、検査プログラムを挿入することが望ましい個所を見
逃した場合には、そのプログラムを実行して、不肖な内
容のデータに遭遇した場合に、プログラマが予測しなか
ったような処理結果を生じることがあめ、そのような予
測しない現象の原因究明は一般に比較的困難であるので
、該データ処理の効率を甚だしく低下させる結果になる
ことがあった。
逃した場合には、そのプログラムを実行して、不肖な内
容のデータに遭遇した場合に、プログラマが予測しなか
ったような処理結果を生じることがあめ、そのような予
測しない現象の原因究明は一般に比較的困難であるので
、該データ処理の効率を甚だしく低下させる結果になる
ことがあった。
本発明は前記の問題点を解決するための手段として、プ
ログラムを実行してデータを処理するために、主記憶装
置から該データを読み出す場合において、１以上の照合
パターンを保持し、該データの内容が、該照合パターン
の少なくとも１個と一致したときは割込み信号を発生す
る検査手段を有し、上記プログラムの実行と並行して該
検査手段が動作するように構成された情報処理装置・を
提供する。
ログラムを実行してデータを処理するために、主記憶装
置から該データを読み出す場合において、１以上の照合
パターンを保持し、該データの内容が、該照合パターン
の少なくとも１個と一致したときは割込み信号を発生す
る検査手段を有し、上記プログラムの実行と並行して該
検査手段が動作するように構成された情報処理装置・を
提供する。
即ち、例えばハードウェアで構成された検査機構を設け
、この検査機構は不当な内容に該当する１以上の照合パ
ターンを記憶して、処理のために主記憶装置から読み出
したデータと照合し、一致した場合には割込み信号を発
生する。
、この検査機構は不当な内容に該当する１以上の照合パ
ターンを記憶して、処理のために主記憶装置から読み出
したデータと照合し、一致した場合には割込み信号を発
生する。
一般に行われているように、割込み信号は情報処理装置
で実行さているプログラムを中断させて、他の所定のプ
ログラムの実行を強制的に開始させる信号であり、該プ
ログラムにより適当なエラー処理等が可能である。
で実行さているプログラムを中断させて、他の所定のプ
ログラムの実行を強制的に開始させる信号であり、該プ
ログラムにより適当なエラー処理等が可能である。
上記の検査機構による検査動作は、データ処理プログラ
ムの実行を妨げるこ、と無く、プログラムの実行と独立
に並行動作するように構成されるので、検査のためにデ
ータ処理の効率を低下させることは無い。
ムの実行を妨げるこ、と無く、プログラムの実行と独立
に並行動作するように構成されるので、検査のためにデ
ータ処理の効率を低下させることは無い。
更に、このような検査機構がある場合には、照合パター
ンの１つを予め主記憶装置の所要記憶領域の各語に記憶
させておくことにより、その後該領域のデータを処理す
る場合に、処理している領域部分は有効なデータを入力
済か否かを自動的に検査する等に利用することができる
。
ンの１つを予め主記憶装置の所要記憶領域の各語に記憶
させておくことにより、その後該領域のデータを処理す
る場合に、処理している領域部分は有効なデータを入力
済か否かを自動的に検査する等に利用することができる
。
図は本発明の一実施例を示す。
主記憶装２１はデータ等を記憶する。情報処理装置２は
公知の方法でプログラムを実行し、処理の対象となるデ
ータを主記憶装置１から読み出すと、レジスタ３に受信
する。
公知の方法でプログラムを実行し、処理の対象となるデ
ータを主記憶装置１から読み出すと、レジスタ３に受信
する。
レジスタ３のデータは、情報処理装置２の本体部１０に
転送されて公知の方式で演算等の処理が行われると共に
、検査機構４に入力される。
転送されて公知の方式で演算等の処理が行われると共に
、検査機構４に入力される。
検査機構４はレジスタ５にデータを保持し、レジスタ５
の内容と照合パターンメモリ６から読み出す照合パター
ンとを比較回路７で比較し、不一致であれば次の照合パ
ターンを照合パターンメモリ６から読み出して比較回路
７に入力する。このようにして照合パターンメモリ６の
全照合パターンと比較をした結果、一致が無い場合は検
査を終わる。
の内容と照合パターンメモリ６から読み出す照合パター
ンとを比較回路７で比較し、不一致であれば次の照合パ
ターンを照合パターンメモリ６から読み出して比較回路
７に入力する。このようにして照合パターンメモリ６の
全照合パターンと比較をした結果、一致が無い場合は検
査を終わる。
比較回路７の比較で一致があると、その時点で検査を停
止し、一致信号を割込み信号８として出力することによ
り、情報処理装置２の本体部１０に割込みを要求する。
止し、一致信号を割込み信号８として出力することによ
り、情報処理装置２の本体部１０に割込みを要求する。
割込みにより本体部１０ではエラー処理プログラムが起
動し、処理中のデータの後始末及びエラー原因究明のた
めの状況データの収集等を行うようにすることができる
。
動し、処理中のデータの後始末及びエラー原因究明のた
めの状況データの収集等を行うようにすることができる
。
照合パターンメモリは、例えば読出し専用記憶装置で構
成され、１又は複数の照合パターンを記憶する。１つの
照合パターンはレジスタ３に読みだされるデータと同じ
か又はそれより少ないビット数で構成され、例えば一般
に整数として使用されない°１００００・・・−０００
”等が検査すべきパターンとなる。
成され、１又は複数の照合パターンを記憶する。１つの
照合パターンはレジスタ３に読みだされるデータと同じ
か又はそれより少ないビット数で構成され、例えば一般
に整数として使用されない°１００００・・・−０００
”等が検査すべきパターンとなる。
以上の説明から明らかなように本発明によれば、データ
処理の効率を低下すること無く、データの内容的妥当性
の検査が可能となるので、情報処理装置の性能、信頼性
を改善するという著しい工業的効果がある。
処理の効率を低下すること無く、データの内容的妥当性
の検査が可能となるので、情報処理装置の性能、信頼性
を改善するという著しい工業的効果がある。
図は本発明の一実施例構成のブロック図である。
図において、
１は主記憶装置、 ２は情報処理装置、３．５はレ
ジスタ、 ４は検査機構、６は照合パターンメモリ
、 ７は比較回路、 １０は本体部を示す。 代理人 弁理士 検量 宏四部 一３０≦
ジスタ、 ４は検査機構、６は照合パターンメモリ
、 ７は比較回路、 １０は本体部を示す。 代理人 弁理士 検量 宏四部 一３０≦
Claims (1)
- プログラムを実行してデータを処理するために、主記憶
装置から該データを読み出す場合において、１以上の照
合パターンを保持して、該データの内容が、該照合パタ
ーンの少なくとも１個と一致したときは割込み信号を発
生する検査手段を有し、上記プログラムの実行と並行し
て該検査手段が動作するように構成されてなることを特
徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59131710A JPS6111853A (ja) | 1984-06-26 | 1984-06-26 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59131710A JPS6111853A (ja) | 1984-06-26 | 1984-06-26 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6111853A true JPS6111853A (ja) | 1986-01-20 |
Family
ID=15064384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59131710A Pending JPS6111853A (ja) | 1984-06-26 | 1984-06-26 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6111853A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6459522A (en) * | 1987-08-31 | 1989-03-07 | Nec Corp | System for checking data in data processing system |
| JPH0348939A (ja) * | 1989-07-17 | 1991-03-01 | Fujitsu Ltd | プログラムデバッグ時におけるデータ未設定領域の参照チェック方式 |
| JPH05269070A (ja) * | 1992-03-25 | 1993-10-19 | Hinode Kk | モップの糸束取付け用ホルダ |
| JP2008075401A (ja) * | 2006-09-25 | 2008-04-03 | Jfe Metal Products & Engineering Inc | 防護柵用ブラケット体及び防護柵 |
-
1984
- 1984-06-26 JP JP59131710A patent/JPS6111853A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6459522A (en) * | 1987-08-31 | 1989-03-07 | Nec Corp | System for checking data in data processing system |
| JPH0348939A (ja) * | 1989-07-17 | 1991-03-01 | Fujitsu Ltd | プログラムデバッグ時におけるデータ未設定領域の参照チェック方式 |
| JPH05269070A (ja) * | 1992-03-25 | 1993-10-19 | Hinode Kk | モップの糸束取付け用ホルダ |
| JP2008075401A (ja) * | 2006-09-25 | 2008-04-03 | Jfe Metal Products & Engineering Inc | 防護柵用ブラケット体及び防護柵 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0481932A (ja) | 割込みコントローラ | |
| US3618042A (en) | Error detection and instruction reexecution device in a data-processing apparatus | |
| US5490267A (en) | Method for distinguishing between a 386-type central processing unit and A 286-type central processing unit | |
| JPS57164347A (en) | Undefined instruction detector for one chip microcomputer | |
| JPH05216721A (ja) | 電子計算機 | |
| JPS5922142A (ja) | デ−タ処理装置 | |
| JP2795332B2 (ja) | ループ処理誤り検出装置 | |
| JPH0314148A (ja) | プログラム破壊検出装置 | |
| KR20020054519A (ko) | 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법. | |
| JPS638949A (ja) | プログラムの検査装置 | |
| JPH0147818B2 (ja) | ||
| JPS59123055A (ja) | 命令処理方式 | |
| JPS59112494A (ja) | メモリテスト方式 | |
| JP2982181B2 (ja) | 中央処理装置 | |
| JPS5916058A (ja) | プログラム | |
| JPH02271432A (ja) | マイクロコード試験方法及びその装置 | |
| JPH0333939A (ja) | マイクロプロセッサ | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPS58161047A (ja) | 計算機のプログラム例外検出方法 | |
| JPS59211149A (ja) | コンペアストツプ方式 | |
| JPS62224833A (ja) | デ−タ形式の適否検査方式 | |
| JPH01207861A (ja) | 記憶制御方式 | |
| JPH04284544A (ja) | マイクロコントローラ | |
| JPH01222358A (ja) | 入出力装置の機番誤り検出方式 | |
| JPS6011945A (ja) | デバッグ装置 |