JPS6029413B2 - 演算回路のエラ−・チェック方式 - Google Patents
演算回路のエラ−・チェック方式Info
- Publication number
- JPS6029413B2 JPS6029413B2 JP53033413A JP3341378A JPS6029413B2 JP S6029413 B2 JPS6029413 B2 JP S6029413B2 JP 53033413 A JP53033413 A JP 53033413A JP 3341378 A JP3341378 A JP 3341378A JP S6029413 B2 JPS6029413 B2 JP S6029413B2
- Authority
- JP
- Japan
- Prior art keywords
- parity
- data
- circuit
- parity information
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Description
【発明の詳細な説明】
本発は情報処理装置等における演算回路のエラー・チェ
ック方式に関するものである。
ック方式に関するものである。
情報処理装置等において、処理されるデータには、その
データの信頼性を高くするために、パリティ情報を印加
してこれをデータ処理の単位として取扱うことが多い。
データの信頼性を高くするために、パリティ情報を印加
してこれをデータ処理の単位として取扱うことが多い。
そして、このようなパリティ情報を持ったデータを演算
する際には、パリティ検査回路により入力データのパリ
ティ検査を行うのが一般的である。そして演算回路の出
力側で、パリティを発生し、これを演算結果のデータに
付加して送出する。勿論、演算においても、パリティを
付加して演算すれば、演算結果の信頼度は高められる。
しかし、データとともにパリティも演算すれば、演算回
路が膨大となり、装置が小型化できない。したがって、
従来の演算回路では、パリティ・ビット以外のデータ・
ビットについて演算を行い、演算回路の出力には、パリ
ティ生成回路によりパリティ情報を付加して出力データ
・バス上に送出する。
する際には、パリティ検査回路により入力データのパリ
ティ検査を行うのが一般的である。そして演算回路の出
力側で、パリティを発生し、これを演算結果のデータに
付加して送出する。勿論、演算においても、パリティを
付加して演算すれば、演算結果の信頼度は高められる。
しかし、データとともにパリティも演算すれば、演算回
路が膨大となり、装置が小型化できない。したがって、
従来の演算回路では、パリティ・ビット以外のデータ・
ビットについて演算を行い、演算回路の出力には、パリ
ティ生成回路によりパリティ情報を付加して出力データ
・バス上に送出する。
このような演算回路においては、万一、演算回路に故障
が生じ、演算回路が誤った演算結果を出力した場合、パ
リティ生成回路は誤った演算結果にもとづいて生成する
。
が生じ、演算回路が誤った演算結果を出力した場合、パ
リティ生成回路は誤った演算結果にもとづいて生成する
。
この場合、出力データ・バス上のデータは、これをパリ
ティ検査してもエラーとはならないようなデータである
から、演算回路の故障は検知されないことになる。本発
明の目的は、このような欠点を除くため、上記のように
パリティ・ビット以外のデータ・ビットについて演算を
行い、出力側でパリティ情報を発生させて付加するよう
な演算回路において、エラーを検知できるようなチェー
ック方式を提供することにある。
ティ検査してもエラーとはならないようなデータである
から、演算回路の故障は検知されないことになる。本発
明の目的は、このような欠点を除くため、上記のように
パリティ・ビット以外のデータ・ビットについて演算を
行い、出力側でパリティ情報を発生させて付加するよう
な演算回路において、エラーを検知できるようなチェー
ック方式を提供することにある。
本発明は、パリティ情報を含む第１の入力データ・バス
上のデータを第１の演算用レジス外こ取込み、あらかじ
め所定のデータがセットされている第２の演算用レジス
タのデータか、あるいは第２の入力データ・バス上のデ
ータとの論理演算を実行し、該論理演算結果とともに、
談論理演算結果のパリティ情報を出力データ・バス上に
出力するように構成された論理演算回路において、前記
第１の演算用レジスタにセットされたパリティ情報と、
前記出力データ・バスのパリティ情報とを比較するパリ
ティ情報比較回路を有し、前記論理演算回路を通して前
記入力データ・バス上のデータを転送する際に前記パリ
ティ情報比較回路の比較結果をチェックすることにより
、前記演算回路の誤りをチェックするようにしたもので
、以下、実施例を図面によ説明する。
上のデータを第１の演算用レジス外こ取込み、あらかじ
め所定のデータがセットされている第２の演算用レジス
タのデータか、あるいは第２の入力データ・バス上のデ
ータとの論理演算を実行し、該論理演算結果とともに、
談論理演算結果のパリティ情報を出力データ・バス上に
出力するように構成された論理演算回路において、前記
第１の演算用レジスタにセットされたパリティ情報と、
前記出力データ・バスのパリティ情報とを比較するパリ
ティ情報比較回路を有し、前記論理演算回路を通して前
記入力データ・バス上のデータを転送する際に前記パリ
ティ情報比較回路の比較結果をチェックすることにより
、前記演算回路の誤りをチェックするようにしたもので
、以下、実施例を図面によ説明する。
図において、入力データ・バスＤＩＮのデータはしジス
タＸ−ＲＥＧに取込まれ、このうちパリティ・ビットを
除いた部分としジスタＹ一ＲＥＧのパリティ・ビット以
外の部分との間で演算が行われる。
タＸ−ＲＥＧに取込まれ、このうちパリティ・ビットを
除いた部分としジスタＹ一ＲＥＧのパリティ・ビット以
外の部分との間で演算が行われる。
なお、入力データのパリティ情報１および２は、それぞ
れパリティ検査回路ＰＣＨＫにより、パリティ検査が行
われる。演算出力には、パリティ生成回路３によってパ
リティ情報Ｐが付加される。
れパリティ検査回路ＰＣＨＫにより、パリティ検査が行
われる。演算出力には、パリティ生成回路３によってパ
リティ情報Ｐが付加される。
本発明においては、さらにパリティ情報比較回路４が具
備され、演算モードＭＤによって入力側のレジスタＸ−
ＲＥＧのパリティ情報１と出力側のパリティ情報が一致
すべきか、あるいは不一致となるべきかが検査される。
備され、演算モードＭＤによって入力側のレジスタＸ−
ＲＥＧのパリティ情報１と出力側のパリティ情報が一致
すべきか、あるいは不一致となるべきかが検査される。
例えば、一般に、回路構成を簡略するために、図に示す
ような演算回路をデータの転送のために用いることが、
このような場合には、演算モードＭＤな入力データ・バ
スＤＩＮ→レジスタＸ−ＲＥＧ→出力データ・バスＤＯ
ＵＴへの転送モードであり、レジスタＹ−ＲＥＧとの演
算は行われなくてよい。本発明では、このような転送モ
ードにおいて、演算回路のエラー・チェックの目的で実
施した場合に例をとれば、入力データ・バスＤＩＮのデ
ータと出力データ・バスＤＯＵＴのデータとは同じもの
でなくてはならず、つまり入力データ・バスＤＩＮ、パ
リティ情報１と、パリティ生成回路３で生成されるパリ
ティ情報は同じものでなくならない。
ような演算回路をデータの転送のために用いることが、
このような場合には、演算モードＭＤな入力データ・バ
スＤＩＮ→レジスタＸ−ＲＥＧ→出力データ・バスＤＯ
ＵＴへの転送モードであり、レジスタＹ−ＲＥＧとの演
算は行われなくてよい。本発明では、このような転送モ
ードにおいて、演算回路のエラー・チェックの目的で実
施した場合に例をとれば、入力データ・バスＤＩＮのデ
ータと出力データ・バスＤＯＵＴのデータとは同じもの
でなくてはならず、つまり入力データ・バスＤＩＮ、パ
リティ情報１と、パリティ生成回路３で生成されるパリ
ティ情報は同じものでなくならない。
この場合、これらの一致を比較回路４により検査して、
不一致の時には演算回路のエラーとして表示することが
できる。転送モードのときには、入力データリゞスＤｍ
はしジスタＸ−ＲＥＧにセットされ、レジスタＹ一ＲＥ
Ｇにはセットされない。
不一致の時には演算回路のエラーとして表示することが
できる。転送モードのときには、入力データリゞスＤｍ
はしジスタＸ−ＲＥＧにセットされ、レジスタＹ一ＲＥ
Ｇにはセットされない。
以上のように、本発明によれば、入力側のパリティ情報
と出力側で付加されたパリティ情報とを、所定の演算モ
−ドーこおいて比較することにより、演算回路のエラー
を検出することができ、回路の信頼性およびデータの信
頼性を高めることができる。
と出力側で付加されたパリティ情報とを、所定の演算モ
−ドーこおいて比較することにより、演算回路のエラー
を検出することができ、回路の信頼性およびデータの信
頼性を高めることができる。
図は本発明の実施例を示す演算回路のブロック図である
。 ＥＲＲ：エラー表示信号、ＰＣＨＫ：パリティ検査回路
、ＤＩＮ：入力デ−夕・バス、ＤＯＵＴ：出力データ・
バス、Ｐ：パリティ情報、Ｄ：パリティ以外のデ−夕、
ＭＤ：演算モード、１，２：パリティ情報、３：パリテ
ィ生成回路、４：比較回路。
。 ＥＲＲ：エラー表示信号、ＰＣＨＫ：パリティ検査回路
、ＤＩＮ：入力デ−夕・バス、ＤＯＵＴ：出力データ・
バス、Ｐ：パリティ情報、Ｄ：パリティ以外のデ−夕、
ＭＤ：演算モード、１，２：パリティ情報、３：パリテ
ィ生成回路、４：比較回路。
Claims (1)
- １ パリテイ情報を含む第１の入力データ・バス上のデ
ータを第１の演算用レジスタに取込み、あらかじめ所定
のデータがセツトされている第２の演算用レジスタのデ
ータか、あるいは第２の入力データ・バス上のデータと
の論理演算を実行し、該論理演算結果とともに、該論理
演算結果のパリテイ情報を出力データ・バス上に出力す
るように構成された論理演算回路において、前記第１の
演算用レジスタにセツトされたパリテイ情報と、前記出
力データ・バスのパリテイ情報とを比較するパリテイ情
報比較回路を有し、前記論理演算回路を通して前記入力
データ・バス上のデータを転送する際に前記パリテイ情
報比較回路の比較結果ををチエツクすることにより、前
記演算回路の誤りをチエツクすることを特徴とする演算
回路、エラー・チエツク方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53033413A JPS6029413B2 (ja) | 1978-03-22 | 1978-03-22 | 演算回路のエラ−・チェック方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53033413A JPS6029413B2 (ja) | 1978-03-22 | 1978-03-22 | 演算回路のエラ−・チェック方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54124947A JPS54124947A (en) | 1979-09-28 |
| JPS6029413B2 true JPS6029413B2 (ja) | 1985-07-10 |
Family
ID=12385886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53033413A Expired JPS6029413B2 (ja) | 1978-03-22 | 1978-03-22 | 演算回路のエラ−・チェック方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029413B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01216704A (ja) * | 1987-12-31 | 1989-08-30 | Ito Itoko | 多軸工作機械・多軸工作用機器に於ける加工工具取付軸の迅速正確な位置決め法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4872172A (en) * | 1987-11-30 | 1989-10-03 | Tandem Computers Incorporated | Parity regeneration self-checking |
-
1978
- 1978-03-22 JP JP53033413A patent/JPS6029413B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01216704A (ja) * | 1987-12-31 | 1989-08-30 | Ito Itoko | 多軸工作機械・多軸工作用機器に於ける加工工具取付軸の迅速正確な位置決め法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54124947A (en) | 1979-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6173414B1 (en) | Systems and methods for reduced error detection latency using encoded data | |
| JPS6029413B2 (ja) | 演算回路のエラ−・チェック方式 | |
| US5835511A (en) | Method and mechanism for checking integrity of byte enable signals | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JPH07200419A (ja) | バスインタフェース装置 | |
| JPH01280838A (ja) | パリティ再生自己チェッキング | |
| JPS6227831A (ja) | 演算器チエツク回路 | |
| JP2559531B2 (ja) | 二重化システムのエラーチェック回路 | |
| US5629945A (en) | Electronic arithmetic unit with multiple error detection | |
| JP2558152B2 (ja) | カウンタの誤り検出装置 | |
| JPS5916303B2 (ja) | デ−タ処理装置 | |
| JPH0831049B2 (ja) | ロツクドプロセツサ方式 | |
| JPH01171031A (ja) | 故障検出回路 | |
| JPS63126041A (ja) | 信号入力装置 | |
| JPS5812062A (ja) | 並列電子計算機システムの出力装置 | |
| KR100246526B1 (ko) | 통신이상 자동 검출, 보정 시스템 및 그 방법 | |
| CN120336072A (zh) | 用于增强循环冗余校验的方法、装置、电子设备和介质 | |
| JPH03222597A (ja) | 遠方制御装置 | |
| JPH03126135A (ja) | 情報処理システム | |
| JPS60163135A (ja) | デ−タバスチエツク方式 | |
| JPS63115240A (ja) | 障害検出方式 | |
| JPH02189665A (ja) | バス方式 | |
| JPH02210544A (ja) | パリティ生成方式 | |
| JPH02278343A (ja) | 診断方式 | |
| JPS6038746B2 (ja) | 論理演算装置 |