JPH0627962Y2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0627962Y2
JPH0627962Y2 JP1988160696U JP16069688U JPH0627962Y2 JP H0627962 Y2 JPH0627962 Y2 JP H0627962Y2 JP 1988160696 U JP1988160696 U JP 1988160696U JP 16069688 U JP16069688 U JP 16069688U JP H0627962 Y2 JPH0627962 Y2 JP H0627962Y2
Authority
JP
Japan
Prior art keywords
temperature
thermistor
semiconductor device
wire
electrode surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1988160696U
Other languages
Japanese (ja)
Other versions
JPH0281055U (en
Inventor
昭司 臼田
英幸 北山
Original Assignee
和泉電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 和泉電気株式会社 filed Critical 和泉電気株式会社
Priority to JP1988160696U priority Critical patent/JPH0627962Y2/en
Publication of JPH0281055U publication Critical patent/JPH0281055U/ja
Application granted granted Critical
Publication of JPH0627962Y2 publication Critical patent/JPH0627962Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Description

【考案の詳細な説明】 (a)産業上の利用分野 この考案は、MOSFETなどの半導体チップの上面に
サーミスタなどの感温急変素子を絶縁層を介して固定
し、温度急変時に半導体チップの保護回路等を動作させ
ることができる半導体装置に関する。
[Detailed Description of the Invention] (a) Field of Industrial Application This invention is to protect a semiconductor chip in the event of a sudden temperature change by fixing a temperature sensitive sudden change element such as a thermistor on an upper surface of a semiconductor chip such as a MOSFET through an insulating layer. The present invention relates to a semiconductor device capable of operating a circuit and the like.

(b)従来の技術 パワー半導体チップの過熱による破壊防止のために、従
来から対象となる半導体素子の近辺に感温センサ等を配
置し、そのセンサ出力を監視することで異常時に保護回
路をさせるものが実用化されている。しかし、半導体装
置と感温センサとは熱的に極く接近した配置状態となっ
ていないため、半導体チップの温度上昇を正しく検出で
きないことがあり、特に、急峻な上昇変化をしたとき
は、かなり遅れて過熱状態を検出することになり、保護
回路の作動前にチップの熱破壊を引き起こしてしまう可
能性があった。
(b) Conventional technology In order to prevent damage due to overheating of the power semiconductor chip, a temperature sensor etc. has conventionally been placed in the vicinity of the target semiconductor element, and the sensor output is monitored to provide a protection circuit in the event of an abnormality. Things have been put to practical use. However, since the semiconductor device and the temperature-sensitive sensor are not arranged very close to each other thermally, the temperature rise of the semiconductor chip may not be detected correctly, and especially when a sharp rise change occurs. There is a possibility that the overheated state will be detected after a delay, causing thermal damage to the chip before the protection circuit operates.

この問題を解決するために、本出願人は実願昭62−1
40286号においてサーミスタなどからなる感温急変
素子を半導体チップに直接取り付け、chip−on−
chip構造にした半導体装置を提案した。この提案の
半導体装置では、半導体チップの過熱状態をサーミスタ
等の感温急変素子により熱的な障壁を介することなく直
接的に検出することができるため、急激な温度変化に対
しても遅れることなく追従でき、保護回路の動作が遅れ
るということが無くなり、安全性が非常に高まる利点が
ある。
In order to solve this problem, the present applicant has filed Japanese Utility Model Application No. 62-1.
In No. 40286, a temperature-sensitive sudden change element such as a thermistor is directly attached to the semiconductor chip, and the chip-on-
A semiconductor device having a chip structure has been proposed. In the proposed semiconductor device, the overheated state of the semiconductor chip can be directly detected by a temperature sensitive abrupt element such as a thermistor without passing through a thermal barrier, so that there is no delay even with a sudden temperature change. There is an advantage that it is possible to follow, the delay of the operation of the protection circuit is eliminated, and the safety is greatly enhanced.

(c)考案が解決しようとする課題 しかしながら、上記従来の半導体装置は第5図に示すよ
うにパワーMOSFET52などの半導体チップの上面
に図外の熱伝導性の良い絶縁層を介してサーミスタ等の
感温急変素子53を固定し、この感温急変素子53の互
いに対向する側面に銀ペーストなどの導電性の接着剤5
4を介してワイヤ55の一端を取り付けていた。このよ
うなワイヤの取付作業は感温急変素子53をパワーMO
SFET52の上面に固定した後のワイヤリング工程で
行うことになるが、銀ペーストなどの導電接着剤54の
硬化には150℃前後で略1〜2時間程度の時間が必要
で、接着剤54が硬化するまでワイヤ55の一端がサー
ミスタ53の側面に位置するように長時間保持しておか
なければならないため、結線作業が非常に厄介であると
ともに、作業性が悪い問題があった。また、サーミスタ
53に予めワイヤ55を接着剤54で取りつけた後、改
めてパワーMOSFET52の上面に固定しようとする
と、絶縁層を硬化させるのに同様に150℃で前後で略
1〜2時間程度の時間が必要となるため、その間ワイヤ
55の付いたサーミスタ53を固定しておくのが非常に
厄介となる。さらに、使用中のチップ自身に生じる熱サ
イクルによりボンディングワイヤの接続部が剥離するこ
とがあり、信頼性にも問題があった。
(c) Problem to be Solved by the Invention However, as shown in FIG. 5, the conventional semiconductor device described above has a structure such as a thermistor on the upper surface of a semiconductor chip such as a power MOSFET 52 via an insulating layer having good thermal conductivity (not shown). The temperature-sensitive sudden change element 53 is fixed, and a conductive adhesive 5 such as a silver paste is provided on the side surfaces of the temperature-sensitive sudden change element 53 facing each other.
One end of the wire 55 was attached via the wire 4. In such a wire mounting operation, the temperature-sensitive sudden change element 53 is powered by the power MO.
Although it will be performed in a wiring step after being fixed on the upper surface of the SFET 52, it takes about 1 to 2 hours at about 150 ° C. to cure the conductive adhesive 54 such as silver paste, and the adhesive 54 is cured. Until that time, one end of the wire 55 must be held for a long time so that one end of the wire 55 is located on the side surface of the thermistor 53. Therefore, the wiring work is very troublesome and the workability is poor. Moreover, after attaching the wire 55 to the thermistor 53 with the adhesive 54 in advance, when it is tried to fix it to the upper surface of the power MOSFET 52 again, it takes about 1 to 2 hours at 150 ° C. to cure the insulating layer. Therefore, it is very troublesome to fix the thermistor 53 with the wire 55 in the meantime. Further, the thermal cycle generated in the chip itself in use may cause the bonding wire connection portion to be peeled off, resulting in a problem in reliability.

この考案の目的は、サーミスタなどの感温急変素子に対
するボンディングワイヤの取付作業を感温急変素子上面
において短時間で行えるようにし、製造時の作業性と信
頼性とを向上できる半導体装置を提供することにある。
An object of the present invention is to provide a semiconductor device capable of mounting a bonding wire on a temperature-sensitive abruptly changing element such as a thermistor on the upper surface of the temperature-sensitive abruptly changing element in a short time and improving workability and reliability during manufacturing. Especially.

(d)課題を解決するための手段 この考案の半導体装置は、半導体チップの上面に感温急
変素子を絶縁層を介して固定した半導体装置において、 前記感温急変素子の上面の2ケ所に所定幅の間隙を設け
てワイヤボンディング用の電極面を形成したことを特徴
とする。
(d) Means for Solving the Problem A semiconductor device of the present invention is a semiconductor device in which a temperature-sensitive sudden change element is fixed to an upper surface of a semiconductor chip via an insulating layer, and a predetermined temperature is set at two positions on the upper surface of the temperature-sensitive sudden change element. It is characterized in that an electrode surface for wire bonding is formed with a width gap.

(e)作用 この考案においては、ワイヤボンディング用の電極面
(パッド)が感温急変素子の上面に位置するためワイヤ
ボンディングを行う時にワイヤを何らかの手段で保持し
なくてよい。また、結線作業に接着剤を使用せず、電極
面に熱圧着や超音波等による公知のワイヤボンディング
技術でワイヤ接続が行われるため、ワイヤを長時間保持
する必要も無く、接続状態も安定する。
(e) Function In this invention, since the electrode surface (pad) for wire bonding is located on the upper surface of the temperature-sensitive sudden change element, it is not necessary to hold the wire by some means when performing wire bonding. In addition, since the wire is connected to the electrode surface by a known wire bonding technique such as thermocompression bonding or ultrasonic waves without using an adhesive for the connection work, it is not necessary to hold the wire for a long time and the connection state is stable. .

(f)実施例 第1図(A)〜(C)は、この考案の実施例である半導
体装置のそれぞれ平面図、側面図および正面図である。
(f) Embodiment FIGS. 1A to 1C are a plan view, a side view and a front view, respectively, of a semiconductor device according to an embodiment of the present invention.

セラミックベース6には回路パターン5a〜5eが形成
されている。この回路パターン5a〜5eのうち中央部
の回路パターン5aに導電性接着剤4によりパワーMO
SFET1が固定されている。このパワーMOSFET
1の上面に絶縁性接着剤3によりサーミスタ2が固定さ
れている。また、回路パターン5a〜5eのそれぞれに
はリード端子10a〜10eがそれぞれ半田9により取
り付けられている。パワーMOSFET1のソース電極
面12と回路パターン5cとの間はワイヤボンディング
により接続され、また、ゲート電極面13と回路パター
ン5dとの間はワイヤ7によって接続される。さらに、
回路パターン5b,5eとサーミスタ2の上面の2ケ所
との間はワイヤ8によって接続されている。これらワイ
ヤ7,8は、熱圧着ボンディングや超音波(熱圧着)ボ
ンディング等の公知のボンディング技術により一度のワ
イヤリング工程で接続される。以上のように構成された
セラミックベース6の上面はエポキシ樹脂11により被
覆される。
Circuit patterns 5a to 5e are formed on the ceramic base 6. The power MO is applied to the central circuit pattern 5a of the circuit patterns 5a to 5e by the conductive adhesive 4.
SFET1 is fixed. This power MOSFET
A thermistor 2 is fixed to the upper surface of 1 by an insulating adhesive 3. Further, lead terminals 10a to 10e are attached by solder 9 to the circuit patterns 5a to 5e, respectively. The source electrode surface 12 of the power MOSFET 1 and the circuit pattern 5c are connected by wire bonding, and the gate electrode surface 13 and the circuit pattern 5d are connected by a wire 7. further,
Wires 8 connect between the circuit patterns 5 b and 5 e and two places on the upper surface of the thermistor 2. These wires 7 and 8 are connected in a single wiring step by a known bonding technique such as thermocompression bonding or ultrasonic (thermocompression) bonding. The upper surface of the ceramic base 6 configured as described above is covered with the epoxy resin 11.

第2図(A)および(B)は、上記半導体装置に用いら
れる感温急変素子の外観図である。
2A and 2B are external views of the temperature-sensitive sudden change element used in the semiconductor device.

第2図(A)において、サーミスタ2はチタン酸バリウ
ムのディスクからバルク状に切り出したものである。こ
のチタン酸バリウムのバルクの上面をニッケル無電解メ
ッキしたのち、銀ペーストを焼き付けて電極面22が形
成されている。この電極面22を形成したのち、ダイシ
ングまたはダイヤモンドカッタ、レーザカッタ等を用い
てスリット21を形成する。このスリット21がこの考
案の間隙に相当する。
In FIG. 2 (A), the thermistor 2 is obtained by cutting a barium titanate disk into a bulk shape. The bulk upper surface of this barium titanate is electrolessly plated with nickel, and then silver paste is baked to form the electrode surface 22. After forming the electrode surface 22, the slit 21 is formed by using dicing, a diamond cutter, a laser cutter or the like. This slit 21 corresponds to the gap of this invention.

第2図(B)に示す例では、サーミスタ2aにはスリッ
ト21a,21bがダイシングまたはカッタ(ダイヤモ
ンドカッタやレーザカッタ)などにより形成される。第
2図(A),(B)においてスリット21,21a,2
1bの幅および深さはサーミスタの抵抗値に影響を与
え、同様に第2図(B)における両スリット21a,2
1bの間隔を変えることにより抵抗値が変わる。
In the example shown in FIG. 2B, the thermistor 2a has slits 21a and 21b formed by dicing or a cutter (diamond cutter or laser cutter). In FIGS. 2A and 2B, slits 21, 21a and 2 are formed.
The width and depth of 1b influence the resistance value of the thermistor, and similarly, both slits 21a, 2 in FIG.
The resistance value changes by changing the interval of 1b.

以上のようにこの実施例によれば、第3図に示すように
回路パターン5b〜5e、パワーMOSFET1のソー
ス電極面12とゲート電極面13およびサーミスタ2の
電極面22の全てがパワーMOSFET1の上面側に位
置する。従って、サーミスタ2の電極面22に対するワ
イヤ8の接続を、パワーMOSFET1のソース電極面
12およびゲート電極面13に対するワイヤ7のワイヤ
ボンディングと同時に行うことができ、ワイヤ8の接続
作業を極めて容易にできるとともに、ワイヤリングを短
時間で行うことができる。
As described above, according to this embodiment, as shown in FIG. 3, the circuit patterns 5b to 5e, the source electrode surface 12 and the gate electrode surface 13 of the power MOSFET 1, and the electrode surface 22 of the thermistor 2 are all the upper surface of the power MOSFET 1. Located on the side. Therefore, the wire 8 can be connected to the electrode surface 22 of the thermistor 2 simultaneously with the wire bonding of the wire 7 to the source electrode surface 12 and the gate electrode surface 13 of the power MOSFET 1, and the connection work of the wire 8 can be extremely facilitated. At the same time, wiring can be performed in a short time.

第4図(A)〜(D)は、この考案の別の実施例を示す
図である。
FIGS. 4A to 4D are views showing another embodiment of the present invention.

第4図(A)に示すように、5本の端子47a〜47e
および載置部42を有するヒートシンク41をフープ状
に形成する。このヒートシンク41は、一例としてCu
板にNiメッキを施したものである。端子47a〜47
eのうち中央の端子47cのみがヒートシンク41に一
体にされている。他の端子はこの中央の端子47cにタ
イバー46により一体にされている。ヒートシンク41
の載置部42は導電性を良好にするため銀メッキが施さ
れている。
As shown in FIG. 4 (A), five terminals 47a to 47e are provided.
And the heat sink 41 having the mounting portion 42 is formed in a hoop shape. The heat sink 41 is made of Cu, for example.
The plate is plated with Ni. Terminals 47a to 47
Only the central terminal 47c of e is integrated with the heat sink 41. The other terminals are integrated with the central terminal 47c by a tie bar 46. Heat sink 41
The mounting portion 42 is plated with silver to improve conductivity.

同図(B)に示すように、ヒートシンク41の載置部4
2にパワーMOSFET43を載置する。このパワーM
OSFET43の上面には、ソース電極面およびゲート
電極面が構成されるとともに、前述のサーミスタ44が
絶縁層を介して固定されている。前述のようにこのサー
ミスタ44の上面には所定の間隙を設けて2ケ所に電極
面が形成されている。パワーMOSFET43において
ドレインは下面に形成されており、載置部42に電気的
に接続される。一方、パワーMOSFET43の上面に
おいて、ソース電極面およびゲート電極面とともに、サ
ーミスタ44の電極面が端子47a,47b,47d,
47eにそれぞれワイヤボンディングにより同時に接続
される。
As shown in FIG. 2B, the mounting portion 4 of the heat sink 41
The power MOSFET 43 is mounted on 2. This power M
A source electrode surface and a gate electrode surface are formed on the upper surface of the OSFET 43, and the thermistor 44 described above is fixed via an insulating layer. As described above, the upper surface of the thermistor 44 is provided with a predetermined gap, and the electrode surface is formed at two places. In the power MOSFET 43, the drain is formed on the bottom surface and is electrically connected to the mounting portion 42. On the other hand, on the upper surface of the power MOSFET 43, the electrode surface of the thermistor 44 is connected to the terminals 47a, 47b, 47d, as well as the source electrode surface and the gate electrode surface.
47e are simultaneously connected by wire bonding.

こののち同図(C)に示すように、上記載置部42およ
びパワーMOSFET43が樹脂45により被覆され、
さらに同図(D)に示すようにタイバー部46を切断さ
れ、半導体装置40を得る。この半導体装置40はTO
−220などの標準化されたパッケージの外形寸法に一
致するようヒートシンク41および樹脂パッケージ45
を形成することにより、サーミスタを内蔵したパワーM
OSFETを従来のパッケージ化されたパワーMOSF
ETと同寸法で構成できる。
After that, as shown in FIG. 7C, the mounting portion 42 and the power MOSFET 43 are covered with a resin 45,
Further, the tie bar portion 46 is cut as shown in FIG. This semiconductor device 40 is a TO
Heat sink 41 and resin package 45 to match the external dimensions of a standardized package such as -220.
By forming a power M with built-in thermistor
OSFET is a conventional packaged power MOSF
It can be configured with the same dimensions as ET.

以上のように本考案の実施例では、外付けの温度センサ
等を別に設けなくてもチップ温度の上昇状態を高精度で
監視でき、温度の急上昇時には保護回路を遅れることな
く作動させることができるとともに、TO−220等の
標準ICパッケージをそのまま使用できることから、実
装の上で互換性を持たせることができる。また、パワー
MOSFETを主回路に直列に挿入し、サーミスタがパ
ワーMOSFETが所定温度に達したことを検出したと
き、パワーMOSFETへの電流を遮断する構成にすれ
ば、この半導体自身をサーモスタットとして利用するこ
ともでき、外付回路を簡略化できる。
As described above, in the embodiment of the present invention, it is possible to monitor the rising state of the chip temperature with high accuracy without separately providing an external temperature sensor or the like, and the protection circuit can be operated without delay when the temperature rises rapidly. At the same time, since the standard IC package such as TO-220 can be used as it is, compatibility can be provided in mounting. If the power MOSFET is inserted in series with the main circuit and the thermistor detects that the power MOSFET has reached a predetermined temperature, the current to the power MOSFET is cut off, and this semiconductor itself is used as a thermostat. It is also possible to simplify the external circuit.

なお、本実施例では半導体チップとしてパワーMOSF
ETを例に挙げたが、他のMOSFETおよびバイポー
ラトランジスタにおいてもこの考案を同様に実施するこ
とができる。また、感温急変素子としてはサーミスタに
限るものではない。
In this embodiment, the power MOSF is used as the semiconductor chip.
Although the ET is taken as an example, the present invention can be similarly applied to other MOSFETs and bipolar transistors. Further, the temperature abrupt change element is not limited to the thermistor.

(g)考案の効果 この考案によれば、半導体チップの上面に固定される感
温急変素子の上面にワイヤボンディング用の電極面が形
成されるため、接着剤を用いてワイヤ接続する必要がな
く、半導体チップのワイヤボンディング作業時に感温急
変素子の電極面にワイヤボンディングを同じ工程で行う
ことができ、ワイヤリング作業を極めて容易にすること
ができ、製造工程を短時間化できるとともに、ボンディ
ングワイヤの接続部が剥離することもなく、信頼性を向
上できる利点がある。
(g) Effect of the Invention According to this invention, since the electrode surface for wire bonding is formed on the upper surface of the temperature-sensitive sudden change element fixed to the upper surface of the semiconductor chip, it is not necessary to use an adhesive to connect the wire. During the wire bonding work of the semiconductor chip, the wire bonding can be performed on the electrode surface of the temperature-sensitive sudden change element in the same process, the wiring work can be extremely facilitated, the manufacturing process can be shortened, and the bonding wire There is an advantage that reliability can be improved without the connection portion peeling off.

【図面の簡単な説明】[Brief description of drawings]

第1図(A)〜(C)は、この考案の実施例である半導
体装置のそれぞれ平面図、側面図および正面図、第2図
(A)および(B)はいずれもこの考案の半導体装置の
一部を構成する感温急変素子であるサーミスタを示す外
観図、第3図は同半導体装置におけるワイヤリング状態
を示す図、第4図(A)〜(D)はこの考案の半導体装
置の別の実施例を示す図である。また第5図は従来の半
導体装置を示す平面図である。 1……パワーMOSFET(半導体チップ)、 2……サーミスタ(感温急変素子)、 21……スリット(間隙)、 22……電極面。
1 (A) to 1 (C) are a plan view, a side view and a front view of a semiconductor device according to an embodiment of the present invention, and FIGS. 2 (A) and 2 (B) are all semiconductor devices according to the present invention. FIG. 3 is an external view showing a thermistor which is a temperature-sensitive sudden change element forming a part of FIG. 3, FIG. 3 is a view showing a wiring state in the same semiconductor device, and FIGS. 4 (A) to 4 (D) are different views of the semiconductor device of the present invention. It is a figure which shows the Example of. FIG. 5 is a plan view showing a conventional semiconductor device. 1 ... Power MOSFET (semiconductor chip), 2 ... Thermistor (temperature-sensitive sudden change element), 21 ... Slit (gap), 22 ... Electrode surface.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】半導体チップの上面に感温急変素子を絶縁
層を介して固定した半導体装置において、 前記感温急変素子の上面の2ヶ所に所定幅の間隙を設け
てワイヤボンディング用の電極面を形成したことを特徴
とする半導体装置。
1. A semiconductor device in which a temperature-sensitive sudden change element is fixed to an upper surface of a semiconductor chip via an insulating layer, and an electrode surface for wire bonding is provided with a gap of a predetermined width provided at two positions on the upper surface of the temperature-sensitive sudden change element. A semiconductor device comprising:
JP1988160696U 1988-12-09 1988-12-09 Semiconductor device Expired - Lifetime JPH0627962Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1988160696U JPH0627962Y2 (en) 1988-12-09 1988-12-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988160696U JPH0627962Y2 (en) 1988-12-09 1988-12-09 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH0281055U JPH0281055U (en) 1990-06-22
JPH0627962Y2 true JPH0627962Y2 (en) 1994-07-27

Family

ID=31442989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1988160696U Expired - Lifetime JPH0627962Y2 (en) 1988-12-09 1988-12-09 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0627962Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2602473Y2 (en) * 1992-07-28 2000-01-17 シャープ株式会社 Power semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51885A (en) * 1974-06-20 1976-01-07 Matsushita Electric Industrial Co Ltd Handotaisoshi
JPS6233401A (en) * 1985-08-07 1987-02-13 株式会社村田製作所 Manufacture of negative temperature coefficient thermistor
JPH0258803A (en) * 1988-08-24 1990-02-28 Murata Mfg Co Ltd Chip type thermistor

Also Published As

Publication number Publication date
JPH0281055U (en) 1990-06-22

Similar Documents

Publication Publication Date Title
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
JP7298177B2 (en) Semiconductor module and method for manufacturing semiconductor module
US7871848B2 (en) Semiconductor power module package without temperature sensor mounted thereon and method of fabricating the same
JP5001637B2 (en) Package for high power density devices
US5309322A (en) Leadframe strip for semiconductor packages and method
US6841866B2 (en) Power semiconductor device
JP2001015655A (en) Hybrid package having a power MOSFET die and a control and protection circuit die with a small sensing MOSFET
CN103972276B (en) Semiconductor device and its manufacturing method
TW201937696A (en) Packaged semiconductor component and method of fabricating same
JP3685659B2 (en) Manufacturing method of semiconductor device
US20230014718A1 (en) Semiconductor package with temperature sensor
CN110957283B (en) Power module and related method
JPS59208755A (en) Semiconductor device package and manufacture of the same
JP3655338B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JPH04236434A (en) Semiconductor device and manufacture thereof
JPH09186288A (en) Semiconductor device
JP2004335493A (en) Semiconductor device mounting structure
JP2564771B2 (en) Semiconductor device with heat sink and method of manufacturing the same
JPH05166979A (en) Semiconductor device and manufacturing method thereof
JPH11220074A (en) Semiconductor device
KR100244826B1 (en) A semiconductor device and method for manufacturing the same
EP4302057B1 (en) Power module and method for producing a power module
JPH09172033A (en) Semiconductor device and manufacturing method thereof
JP7422945B2 (en) Power semiconductor equipment
KR102378171B1 (en) Coupled semiconductor package