JPH0627962Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0627962Y2 JPH0627962Y2 JP1988160696U JP16069688U JPH0627962Y2 JP H0627962 Y2 JPH0627962 Y2 JP H0627962Y2 JP 1988160696 U JP1988160696 U JP 1988160696U JP 16069688 U JP16069688 U JP 16069688U JP H0627962 Y2 JPH0627962 Y2 JP H0627962Y2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- thermistor
- semiconductor device
- wire
- electrode surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thermistors And Varistors (AREA)
Description
【考案の詳細な説明】 (a)産業上の利用分野 この考案は、ＭＯＳＦＥＴなどの半導体チップの上面に
サーミスタなどの感温急変素子を絶縁層を介して固定
し、温度急変時に半導体チップの保護回路等を動作させ
ることができる半導体装置に関する。
サーミスタなどの感温急変素子を絶縁層を介して固定
し、温度急変時に半導体チップの保護回路等を動作させ
ることができる半導体装置に関する。
(b)従来の技術 パワー半導体チップの過熱による破壊防止のために、従
来から対象となる半導体素子の近辺に感温センサ等を配
置し、そのセンサ出力を監視することで異常時に保護回
路をさせるものが実用化されている。しかし、半導体装
置と感温センサとは熱的に極く接近した配置状態となっ
ていないため、半導体チップの温度上昇を正しく検出で
きないことがあり、特に、急峻な上昇変化をしたとき
は、かなり遅れて過熱状態を検出することになり、保護
回路の作動前にチップの熱破壊を引き起こしてしまう可
能性があった。
来から対象となる半導体素子の近辺に感温センサ等を配
置し、そのセンサ出力を監視することで異常時に保護回
路をさせるものが実用化されている。しかし、半導体装
置と感温センサとは熱的に極く接近した配置状態となっ
ていないため、半導体チップの温度上昇を正しく検出で
きないことがあり、特に、急峻な上昇変化をしたとき
は、かなり遅れて過熱状態を検出することになり、保護
回路の作動前にチップの熱破壊を引き起こしてしまう可
能性があった。
この問題を解決するために、本出願人は実願昭６２−１
４０２８６号においてサーミスタなどからなる感温急変
素子を半導体チップに直接取り付け、ｃｈｉｐ−ｏｎ−
ｃｈｉｐ構造にした半導体装置を提案した。この提案の
半導体装置では、半導体チップの過熱状態をサーミスタ
等の感温急変素子により熱的な障壁を介することなく直
接的に検出することができるため、急激な温度変化に対
しても遅れることなく追従でき、保護回路の動作が遅れ
るということが無くなり、安全性が非常に高まる利点が
ある。
４０２８６号においてサーミスタなどからなる感温急変
素子を半導体チップに直接取り付け、ｃｈｉｐ−ｏｎ−
ｃｈｉｐ構造にした半導体装置を提案した。この提案の
半導体装置では、半導体チップの過熱状態をサーミスタ
等の感温急変素子により熱的な障壁を介することなく直
接的に検出することができるため、急激な温度変化に対
しても遅れることなく追従でき、保護回路の動作が遅れ
るということが無くなり、安全性が非常に高まる利点が
ある。
(c)考案が解決しようとする課題 しかしながら、上記従来の半導体装置は第５図に示すよ
うにパワーＭＯＳＦＥＴ５２などの半導体チップの上面
に図外の熱伝導性の良い絶縁層を介してサーミスタ等の
感温急変素子５３を固定し、この感温急変素子５３の互
いに対向する側面に銀ペーストなどの導電性の接着剤５
４を介してワイヤ５５の一端を取り付けていた。このよ
うなワイヤの取付作業は感温急変素子５３をパワーＭＯ
ＳＦＥＴ５２の上面に固定した後のワイヤリング工程で
行うことになるが、銀ペーストなどの導電接着剤５４の
硬化には１５０℃前後で略１〜２時間程度の時間が必要
で、接着剤５４が硬化するまでワイヤ５５の一端がサー
ミスタ５３の側面に位置するように長時間保持しておか
なければならないため、結線作業が非常に厄介であると
ともに、作業性が悪い問題があった。また、サーミスタ
５３に予めワイヤ５５を接着剤５４で取りつけた後、改
めてパワーＭＯＳＦＥＴ５２の上面に固定しようとする
と、絶縁層を硬化させるのに同様に１５０℃で前後で略
１〜２時間程度の時間が必要となるため、その間ワイヤ
５５の付いたサーミスタ５３を固定しておくのが非常に
厄介となる。さらに、使用中のチップ自身に生じる熱サ
イクルによりボンディングワイヤの接続部が剥離するこ
とがあり、信頼性にも問題があった。
うにパワーＭＯＳＦＥＴ５２などの半導体チップの上面
に図外の熱伝導性の良い絶縁層を介してサーミスタ等の
感温急変素子５３を固定し、この感温急変素子５３の互
いに対向する側面に銀ペーストなどの導電性の接着剤５
４を介してワイヤ５５の一端を取り付けていた。このよ
うなワイヤの取付作業は感温急変素子５３をパワーＭＯ
ＳＦＥＴ５２の上面に固定した後のワイヤリング工程で
行うことになるが、銀ペーストなどの導電接着剤５４の
硬化には１５０℃前後で略１〜２時間程度の時間が必要
で、接着剤５４が硬化するまでワイヤ５５の一端がサー
ミスタ５３の側面に位置するように長時間保持しておか
なければならないため、結線作業が非常に厄介であると
ともに、作業性が悪い問題があった。また、サーミスタ
５３に予めワイヤ５５を接着剤５４で取りつけた後、改
めてパワーＭＯＳＦＥＴ５２の上面に固定しようとする
と、絶縁層を硬化させるのに同様に１５０℃で前後で略
１〜２時間程度の時間が必要となるため、その間ワイヤ
５５の付いたサーミスタ５３を固定しておくのが非常に
厄介となる。さらに、使用中のチップ自身に生じる熱サ
イクルによりボンディングワイヤの接続部が剥離するこ
とがあり、信頼性にも問題があった。
この考案の目的は、サーミスタなどの感温急変素子に対
するボンディングワイヤの取付作業を感温急変素子上面
において短時間で行えるようにし、製造時の作業性と信
頼性とを向上できる半導体装置を提供することにある。
するボンディングワイヤの取付作業を感温急変素子上面
において短時間で行えるようにし、製造時の作業性と信
頼性とを向上できる半導体装置を提供することにある。
(d)課題を解決するための手段 この考案の半導体装置は、半導体チップの上面に感温急
変素子を絶縁層を介して固定した半導体装置において、 前記感温急変素子の上面の２ケ所に所定幅の間隙を設け
てワイヤボンディング用の電極面を形成したことを特徴
とする。
変素子を絶縁層を介して固定した半導体装置において、 前記感温急変素子の上面の２ケ所に所定幅の間隙を設け
てワイヤボンディング用の電極面を形成したことを特徴
とする。
(e)作用 この考案においては、ワイヤボンディング用の電極面
（パッド）が感温急変素子の上面に位置するためワイヤ
ボンディングを行う時にワイヤを何らかの手段で保持し
なくてよい。また、結線作業に接着剤を使用せず、電極
面に熱圧着や超音波等による公知のワイヤボンディング
技術でワイヤ接続が行われるため、ワイヤを長時間保持
する必要も無く、接続状態も安定する。
（パッド）が感温急変素子の上面に位置するためワイヤ
ボンディングを行う時にワイヤを何らかの手段で保持し
なくてよい。また、結線作業に接着剤を使用せず、電極
面に熱圧着や超音波等による公知のワイヤボンディング
技術でワイヤ接続が行われるため、ワイヤを長時間保持
する必要も無く、接続状態も安定する。
(f)実施例 第１図（Ａ）〜（Ｃ）は、この考案の実施例である半導
体装置のそれぞれ平面図、側面図および正面図である。
体装置のそれぞれ平面図、側面図および正面図である。
セラミックベース６には回路パターン５ａ〜５ｅが形成
されている。この回路パターン５ａ〜５ｅのうち中央部
の回路パターン５ａに導電性接着剤４によりパワーＭＯ
ＳＦＥＴ１が固定されている。このパワーＭＯＳＦＥＴ
１の上面に絶縁性接着剤３によりサーミスタ２が固定さ
れている。また、回路パターン５ａ〜５ｅのそれぞれに
はリード端子１０ａ〜１０ｅがそれぞれ半田９により取
り付けられている。パワーＭＯＳＦＥＴ１のソース電極
面１２と回路パターン５ｃとの間はワイヤボンディング
により接続され、また、ゲート電極面１３と回路パター
ン５ｄとの間はワイヤ７によって接続される。さらに、
回路パターン５ｂ，５ｅとサーミスタ２の上面の２ケ所
との間はワイヤ８によって接続されている。これらワイ
ヤ７，８は、熱圧着ボンディングや超音波（熱圧着）ボ
ンディング等の公知のボンディング技術により一度のワ
イヤリング工程で接続される。以上のように構成された
セラミックベース６の上面はエポキシ樹脂１１により被
覆される。
されている。この回路パターン５ａ〜５ｅのうち中央部
の回路パターン５ａに導電性接着剤４によりパワーＭＯ
ＳＦＥＴ１が固定されている。このパワーＭＯＳＦＥＴ
１の上面に絶縁性接着剤３によりサーミスタ２が固定さ
れている。また、回路パターン５ａ〜５ｅのそれぞれに
はリード端子１０ａ〜１０ｅがそれぞれ半田９により取
り付けられている。パワーＭＯＳＦＥＴ１のソース電極
面１２と回路パターン５ｃとの間はワイヤボンディング
により接続され、また、ゲート電極面１３と回路パター
ン５ｄとの間はワイヤ７によって接続される。さらに、
回路パターン５ｂ，５ｅとサーミスタ２の上面の２ケ所
との間はワイヤ８によって接続されている。これらワイ
ヤ７，８は、熱圧着ボンディングや超音波（熱圧着）ボ
ンディング等の公知のボンディング技術により一度のワ
イヤリング工程で接続される。以上のように構成された
セラミックベース６の上面はエポキシ樹脂１１により被
覆される。
第２図（Ａ）および（Ｂ）は、上記半導体装置に用いら
れる感温急変素子の外観図である。
れる感温急変素子の外観図である。
第２図（Ａ）において、サーミスタ２はチタン酸バリウ
ムのディスクからバルク状に切り出したものである。こ
のチタン酸バリウムのバルクの上面をニッケル無電解メ
ッキしたのち、銀ペーストを焼き付けて電極面２２が形
成されている。この電極面２２を形成したのち、ダイシ
ングまたはダイヤモンドカッタ、レーザカッタ等を用い
てスリット２１を形成する。このスリット２１がこの考
案の間隙に相当する。
ムのディスクからバルク状に切り出したものである。こ
のチタン酸バリウムのバルクの上面をニッケル無電解メ
ッキしたのち、銀ペーストを焼き付けて電極面２２が形
成されている。この電極面２２を形成したのち、ダイシ
ングまたはダイヤモンドカッタ、レーザカッタ等を用い
てスリット２１を形成する。このスリット２１がこの考
案の間隙に相当する。
第２図（Ｂ）に示す例では、サーミスタ２ａにはスリッ
ト２１ａ，２１ｂがダイシングまたはカッタ（ダイヤモ
ンドカッタやレーザカッタ）などにより形成される。第
２図（Ａ），（Ｂ）においてスリット２１，２１ａ，２
１ｂの幅および深さはサーミスタの抵抗値に影響を与
え、同様に第２図（Ｂ）における両スリット２１ａ，２
１ｂの間隔を変えることにより抵抗値が変わる。
ト２１ａ，２１ｂがダイシングまたはカッタ（ダイヤモ
ンドカッタやレーザカッタ）などにより形成される。第
２図（Ａ），（Ｂ）においてスリット２１，２１ａ，２
１ｂの幅および深さはサーミスタの抵抗値に影響を与
え、同様に第２図（Ｂ）における両スリット２１ａ，２
１ｂの間隔を変えることにより抵抗値が変わる。
以上のようにこの実施例によれば、第３図に示すように
回路パターン５ｂ〜５ｅ、パワーＭＯＳＦＥＴ１のソー
ス電極面１２とゲート電極面１３およびサーミスタ２の
電極面２２の全てがパワーＭＯＳＦＥＴ１の上面側に位
置する。従って、サーミスタ２の電極面２２に対するワ
イヤ８の接続を、パワーＭＯＳＦＥＴ１のソース電極面
１２およびゲート電極面１３に対するワイヤ７のワイヤ
ボンディングと同時に行うことができ、ワイヤ８の接続
作業を極めて容易にできるとともに、ワイヤリングを短
時間で行うことができる。
回路パターン５ｂ〜５ｅ、パワーＭＯＳＦＥＴ１のソー
ス電極面１２とゲート電極面１３およびサーミスタ２の
電極面２２の全てがパワーＭＯＳＦＥＴ１の上面側に位
置する。従って、サーミスタ２の電極面２２に対するワ
イヤ８の接続を、パワーＭＯＳＦＥＴ１のソース電極面
１２およびゲート電極面１３に対するワイヤ７のワイヤ
ボンディングと同時に行うことができ、ワイヤ８の接続
作業を極めて容易にできるとともに、ワイヤリングを短
時間で行うことができる。
第４図（Ａ）〜（Ｄ）は、この考案の別の実施例を示す
図である。
図である。
第４図（Ａ）に示すように、５本の端子４７ａ〜４７ｅ
および載置部４２を有するヒートシンク４１をフープ状
に形成する。このヒートシンク４１は、一例としてＣｕ
板にＮｉメッキを施したものである。端子４７ａ〜４７
ｅのうち中央の端子４７ｃのみがヒートシンク４１に一
体にされている。他の端子はこの中央の端子４７ｃにタ
イバー４６により一体にされている。ヒートシンク４１
の載置部４２は導電性を良好にするため銀メッキが施さ
れている。
および載置部４２を有するヒートシンク４１をフープ状
に形成する。このヒートシンク４１は、一例としてＣｕ
板にＮｉメッキを施したものである。端子４７ａ〜４７
ｅのうち中央の端子４７ｃのみがヒートシンク４１に一
体にされている。他の端子はこの中央の端子４７ｃにタ
イバー４６により一体にされている。ヒートシンク４１
の載置部４２は導電性を良好にするため銀メッキが施さ
れている。
同図（Ｂ）に示すように、ヒートシンク４１の載置部４
２にパワーＭＯＳＦＥＴ４３を載置する。このパワーＭ
ＯＳＦＥＴ４３の上面には、ソース電極面およびゲート
電極面が構成されるとともに、前述のサーミスタ４４が
絶縁層を介して固定されている。前述のようにこのサー
ミスタ４４の上面には所定の間隙を設けて２ケ所に電極
面が形成されている。パワーＭＯＳＦＥＴ４３において
ドレインは下面に形成されており、載置部４２に電気的
に接続される。一方、パワーＭＯＳＦＥＴ４３の上面に
おいて、ソース電極面およびゲート電極面とともに、サ
ーミスタ４４の電極面が端子４７ａ，４７ｂ，４７ｄ，
４７ｅにそれぞれワイヤボンディングにより同時に接続
される。
２にパワーＭＯＳＦＥＴ４３を載置する。このパワーＭ
ＯＳＦＥＴ４３の上面には、ソース電極面およびゲート
電極面が構成されるとともに、前述のサーミスタ４４が
絶縁層を介して固定されている。前述のようにこのサー
ミスタ４４の上面には所定の間隙を設けて２ケ所に電極
面が形成されている。パワーＭＯＳＦＥＴ４３において
ドレインは下面に形成されており、載置部４２に電気的
に接続される。一方、パワーＭＯＳＦＥＴ４３の上面に
おいて、ソース電極面およびゲート電極面とともに、サ
ーミスタ４４の電極面が端子４７ａ，４７ｂ，４７ｄ，
４７ｅにそれぞれワイヤボンディングにより同時に接続
される。
こののち同図（Ｃ）に示すように、上記載置部４２およ
びパワーＭＯＳＦＥＴ４３が樹脂４５により被覆され、
さらに同図（Ｄ）に示すようにタイバー部４６を切断さ
れ、半導体装置４０を得る。この半導体装置４０はＴＯ
−２２０などの標準化されたパッケージの外形寸法に一
致するようヒートシンク４１および樹脂パッケージ４５
を形成することにより、サーミスタを内蔵したパワーＭ
ＯＳＦＥＴを従来のパッケージ化されたパワーＭＯＳＦ
ＥＴと同寸法で構成できる。
びパワーＭＯＳＦＥＴ４３が樹脂４５により被覆され、
さらに同図（Ｄ）に示すようにタイバー部４６を切断さ
れ、半導体装置４０を得る。この半導体装置４０はＴＯ
−２２０などの標準化されたパッケージの外形寸法に一
致するようヒートシンク４１および樹脂パッケージ４５
を形成することにより、サーミスタを内蔵したパワーＭ
ＯＳＦＥＴを従来のパッケージ化されたパワーＭＯＳＦ
ＥＴと同寸法で構成できる。
以上のように本考案の実施例では、外付けの温度センサ
等を別に設けなくてもチップ温度の上昇状態を高精度で
監視でき、温度の急上昇時には保護回路を遅れることな
く作動させることができるとともに、ＴＯ−２２０等の
標準ＩＣパッケージをそのまま使用できることから、実
装の上で互換性を持たせることができる。また、パワー
ＭＯＳＦＥＴを主回路に直列に挿入し、サーミスタがパ
ワーＭＯＳＦＥＴが所定温度に達したことを検出したと
き、パワーＭＯＳＦＥＴへの電流を遮断する構成にすれ
ば、この半導体自身をサーモスタットとして利用するこ
ともでき、外付回路を簡略化できる。
等を別に設けなくてもチップ温度の上昇状態を高精度で
監視でき、温度の急上昇時には保護回路を遅れることな
く作動させることができるとともに、ＴＯ−２２０等の
標準ＩＣパッケージをそのまま使用できることから、実
装の上で互換性を持たせることができる。また、パワー
ＭＯＳＦＥＴを主回路に直列に挿入し、サーミスタがパ
ワーＭＯＳＦＥＴが所定温度に達したことを検出したと
き、パワーＭＯＳＦＥＴへの電流を遮断する構成にすれ
ば、この半導体自身をサーモスタットとして利用するこ
ともでき、外付回路を簡略化できる。
なお、本実施例では半導体チップとしてパワーＭＯＳＦ
ＥＴを例に挙げたが、他のＭＯＳＦＥＴおよびバイポー
ラトランジスタにおいてもこの考案を同様に実施するこ
とができる。また、感温急変素子としてはサーミスタに
限るものではない。
ＥＴを例に挙げたが、他のＭＯＳＦＥＴおよびバイポー
ラトランジスタにおいてもこの考案を同様に実施するこ
とができる。また、感温急変素子としてはサーミスタに
限るものではない。
(g)考案の効果 この考案によれば、半導体チップの上面に固定される感
温急変素子の上面にワイヤボンディング用の電極面が形
成されるため、接着剤を用いてワイヤ接続する必要がな
く、半導体チップのワイヤボンディング作業時に感温急
変素子の電極面にワイヤボンディングを同じ工程で行う
ことができ、ワイヤリング作業を極めて容易にすること
ができ、製造工程を短時間化できるとともに、ボンディ
ングワイヤの接続部が剥離することもなく、信頼性を向
上できる利点がある。
温急変素子の上面にワイヤボンディング用の電極面が形
成されるため、接着剤を用いてワイヤ接続する必要がな
く、半導体チップのワイヤボンディング作業時に感温急
変素子の電極面にワイヤボンディングを同じ工程で行う
ことができ、ワイヤリング作業を極めて容易にすること
ができ、製造工程を短時間化できるとともに、ボンディ
ングワイヤの接続部が剥離することもなく、信頼性を向
上できる利点がある。
第１図（Ａ）〜（Ｃ）は、この考案の実施例である半導
体装置のそれぞれ平面図、側面図および正面図、第２図
（Ａ）および（Ｂ）はいずれもこの考案の半導体装置の
一部を構成する感温急変素子であるサーミスタを示す外
観図、第３図は同半導体装置におけるワイヤリング状態
を示す図、第４図（Ａ）〜（Ｄ）はこの考案の半導体装
置の別の実施例を示す図である。また第５図は従来の半
導体装置を示す平面図である。 １……パワーＭＯＳＦＥＴ（半導体チップ）、 ２……サーミスタ（感温急変素子）、 ２１……スリット（間隙）、 ２２……電極面。
体装置のそれぞれ平面図、側面図および正面図、第２図
（Ａ）および（Ｂ）はいずれもこの考案の半導体装置の
一部を構成する感温急変素子であるサーミスタを示す外
観図、第３図は同半導体装置におけるワイヤリング状態
を示す図、第４図（Ａ）〜（Ｄ）はこの考案の半導体装
置の別の実施例を示す図である。また第５図は従来の半
導体装置を示す平面図である。 １……パワーＭＯＳＦＥＴ（半導体チップ）、 ２……サーミスタ（感温急変素子）、 ２１……スリット（間隙）、 ２２……電極面。
Claims (1)
- 【請求項１】半導体チップの上面に感温急変素子を絶縁
層を介して固定した半導体装置において、 前記感温急変素子の上面の２ヶ所に所定幅の間隙を設け
てワイヤボンディング用の電極面を形成したことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988160696U JPH0627962Y2 (ja) | 1988-12-09 | 1988-12-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988160696U JPH0627962Y2 (ja) | 1988-12-09 | 1988-12-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0281055U JPH0281055U (ja) | 1990-06-22 |
| JPH0627962Y2 true JPH0627962Y2 (ja) | 1994-07-27 |
Family
ID=31442989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988160696U Expired - Lifetime JPH0627962Y2 (ja) | 1988-12-09 | 1988-12-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0627962Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2602473Y2 (ja) * | 1992-07-28 | 2000-01-17 | シャープ株式会社 | 電力用半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51885A (en) * | 1974-06-20 | 1976-01-07 | Matsushita Electric Industrial Co Ltd | Handotaisoshi |
| JPS6233401A (ja) * | 1985-08-07 | 1987-02-13 | 株式会社村田製作所 | 負特性サ−ミスタの製造方法 |
| JPH0258803A (ja) * | 1988-08-24 | 1990-02-28 | Murata Mfg Co Ltd | チップ型サーミスタ |
-
1988
- 1988-12-09 JP JP1988160696U patent/JPH0627962Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0281055U (ja) | 1990-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101505551B1 (ko) | 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법 | |
| US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
| JP7298177B2 (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
| JP5001637B2 (ja) | 高電力密度デバイス用のパッケージ | |
| US5309322A (en) | Leadframe strip for semiconductor packages and method | |
| US6841866B2 (en) | Power semiconductor device | |
| JP2001015655A (ja) | パワーｍｏｓｆｅｔダイと、小型感知ｍｏｓｆｅｔを備えた制御および保護回路ダイとを有するハイブリッドパッケージ | |
| CN103972276B (zh) | 半导体装置及其制造方法 | |
| TW201937696A (zh) | 經封裝的半導體元件及其製作方法 | |
| JP3685659B2 (ja) | 半導体装置の製造方法 | |
| JPH0627962Y2 (ja) | 半導体装置 | |
| US20230014718A1 (en) | Semiconductor package with temperature sensor | |
| CN110957283B (zh) | 功率模块和相关方法 | |
| JPS59208755A (ja) | 半導体装置のパツケ−ジ及びその製造方法 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH04236434A (ja) | 半導体装置 | |
| JPH09186288A (ja) | 半導体装置 | |
| JP2004335493A (ja) | 半導体装置の実装構造 | |
| JP2564771B2 (ja) | 放熱板付き半導体装置及びその製造方法 | |
| JPH05166979A (ja) | 半導体装置及びその製造方法 | |
| JPH11220074A (ja) | 半導体装置 | |
| JPH08125116A (ja) | 電力用半導体装置 | |
| KR100244826B1 (ko) | 반도체장치 및 그 제조방법 | |
| EP4302057B1 (en) | Power module and method for producing a power module | |
| JPH09172033A (ja) | 半導体装置およびその製造方法 |