JPH0628053A - スタンバイモードを有する電子機器 - Google Patents
スタンバイモードを有する電子機器Info
- Publication number
- JPH0628053A JPH0628053A JP4182053A JP18205392A JPH0628053A JP H0628053 A JPH0628053 A JP H0628053A JP 4182053 A JP4182053 A JP 4182053A JP 18205392 A JP18205392 A JP 18205392A JP H0628053 A JPH0628053 A JP H0628053A
- Authority
- JP
- Japan
- Prior art keywords
- standby mode
- clock
- mode
- memory
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
- Calculators And Similar Devices (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】運用モードと、スタンバイモードとを持つこと
により実現されるレジューム機能を具備する装置に関
し、スタンバイモード時における消費電力の低減化を図
る手段を提供することを目的とする。 【構成】運用モード時に、厳密な周期とパルス幅とが規
定された第一のクロックを供給する手段と、スタンバイ
モード時に、比較的低い精度の第二のクロックを供給す
る手段とを設けることにより構成する。
により実現されるレジューム機能を具備する装置に関
し、スタンバイモード時における消費電力の低減化を図
る手段を提供することを目的とする。 【構成】運用モード時に、厳密な周期とパルス幅とが規
定された第一のクロックを供給する手段と、スタンバイ
モード時に、比較的低い精度の第二のクロックを供給す
る手段とを設けることにより構成する。
Description
【０００１】
【産業上の利用分野】本発明は、バッテリ運用を行なう
情報処理装置であって、レジューム機能と呼ばれる機能
を持つ装置に関する。レジューム機能とは、電源をオフ
した時点における機器の内部状態を保持し、これを、次
回電源をオンした時に即復元する機能である。これによ
り、電源のオンと同時に、前回の作業を直ちに継続する
ことができる。
情報処理装置であって、レジューム機能と呼ばれる機能
を持つ装置に関する。レジューム機能とは、電源をオフ
した時点における機器の内部状態を保持し、これを、次
回電源をオンした時に即復元する機能である。これによ
り、電源のオンと同時に、前回の作業を直ちに継続する
ことができる。
【０００２】上記レジューム機能は、通常運用している
状態の運用モードと、メモリ及び一部のハードウェアの
内容をバックアップしている状態のスタンバイモードと
を持つことにより実現される。通常、スタンバイモード
では、機器は、バッテリによる電源で動作しているの
で、バッテリの電力消費をいかに抑えるかが重要な課題
となる。
状態の運用モードと、メモリ及び一部のハードウェアの
内容をバックアップしている状態のスタンバイモードと
を持つことにより実現される。通常、スタンバイモード
では、機器は、バッテリによる電源で動作しているの
で、バッテリの電力消費をいかに抑えるかが重要な課題
となる。
【０００３】
【従来の技術】従来は、スタンバイモード時の動作電力
を抑えるために、スタンバイモード時にバックアップが
必要なメモリは、アクティブな信号変化を必要としない
スタティック素子で構成していた。例えば、メモリをＳ
ＲＡＭ（スタティックＲＡＭ）で構成すれば、バックア
ップ電流を供給するだけで、メモリ内容を保持すること
ができる。
を抑えるために、スタンバイモード時にバックアップが
必要なメモリは、アクティブな信号変化を必要としない
スタティック素子で構成していた。例えば、メモリをＳ
ＲＡＭ（スタティックＲＡＭ）で構成すれば、バックア
ップ電流を供給するだけで、メモリ内容を保持すること
ができる。
【０００４】しかし、ＳＲＡＭは一般的に高価であり、
またＭＰＵやＩ／Ｏコントローラなどは、スタティック
素子ではなくダイナミック素子である場合が少なくな
い。ところで、メモリにＤＲＡＭ（ダイナミックＲＡ
Ｍ）を使用すると、リフレッシュと呼ばれる定期的なメ
モリアクセスが必要となる。通常、リフレッシュは、メ
モリコントローラにより行なわれる。
またＭＰＵやＩ／Ｏコントローラなどは、スタティック
素子ではなくダイナミック素子である場合が少なくな
い。ところで、メモリにＤＲＡＭ（ダイナミックＲＡ
Ｍ）を使用すると、リフレッシュと呼ばれる定期的なメ
モリアクセスが必要となる。通常、リフレッシュは、メ
モリコントローラにより行なわれる。
【０００５】図２は、リフレッシュについて説明する図
である。図２において、メモリコントローラ１１は、内
部にカウンタまたはタイマを持っており、所定の時間間
隔で、その内部のリフレッシュ制御部に対して、リフレ
ッシュ要求信号（ＲＥＦＲＥＱ）を出力する。
である。図２において、メモリコントローラ１１は、内
部にカウンタまたはタイマを持っており、所定の時間間
隔で、その内部のリフレッシュ制御部に対して、リフレ
ッシュ要求信号（ＲＥＦＲＥＱ）を出力する。
【０００６】リフレッシュ制御部は、メモリリード・ラ
イト制御部が、メモリ１２をアクセスしていないことを
確認して、ＣＡＳ信号及びＲＡＳ信号により、メモリリ
フレッシュを行なう。以上の説明は、ＣＡＳビフォアＲ
ＡＳのリフレッシュ方式を例にとったが、もちろん別の
方式もある。
イト制御部が、メモリ１２をアクセスしていないことを
確認して、ＣＡＳ信号及びＲＡＳ信号により、メモリリ
フレッシュを行なう。以上の説明は、ＣＡＳビフォアＲ
ＡＳのリフレッシュ方式を例にとったが、もちろん別の
方式もある。
【０００７】しかし、いずれのリフレッシュ方式であっ
ても、リフレッシュ要求を発生させるカウンタ／タイマ
を動作させたり、リフレッシュ制御部が、ＣＡＳ／ＲＡ
Ｓ信号を出力するためには、一定周期のクロック（ＣＬ
Ｋ）信号が必要である。図２においては、クロック信号
は、発振器１０により生成されている。
ても、リフレッシュ要求を発生させるカウンタ／タイマ
を動作させたり、リフレッシュ制御部が、ＣＡＳ／ＲＡ
Ｓ信号を出力するためには、一定周期のクロック（ＣＬ
Ｋ）信号が必要である。図２においては、クロック信号
は、発振器１０により生成されている。
【０００８】このクロック信号は、ＭＰＵ等にも使用さ
れる。ＭＰＵが使用するクロック信号は、数ｎＳ（１×
１０-9秒）程度の高精度が要求されることが一般的であ
り、そのための発振器は、クロックジェネレータと呼ば
れる水晶振動子と、高速のドライブ素子とを一体化した
素子で構成される。
れる。ＭＰＵが使用するクロック信号は、数ｎＳ（１×
１０-9秒）程度の高精度が要求されることが一般的であ
り、そのための発振器は、クロックジェネレータと呼ば
れる水晶振動子と、高速のドライブ素子とを一体化した
素子で構成される。
【０００９】当クロックジェネレータは、非常に高性能
である反面、消費電力が非常に大きく、５Ｖで３０ｍＡ
（ＭＡＸ）程度である。これに対して、スタンバイモー
ドにおいてバックアップされるＤＲＡＭは、近年非常に
低消費電力化が進み、その消費電力は、３００μＡ程度
である。
である反面、消費電力が非常に大きく、５Ｖで３０ｍＡ
（ＭＡＸ）程度である。これに対して、スタンバイモー
ドにおいてバックアップされるＤＲＡＭは、近年非常に
低消費電力化が進み、その消費電力は、３００μＡ程度
である。
【００１０】
【発明が解決しようとする課題】すなわち、スタンバイ
モードでは、クロック信号を生成するだけで、バッテリ
が持つ殆どの電力を消費してしまうのである。そのた
め、スタンバイモードの時間が長くなると、バッテリが
もたず、レジューム機能を利用できないという問題点が
生じる。
モードでは、クロック信号を生成するだけで、バッテリ
が持つ殆どの電力を消費してしまうのである。そのた
め、スタンバイモードの時間が長くなると、バッテリが
もたず、レジューム機能を利用できないという問題点が
生じる。
【００１１】本発明は、上記従来技術の問題点を考慮
し、レジューム機能を具備する機器において、スタンバ
イモード時に、その内容を保持する必要があるメモリと
して、安価なＤＲＡＭを使用し、また、スタンバイモー
ド時において、動作させる必要があるハードウェアにダ
イナミック素子を用いると共に、スタンバイモード時に
おける消費電力の低減化を図る手段を提供することを目
的とする。
し、レジューム機能を具備する機器において、スタンバ
イモード時に、その内容を保持する必要があるメモリと
して、安価なＤＲＡＭを使用し、また、スタンバイモー
ド時において、動作させる必要があるハードウェアにダ
イナミック素子を用いると共に、スタンバイモード時に
おける消費電力の低減化を図る手段を提供することを目
的とする。
【００１２】
【課題を解決するための手段】本発明によれば、上述の
目的は、前記特許請求の範囲に記載した手段にて達成さ
れる。
目的は、前記特許請求の範囲に記載した手段にて達成さ
れる。
【００１３】すなわち、本発明は、電源の投入後、直ち
に機器を利用可能な状態とするために、メモリのバック
アップ等を行なうスタンバイモードと、機器使用時の運
用モードとを持つ装置において、運用モード時に、厳密
な周期とパルス幅とが規定された第一のクロックを供給
する手段と、スタンバイモード時に、比較的低い精度の
第二のクロックを供給する手段とを設けるスタンバイモ
ードを有する電子機器である。
に機器を利用可能な状態とするために、メモリのバック
アップ等を行なうスタンバイモードと、機器使用時の運
用モードとを持つ装置において、運用モード時に、厳密
な周期とパルス幅とが規定された第一のクロックを供給
する手段と、スタンバイモード時に、比較的低い精度の
第二のクロックを供給する手段とを設けるスタンバイモ
ードを有する電子機器である。
【００１４】
【作用】本発明は、通常の運用モードでは、ＭＰＵが要
求する高精度のクロックジェネレータを使用して高精度
のクロック信号を発生させ、また、スタンバイモードで
は、低精度ではあるが低消費電力であるＶＣＯ発振器、
ＲＣ発振器などにより比較的低い精度のクロック信号を
発生させるものである。
求する高精度のクロックジェネレータを使用して高精度
のクロック信号を発生させ、また、スタンバイモードで
は、低精度ではあるが低消費電力であるＶＣＯ発振器、
ＲＣ発振器などにより比較的低い精度のクロック信号を
発生させるものである。
【００１５】すなわち、運用モードとスタンバイモード
とで、使用するクロックを切り替えることにより、スタ
ンバイモード時の大幅な低消費電力化を図ったものであ
る。以下、実施例に即して、本発明の作用を詳細に説明
する。
とで、使用するクロックを切り替えることにより、スタ
ンバイモード時の大幅な低消費電力化を図ったものであ
る。以下、実施例に即して、本発明の作用を詳細に説明
する。
【００１６】
【実施例】図１は、本発明の一実施例を示す図である。
図１において、クロックジェネレータ１は、高精度であ
るが消費電力が大きいものである。その電源は通常電源
（ＶＡ）であるが、この通常電源は、スタンバイモード
時には切断される。一方、ＶＣＯ発振器２は、精度は劣
るが消費電力が低いものである。その電源は常時電源
（ＶＬ）であるので、スタンバイモード時も供給され
る。
図１において、クロックジェネレータ１は、高精度であ
るが消費電力が大きいものである。その電源は通常電源
（ＶＡ）であるが、この通常電源は、スタンバイモード
時には切断される。一方、ＶＣＯ発振器２は、精度は劣
るが消費電力が低いものである。その電源は常時電源
（ＶＬ）であるので、スタンバイモード時も供給され
る。
【００１７】クロック選択回路３は、クロックジェネレ
ータからのクロック（ＣＬＫＯＳＣ）と、ＶＣＯ発振器
からのクロック（ＣＬＫＶＣＯ）とのうち、いずれか一
方を選択する。そして、選択した方のクロックを、メモ
リコントローラ４と、ＭＰＵ５とへ出力する。通常、運
用モード時はＣＬＫＯＳＣが選択され、スタンバイモー
ド時はＣＬＫＶＣＯが選択される。
ータからのクロック（ＣＬＫＯＳＣ）と、ＶＣＯ発振器
からのクロック（ＣＬＫＶＣＯ）とのうち、いずれか一
方を選択する。そして、選択した方のクロックを、メモ
リコントローラ４と、ＭＰＵ５とへ出力する。通常、運
用モード時はＣＬＫＯＳＣが選択され、スタンバイモー
ド時はＣＬＫＶＣＯが選択される。
【００１８】メモリコントローラ４は、ＭＰＵ５からの
要求により、メモリ６からデータを読み出したり書き込
んだりする。また、内部にカウンタまたはタイマを持
ち、一定の時間間隔で、メモリ６に対してのリフレッシ
ュ動作を行なう。
要求により、メモリ６からデータを読み出したり書き込
んだりする。また、内部にカウンタまたはタイマを持
ち、一定の時間間隔で、メモリ６に対してのリフレッシ
ュ動作を行なう。
【００１９】ＭＰＵ５は、メモリ６をアクセスしながら
プログラムを実行するものである。その電源はＶＡであ
るので、スタンバイモード時の電源供給はない。先に述
べたように、ＭＰＵ５が動作する時には、数ｎＳ精度の
高精度なクロック信号が必要である。
プログラムを実行するものである。その電源はＶＡであ
るので、スタンバイモード時の電源供給はない。先に述
べたように、ＭＰＵ５が動作する時には、数ｎＳ精度の
高精度なクロック信号が必要である。
【００２０】運用モードでは、電源制御部７より、Ｖ
Ａ，ＶＬ電源が供給される。また、クロック選択回路３
は、クロックジェネレータ１が生成するＣＬＫＯＳＣを
選択し、高精度のクロックをメモリコントローラ４及び
ＭＰＵ５に供給する。このとき、メモリコントローラ４
にまで高精度のクロックを供給するのは、メモリコント
ローラ４からＭＰＵ５への応答信号にも、高精度のタイ
ミングが要求されるためである。
Ａ，ＶＬ電源が供給される。また、クロック選択回路３
は、クロックジェネレータ１が生成するＣＬＫＯＳＣを
選択し、高精度のクロックをメモリコントローラ４及び
ＭＰＵ５に供給する。このとき、メモリコントローラ４
にまで高精度のクロックを供給するのは、メモリコント
ローラ４からＭＰＵ５への応答信号にも、高精度のタイ
ミングが要求されるためである。
【００２１】一方、スタンバイモードでは、ＶＡ電源が
切断され、電源制御部７からは、ＶＬ電源のみが供給さ
れる。この間、ＶＡ電源の供給を受けるクロックジェネ
レータ１及びＭＰＵ５の動作は停止する。このスタンバ
イモード時に必要な動作は、ＤＲＡＭ６へのリフレッシ
ュのみである。
切断され、電源制御部７からは、ＶＬ電源のみが供給さ
れる。この間、ＶＡ電源の供給を受けるクロックジェネ
レータ１及びＭＰＵ５の動作は停止する。このスタンバ
イモード時に必要な動作は、ＤＲＡＭ６へのリフレッシ
ュのみである。
【００２２】スタンバイモードにおいて、リフレッシュ
の動作には、高精度のタイミングが要求されないため、
クロックは、ＶＣＯ発振器２の精度で十分である。従っ
て、クロック選択回路３は、ＣＬＫＶＣＯを選択し、こ
れをメモリコントローラ４に出力する。メモリコントロ
ーラ４は、ＣＬＫＶＣＯによりタイマ（カウンタ）を動
作させ、一定の時間間隔でリフレッシュ動作を行なう。
の動作には、高精度のタイミングが要求されないため、
クロックは、ＶＣＯ発振器２の精度で十分である。従っ
て、クロック選択回路３は、ＣＬＫＶＣＯを選択し、こ
れをメモリコントローラ４に出力する。メモリコントロ
ーラ４は、ＣＬＫＶＣＯによりタイマ（カウンタ）を動
作させ、一定の時間間隔でリフレッシュ動作を行なう。
【００２３】なお、本実施例では、高精度のクロックを
要求する素子の代表的なものとしてＭＰＵ５について触
れたが、これはＩ／Ｏコントローラやその他の素子につ
いても同様である。また、低精度のクロックでよい素子
の代表的なものとして、ＤＲＡＭ６を上げたが、これに
は、低精度のクロックで動作させてもよい他の素子も含
むことは言うまでもない。
要求する素子の代表的なものとしてＭＰＵ５について触
れたが、これはＩ／Ｏコントローラやその他の素子につ
いても同様である。また、低精度のクロックでよい素子
の代表的なものとして、ＤＲＡＭ６を上げたが、これに
は、低精度のクロックで動作させてもよい他の素子も含
むことは言うまでもない。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
通常の運用モードでは、高精度のクロックを使用するた
めに、高精度のクロックを必要とするＭＰＵ等の素子の
動作を保証することができる。一方、スタンバイモード
では、低精度ではあるが低消費電力であるＶＣＯ発振器
等を使用するために、スタンバイモード時の消費電力を
低く抑えることが可能となる。
通常の運用モードでは、高精度のクロックを使用するた
めに、高精度のクロックを必要とするＭＰＵ等の素子の
動作を保証することができる。一方、スタンバイモード
では、低精度ではあるが低消費電力であるＶＣＯ発振器
等を使用するために、スタンバイモード時の消費電力を
低く抑えることが可能となる。
【図１】本発明の一実施例を示す図である。
【図２】リフレッシュについて説明する図である。
１ クロックジェネレータ ２ ＶＣＯ発振器 ３ クロック選択回路 ４，１１ メモリコントローラ ５ ＭＰＵ ６，１２ メモリ ７ 電源制御部 １０ 発振器
Claims (1)
- 【請求項１】電源の投入後、直ちに機器を利用可能な状
態とするために、メモリのバックアップ等を行なうスタ
ンバイモードと、機器使用時の運用モードとを持つ装置
において、 運用モード時に、厳密な周期とパルス幅とが規定された
第一のクロックを供給する手段と、 スタンバイモード時に、比較的低い精度の第二のクロッ
クを供給する手段とを設けることを特徴とするスタンバ
イモードを有する電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4182053A JPH0628053A (ja) | 1992-07-09 | 1992-07-09 | スタンバイモードを有する電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4182053A JPH0628053A (ja) | 1992-07-09 | 1992-07-09 | スタンバイモードを有する電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0628053A true JPH0628053A (ja) | 1994-02-04 |
Family
ID=16111520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4182053A Withdrawn JPH0628053A (ja) | 1992-07-09 | 1992-07-09 | スタンバイモードを有する電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628053A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367634B1 (ko) * | 1998-10-29 | 2003-01-10 | 마쯔시다덴기산교 가부시키가이샤 | 메모리 제어기 및 메모리 제어방법 |
| US6975551B2 (en) * | 2001-07-10 | 2005-12-13 | Sharp Kabushiki Kaisha | Semiconductor storage, mobile electronic device, and detachable storage |
| KR100447134B1 (ko) * | 1996-12-28 | 2006-02-28 | 엘지전자 주식회사 | 억세스데이터비트수조절기능및저전력소비기능을구비한디램컨트롤러 |
| US7345525B2 (en) | 2005-04-08 | 2008-03-18 | Hynix Semiconductor Inc. | Voltage pumping device |
| US7403447B2 (en) | 2003-05-14 | 2008-07-22 | Fujitsu Limited | Method for stabilizing electronic circuit operation and electronic apparatus using the same |
| JP2010061393A (ja) * | 2008-09-03 | 2010-03-18 | Denso Corp | マイクロコンピュータ |
-
1992
- 1992-07-09 JP JP4182053A patent/JPH0628053A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447134B1 (ko) * | 1996-12-28 | 2006-02-28 | 엘지전자 주식회사 | 억세스데이터비트수조절기능및저전력소비기능을구비한디램컨트롤러 |
| KR100367634B1 (ko) * | 1998-10-29 | 2003-01-10 | 마쯔시다덴기산교 가부시키가이샤 | 메모리 제어기 및 메모리 제어방법 |
| US6975551B2 (en) * | 2001-07-10 | 2005-12-13 | Sharp Kabushiki Kaisha | Semiconductor storage, mobile electronic device, and detachable storage |
| US7403447B2 (en) | 2003-05-14 | 2008-07-22 | Fujitsu Limited | Method for stabilizing electronic circuit operation and electronic apparatus using the same |
| US7345525B2 (en) | 2005-04-08 | 2008-03-18 | Hynix Semiconductor Inc. | Voltage pumping device |
| US7518433B2 (en) | 2005-04-08 | 2009-04-14 | Hynix Semiconductor Inc. | Voltage pumping device |
| JP2010061393A (ja) * | 2008-09-03 | 2010-03-18 | Denso Corp | マイクロコンピュータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5262998A (en) | Dynamic random access memory with operational sleep mode | |
| US6542959B2 (en) | Memory refreshing system | |
| KR0169288B1 (ko) | 컴퓨터 시스템 및 그 메모리를 리프레싱하기 위한 방법 | |
| US5446696A (en) | Method and apparatus for implementing refresh in a synchronous DRAM system | |
| US20130132749A1 (en) | Adaptive power control | |
| KR950012454A (ko) | 다수의 내부 전원을 갖는 동적 메모리장치 | |
| KR100278355B1 (ko) | 컴퓨터 시스템 및 이 컴퓨터 시스템의 제어 방법 | |
| JPH08287676A (ja) | 半導体メモリ装置 | |
| US5818777A (en) | Circuit for implementing and method for initiating a self-refresh mode | |
| US4313180A (en) | Refresh system for a dynamic memory | |
| US5712825A (en) | Maintaining data integrity in DRAM while varying operating voltages | |
| EP0338528A2 (en) | Semiconductor memory | |
| JP3225533B2 (ja) | ダイナミック型半導体メモリ装置 | |
| JPH0628053A (ja) | スタンバイモードを有する電子機器 | |
| US5297098A (en) | Control apparatus for data storage apparatus | |
| EP0632463A2 (en) | Electronic device having pseudo-SRAM | |
| JPH0460988A (ja) | リフレツシユ制御装置 | |
| JP3047246B2 (ja) | Ｄｒａｍバッテリバックアップ方法 | |
| JPH06119780A (ja) | 半導体メモリ | |
| JPH09237231A (ja) | バックアップ装置 | |
| JPH0636559A (ja) | Ｄｒａｍ制御方法および制御装置 | |
| JPH0261890A (ja) | ダイナミック型半導体記憶装置 | |
| JP2795926B2 (ja) | パーソナルコンピュータ | |
| JPH03203089A (ja) | 擬似スタティックｒａｍのリセット回路 | |
| JPS63257995A (ja) | リフレツシユ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |