JPH0628179A - 計算機システム - Google Patents
計算機システムInfo
- Publication number
- JPH0628179A JPH0628179A JP6554492A JP6554492A JPH0628179A JP H0628179 A JPH0628179 A JP H0628179A JP 6554492 A JP6554492 A JP 6554492A JP 6554492 A JP6554492 A JP 6554492A JP H0628179 A JPH0628179 A JP H0628179A
- Authority
- JP
- Japan
- Prior art keywords
- program
- processing unit
- central processing
- computer system
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 2
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】信号線数を最少限に抑えて高速化する。
【構成】ＲＯＭ装置１２はアドレス・カウンタを有して
おり、中央処理装置１１が信号線２０１を介して送出す
るプログラム読出し制御信号Ｐｒを受けたときに、アド
レス・カウンタが示すプログラム記憶領域のプログラム
を読出してプログラム専用デ−タバス２０３を介して中
央処理装置１１へ送出すると共に、アドレス・カウンタ
をカウント・アップする。また、中央処理装置１１が信
号線２０２を介して送出する先頭アドレス設定信号Ｐａ
を受けたときに、アドレス・カウンタの値を指定値にリ
セットする。
おり、中央処理装置１１が信号線２０１を介して送出す
るプログラム読出し制御信号Ｐｒを受けたときに、アド
レス・カウンタが示すプログラム記憶領域のプログラム
を読出してプログラム専用デ−タバス２０３を介して中
央処理装置１１へ送出すると共に、アドレス・カウンタ
をカウント・アップする。また、中央処理装置１１が信
号線２０２を介して送出する先頭アドレス設定信号Ｐａ
を受けたときに、アドレス・カウンタの値を指定値にリ
セットする。
Description
【０００１】
【産業上の利用分野】本発明は計算機システムに関し、
特にプログラムを記憶する読み出し専用記憶装置（ＲＯ
Ｍ装置）を有する計算機システムに関する。
特にプログラムを記憶する読み出し専用記憶装置（ＲＯ
Ｍ装置）を有する計算機システムに関する。
【０００２】
【従来の技術】通常の計算機システムは、演算処理およ
び各種装置の制御処理を実行する中央処理装置と、プロ
グラムを記憶する読み出し専用記憶装置と、デ−タを記
憶する読み出し／書き込み記憶装置と、外部に対するデ
−タの入出力を司る入出力装置とから構成されており、
各装置は、制御信号用のコントロ−ルバス、アドレス信
号用のアドレスバスおよびデータ信号用のデ−タバスを
介して接続されている。
び各種装置の制御処理を実行する中央処理装置と、プロ
グラムを記憶する読み出し専用記憶装置と、デ−タを記
憶する読み出し／書き込み記憶装置と、外部に対するデ
−タの入出力を司る入出力装置とから構成されており、
各装置は、制御信号用のコントロ−ルバス、アドレス信
号用のアドレスバスおよびデータ信号用のデ−タバスを
介して接続されている。
【０００３】しかし、このような通常の計算機システム
では、プログラム読み出し用のデ−タや、デ−タの書き
込み／読み出しおよび入力／出力を実行するデ−タが、
一つのデ−タバスを共通するので、計算機システムを高
速化できない。
では、プログラム読み出し用のデ−タや、デ−タの書き
込み／読み出しおよび入力／出力を実行するデ−タが、
一つのデ−タバスを共通するので、計算機システムを高
速化できない。
【０００４】そこで、このような欠点を克服するため
に、図３に示すような計算機システムとしている。すな
わち、中央処理装置２１と、読み出し／書き込み記憶装
置（以下ＲＡＭ装置と称す）２３および入出力装置２４
との間は、通常の計算機システムと同様、汎用のコント
ロ−ルバスと、アドレスバスと、デ−タバスとによりそ
れぞれ接続するが、中央処理装置２１とプログラムを記
憶する読み出し専用記憶装置（以下ＲＯＭ装置と称す）
２２との間は、専用のコントロ−ルバス２１１と、専用
のアドレスバス２１２と、専用のデ−タバス２１３とを
それぞれ接続している。
に、図３に示すような計算機システムとしている。すな
わち、中央処理装置２１と、読み出し／書き込み記憶装
置（以下ＲＡＭ装置と称す）２３および入出力装置２４
との間は、通常の計算機システムと同様、汎用のコント
ロ−ルバスと、アドレスバスと、デ−タバスとによりそ
れぞれ接続するが、中央処理装置２１とプログラムを記
憶する読み出し専用記憶装置（以下ＲＯＭ装置と称す）
２２との間は、専用のコントロ−ルバス２１１と、専用
のアドレスバス２１２と、専用のデ−タバス２１３とを
それぞれ接続している。
【０００５】このように、ＲＯＭ装置からプログラムを
読み出すために専用のバスを設け、他の各種信号のバス
系統と分離することにより、計算機システムの高速化を
図っている。
読み出すために専用のバスを設け、他の各種信号のバス
系統と分離することにより、計算機システムの高速化を
図っている。
【０００６】
【発明が解決しようとする課題】上述した従来の計算機
システムでは、高速化するために、ＲＯＭ装置からプロ
グラムを読み出すための専用のバスを設け、他の各種信
号のバス系統と分離している。しかし、専用のバスを設
けるために、計算機システムとして信号本数が増加し、
最悪の場合、通常の計算機システムの約２倍にもなって
しまう。このため、システムの小型化が困難になるとい
う問題点を有している。
システムでは、高速化するために、ＲＯＭ装置からプロ
グラムを読み出すための専用のバスを設け、他の各種信
号のバス系統と分離している。しかし、専用のバスを設
けるために、計算機システムとして信号本数が増加し、
最悪の場合、通常の計算機システムの約２倍にもなって
しまう。このため、システムの小型化が困難になるとい
う問題点を有している。
【０００７】本発明の目的は、信号線数を最少に抑えて
高速化を可能とする計算機システムを提供することにあ
る。
高速化を可能とする計算機システムを提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明の計算機システム
は、少なくとも、演算処理および各種装置の制御処理を
実行する中央処理装置およびプログラムを記憶するＲＯ
Ｍ装置とを備える計算機システムにおいて、前記ＲＯＭ
装置は、前記中央処理装置が送出するプログラム読出し
制御信号を受けてカウント・アップすると共に、前記中
央処理装置が送出する先頭アドレス設定信号を受けてカ
ウント値を指定値に設定するアドレス・カウンタを有し
て構成されている。また、前記中央処理装置と前記ＲＯ
Ｍ装置との間は、前記プログラム読出し制御信号の信号
線と、前記先頭アドレス設定信号の信号線と、前記ＲＯ
Ｍ装置が読出したプログラムを前記中央処理装置へ伝送
する専用デ−タバスとにより接続して構成されている。
は、少なくとも、演算処理および各種装置の制御処理を
実行する中央処理装置およびプログラムを記憶するＲＯ
Ｍ装置とを備える計算機システムにおいて、前記ＲＯＭ
装置は、前記中央処理装置が送出するプログラム読出し
制御信号を受けてカウント・アップすると共に、前記中
央処理装置が送出する先頭アドレス設定信号を受けてカ
ウント値を指定値に設定するアドレス・カウンタを有し
て構成されている。また、前記中央処理装置と前記ＲＯ
Ｍ装置との間は、前記プログラム読出し制御信号の信号
線と、前記先頭アドレス設定信号の信号線と、前記ＲＯ
Ｍ装置が読出したプログラムを前記中央処理装置へ伝送
する専用デ−タバスとにより接続して構成されている。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の一実施例を示すブロック図
であり、通常の計算機システムと同様に、演算処理およ
び各種装置の制御処理を実行する中央処理装置１１と、
プログラムを記憶するＲＯＭ装置１２と、デ−タを記憶
するＲＡＭ装置１３と、外部に対するデ−タの入出力を
司る入出力装置１４とから構成されている。
であり、通常の計算機システムと同様に、演算処理およ
び各種装置の制御処理を実行する中央処理装置１１と、
プログラムを記憶するＲＯＭ装置１２と、デ−タを記憶
するＲＡＭ装置１３と、外部に対するデ−タの入出力を
司る入出力装置１４とから構成されている。
【００１１】ここで、中央処理装置１１と、ＲＡＭ装置
１３および入出力装置１４との間は、通常の計算機シス
テムと同様、汎用のコントロ−ルバス１０１と、アドレ
スバス１０２と、デ−タバス１０３とによりそれぞれ接
続されており、これらのバスを介してデ−タの書き込み
／読み出し及びデ−タの入力／出力等が行われる。
１３および入出力装置１４との間は、通常の計算機シス
テムと同様、汎用のコントロ−ルバス１０１と、アドレ
スバス１０２と、デ−タバス１０３とによりそれぞれ接
続されており、これらのバスを介してデ−タの書き込み
／読み出し及びデ−タの入力／出力等が行われる。
【００１２】また、中央処理装置１１とＲＯＭ装置１２
との間には、プログラムの読み出しを制御する信号Ｐｒ
用の信号線２０１と、読み出すプログラムの先頭アドレ
スを設定する信号Ｐａ用の信号線２０２と、ＲＯＭ装置
１２から読み出したプログラムＰｄ用の専用デ−タバス
２０３とが接続されている。
との間には、プログラムの読み出しを制御する信号Ｐｒ
用の信号線２０１と、読み出すプログラムの先頭アドレ
スを設定する信号Ｐａ用の信号線２０２と、ＲＯＭ装置
１２から読み出したプログラムＰｄ用の専用デ−タバス
２０３とが接続されている。
【００１３】ところで、ＲＯＭ装置１２はアドレス・カ
ウンタを有しており、中央処理装置１１が信号線２０１
を介して送出するプログラム読出し制御信号Ｐｒを受け
たときに、アドレス・カウンタが示すプログラム記憶領
域のプログラムを読出してプログラム専用デ−タバス２
０３を介して中央処理装置１１へ送出すると共に、アド
レス・カウンタをカウント・アップする。また、中央処
理装置１１が信号線２０２を介して送出する先頭アドレ
ス設定信号Ｐａを受けたときに、アドレス・カウンタの
値を指定値にリセットする。
ウンタを有しており、中央処理装置１１が信号線２０１
を介して送出するプログラム読出し制御信号Ｐｒを受け
たときに、アドレス・カウンタが示すプログラム記憶領
域のプログラムを読出してプログラム専用デ−タバス２
０３を介して中央処理装置１１へ送出すると共に、アド
レス・カウンタをカウント・アップする。また、中央処
理装置１１が信号線２０２を介して送出する先頭アドレ
ス設定信号Ｐａを受けたときに、アドレス・カウンタの
値を指定値にリセットする。
【００１４】次に動作を説明する。
【００１５】いま、ＲＯＭ装置１２に記憶されている以
下に示すプログラム例を実行する場合について説明す
る。
下に示すプログラム例を実行する場合について説明す
る。
【００１６】プログラム例 （１）１０００Ｈ：ＩＮ ＡＣＣ，［３０Ｈ］ ……
〔Ｉ／Ｏアドレス３０Ｈの内容を中央処理装置１１内の
演算論理回路に読込む。〕 （２）１００１Ｈ：ＡＮＤ ＡＣＣ，０ＦＨ ……〔演
算論理回路の内容と０ＦＨとの論理積を演算する。〕 （３）１００２Ｈ：ＭＯＶ ［５０００Ｈ］，ＡＣＣ
……〔演算論理回路の内容をデ−タ記憶領域のアドレス
５０００Ｈへ書き込む。〕 （４）１００３Ｈ：ＪＭＰ １１００Ｈ ……〔プログ
ラム記憶領域のアドレス１１００Ｈへジャンプする。〕 ここで、１００１Ｈ〜１００３Ｈは、ＲＯＭ装置のプロ
グラム記憶領域アドレスを示している。
〔Ｉ／Ｏアドレス３０Ｈの内容を中央処理装置１１内の
演算論理回路に読込む。〕 （２）１００１Ｈ：ＡＮＤ ＡＣＣ，０ＦＨ ……〔演
算論理回路の内容と０ＦＨとの論理積を演算する。〕 （３）１００２Ｈ：ＭＯＶ ［５０００Ｈ］，ＡＣＣ
……〔演算論理回路の内容をデ−タ記憶領域のアドレス
５０００Ｈへ書き込む。〕 （４）１００３Ｈ：ＪＭＰ １１００Ｈ ……〔プログ
ラム記憶領域のアドレス１１００Ｈへジャンプする。〕 ここで、１００１Ｈ〜１００３Ｈは、ＲＯＭ装置のプロ
グラム記憶領域アドレスを示している。
【００１７】図２は、上記プログラム例を実行する場合
の各信号のタイミングチャートである。なお、ＲＯＭ装
置のアドレス・カウンタは予め１０００Ｈに設定されて
いるものとする。
の各信号のタイミングチャートである。なお、ＲＯＭ装
置のアドレス・カウンタは予め１０００Ｈに設定されて
いるものとする。
【００１８】まず、中央処理装置１１は、信号線２０１
を介してプログラム読出し制御信号Ｐｒを送出する。Ｒ
ＯＭ装置１２は制御信号Ｐｒを受け、アドレス１０００
Ｈに記憶されているプログラム例（１）を読み出すと共
に、アドレス・カウンタを１００１Ｈにカウント・アッ
プし、読出したプログラムＰｄを専用デ−タバス２０３
を介して中央処理装置１１へ送出する。
を介してプログラム読出し制御信号Ｐｒを送出する。Ｒ
ＯＭ装置１２は制御信号Ｐｒを受け、アドレス１０００
Ｈに記憶されているプログラム例（１）を読み出すと共
に、アドレス・カウンタを１００１Ｈにカウント・アッ
プし、読出したプログラムＰｄを専用デ−タバス２０３
を介して中央処理装置１１へ送出する。
【００１９】中央処理装置１１はプログラムＰｄを受
け、汎用バス１０１，１０２，１０３を介して入出力処
理装置１４を制御し、Ｉ／Ｏアドレス３０Ｈの内容を読
み出して中央処理装置内の演算論理回路に保存する。
け、汎用バス１０１，１０２，１０３を介して入出力処
理装置１４を制御し、Ｉ／Ｏアドレス３０Ｈの内容を読
み出して中央処理装置内の演算論理回路に保存する。
【００２０】次に、中央処理装置１１は、再びプログラ
ム読出し制御信号Ｐｒを送出する。ＲＯＭ装置１２はア
ドレス１００１Ｈに記憶されているプログラム例（２）
を読み出してアドレス・カウンタを１００２Ｈにカウン
ト・アップし、プログラムデータＰｄとして中央処理装
置１１へ送出する。中央処理装置１１は、演算論理回路
の内容とプログラムが指定する直接デ−タとの論理積を
計算して演算論理回路内に保存する。
ム読出し制御信号Ｐｒを送出する。ＲＯＭ装置１２はア
ドレス１００１Ｈに記憶されているプログラム例（２）
を読み出してアドレス・カウンタを１００２Ｈにカウン
ト・アップし、プログラムデータＰｄとして中央処理装
置１１へ送出する。中央処理装置１１は、演算論理回路
の内容とプログラムが指定する直接デ−タとの論理積を
計算して演算論理回路内に保存する。
【００２１】次に、中央処理装置１１は、再びプログラ
ム読出し制御信号Ｐｒを送出する。ＲＯＭ装置１２はア
ドレス１００２Ｈに記憶されているプログラム例（３）
を読み出してアドレス・カウンタを１００３Ｈにカウン
ト・アップし、プログラムデータＰｄを中央処理装置１
１へ送出する。中央処理装置１は、汎用バス１０１，１
０２，１０３を介して演算論理回路の内容をＲＡＭ装置
１３内のデ−タ記憶領域アドレス５０００Ｈへ書き込
む。
ム読出し制御信号Ｐｒを送出する。ＲＯＭ装置１２はア
ドレス１００２Ｈに記憶されているプログラム例（３）
を読み出してアドレス・カウンタを１００３Ｈにカウン
ト・アップし、プログラムデータＰｄを中央処理装置１
１へ送出する。中央処理装置１は、汎用バス１０１，１
０２，１０３を介して演算論理回路の内容をＲＡＭ装置
１３内のデ−タ記憶領域アドレス５０００Ｈへ書き込
む。
【００２２】次に、中央処理装置１１は、再びプログラ
ム読出し制御信号Ｐｒを送出する。ＲＯＭ装置１２はア
ドレス１００３Ｈに記憶されているプログラム例（４）
を読み出してアドレス・カウンタを１００４Ｈにカウン
ト・アップし、プログラムデータＰｄを中央処理装置１
１へ送出する。中央処理装置１は、実行しようとするプ
ログラムが分岐命令であることを認識し、プログラム読
出し制御信号Ｐｒおよび先頭アドレス設定信号Ｐａを送
出して、分岐先アドレス１１００ＨをＲＯＭ装置１２の
アドレス・カウンタに設定する。以後、ＲＯＭ装置は、
プログラム読出し制御信号Ｐｒを受けてプログラム記憶
領域アドレス１１００Ｈからプログラムを読み出してい
くことになる。
ム読出し制御信号Ｐｒを送出する。ＲＯＭ装置１２はア
ドレス１００３Ｈに記憶されているプログラム例（４）
を読み出してアドレス・カウンタを１００４Ｈにカウン
ト・アップし、プログラムデータＰｄを中央処理装置１
１へ送出する。中央処理装置１は、実行しようとするプ
ログラムが分岐命令であることを認識し、プログラム読
出し制御信号Ｐｒおよび先頭アドレス設定信号Ｐａを送
出して、分岐先アドレス１１００ＨをＲＯＭ装置１２の
アドレス・カウンタに設定する。以後、ＲＯＭ装置は、
プログラム読出し制御信号Ｐｒを受けてプログラム記憶
領域アドレス１１００Ｈからプログラムを読み出してい
くことになる。
【００２３】このように、中央処理装置１１とＲＯＭ装
置１２とは、プログラムの読み出し制御信号用の信号線
２０１と、先頭アドレス設定信号Ｐａ用の信号線２０２
と、読み出したプログラムの専用デ−タバス２０３とを
介してプログラムを実行していく。
置１２とは、プログラムの読み出し制御信号用の信号線
２０１と、先頭アドレス設定信号Ｐａ用の信号線２０２
と、読み出したプログラムの専用デ−タバス２０３とを
介してプログラムを実行していく。
【００２４】
【発明の効果】以上説明したように本発明によれば、プ
ログラムを記憶するＲＯＭ装置内にアドレス・カウンタ
を設け、中央処理装置が送出するプログラム読出し制御
信号をに応じてカウント・アップさせると共に、中央処
理装置が送出する先頭アドレス設定信号によりカウント
値を指定値に設定させることにより、中央処理装置とＲ
ＯＭ装置との間に接続する信号線は、プログラム読出し
制御信号線と、先頭アドレス設定信号線と、ＲＯＭ装置
から読み出したプログラム用の専用デ−タバスだけでよ
いので、従来の専用コントロ−ルバスおよび専用アドレ
スバスの信号線数を大幅に節減でき、最少の信号線でシ
ステムの高速化を実現できる。
ログラムを記憶するＲＯＭ装置内にアドレス・カウンタ
を設け、中央処理装置が送出するプログラム読出し制御
信号をに応じてカウント・アップさせると共に、中央処
理装置が送出する先頭アドレス設定信号によりカウント
値を指定値に設定させることにより、中央処理装置とＲ
ＯＭ装置との間に接続する信号線は、プログラム読出し
制御信号線と、先頭アドレス設定信号線と、ＲＯＭ装置
から読み出したプログラム用の専用デ−タバスだけでよ
いので、従来の専用コントロ−ルバスおよび専用アドレ
スバスの信号線数を大幅に節減でき、最少の信号線でシ
ステムの高速化を実現できる。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例の動作を示す図である。
【図３】従来の計算機システムの一例を示すブロック図
である。
である。
１１ 中央処理装置 １２ 読み出し専用記憶装置（ＲＯＭ装置） Ｐｒ プログラム読出し制御信号 Ｐａ 先頭アドレス設定信号 Ｐｄ プログラムデータ ２０１，２０２ 信号線 ２０３ プログラム専用デ−タバス
Claims (2)
- 【請求項１】 少なくとも、演算処理および各種装置の
制御処理を実行する中央処理装置およびプログラムを記
憶するＲＯＭ装置とを備える計算機システムにおいて、 前記ＲＯＭ装置は、前記中央処理装置が送出するプログ
ラム読出し制御信号を受けてカウント・アップし、ま
た、前記中央処理装置が送出する先頭アドレス設定信号
を受けてカウント値を指定値に設定するアドレス・カウ
ンタを有することを特徴とする計算機システム。 - 【請求項２】 請求項１記載の計算機システムにおい
て、前記中央処理装置と前記ＲＯＭ装置との間は、前記
プログラム読出し制御信号の信号線と、前記先頭アドレ
ス設定信号の信号線と、前記ＲＯＭ装置が読出したプロ
グラムを前記中央処理装置へ伝送する専用デ−タバスと
により接続されることを特徴とする計算機システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6554492A JPH0628179A (ja) | 1992-03-24 | 1992-03-24 | 計算機システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6554492A JPH0628179A (ja) | 1992-03-24 | 1992-03-24 | 計算機システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0628179A true JPH0628179A (ja) | 1994-02-04 |
Family
ID=13290069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6554492A Withdrawn JPH0628179A (ja) | 1992-03-24 | 1992-03-24 | 計算機システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628179A (ja) |
-
1992
- 1992-03-24 JP JP6554492A patent/JPH0628179A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2790034B2 (ja) | 非運用系メモリ更新方式 | |
| JPH0122940B2 (ja) | ||
| JPH0628179A (ja) | 計算機システム | |
| JPS633351B2 (ja) | ||
| JPH09311812A (ja) | マイクロコンピュータ | |
| JPH0553787A (ja) | プログラム変更方式 | |
| JP3057754B2 (ja) | メモリ回路および分散処理システム | |
| US5497481A (en) | Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests | |
| JPS607529A (ja) | バツフアメモリ装置 | |
| JPH02177098A (ja) | 半導体メモリ装置 | |
| KR960001096B1 (ko) | 부팅 드라이브 시스템 | |
| JP2734581B2 (ja) | 入出力制御装置の制御方式 | |
| JPH0716190Y2 (ja) | 自動販売機の制御装置 | |
| JPH0250495B2 (ja) | ||
| JPS5783839A (en) | Control system for interruption request priority | |
| JP3131918B2 (ja) | メモリ装置 | |
| JPS6121541A (ja) | 記憶回路 | |
| JPH05334099A (ja) | 状態設定レジスタの書込回路 | |
| JPH0232440A (ja) | 記憶装置 | |
| JPH05334074A (ja) | マイクロプロセッサ | |
| JPH0154729B2 (ja) | ||
| JPS58114257A (ja) | 情報処理装置におけるプログラムメモリアクセス方式 | |
| JPS63103330A (ja) | アドレススタツク使用ミス検出方式 | |
| JPS6161153B2 (ja) | ||
| JPS6245569B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |