JPH0716190Y2 - 自動販売機の制御装置 - Google Patents
自動販売機の制御装置Info
- Publication number
- JPH0716190Y2 JPH0716190Y2 JP1986037764U JP3776486U JPH0716190Y2 JP H0716190 Y2 JPH0716190 Y2 JP H0716190Y2 JP 1986037764 U JP1986037764 U JP 1986037764U JP 3776486 U JP3776486 U JP 3776486U JP H0716190 Y2 JPH0716190 Y2 JP H0716190Y2
- Authority
- JP
- Japan
- Prior art keywords
- write
- data
- signal
- ram
- sent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は、Random Access Memory（以下RAMという）に
記憶された自動販売機の機構制御用データ、商品販売制
御用データ及び販売回路データ等のデータを用いてマイ
クロコンピュータで自動販売機の制御を行なう自動販売
機の制御装置に関するものである。
記憶された自動販売機の機構制御用データ、商品販売制
御用データ及び販売回路データ等のデータを用いてマイ
クロコンピュータで自動販売機の制御を行なう自動販売
機の制御装置に関するものである。
（従来の技術） 従来の自動販売機では、商品搬出機構制御や温度制御や
その他の制御をマイクロコンピュータで行なう場合、各
制御に必要なデータ及びフラグ等をRAMに記憶し、マイ
クロコンピュータで制御を実行する時に該RAMを直接ハ
ードウエアで操作してデータ等の読み出し或いは書き込
みを行ない、そのデータに従い制御シーケンスを処理し
ている。即ち、RAMにデータを書き込み場合、従来では
マイクロコンピュータから書き込み信号であるメモリー
リクエスト信号MREQ及びライト信号WRをRAMのCE端子及
びWE端子に送出することによりデータを書き込んでい
た。
その他の制御をマイクロコンピュータで行なう場合、各
制御に必要なデータ及びフラグ等をRAMに記憶し、マイ
クロコンピュータで制御を実行する時に該RAMを直接ハ
ードウエアで操作してデータ等の読み出し或いは書き込
みを行ない、そのデータに従い制御シーケンスを処理し
ている。即ち、RAMにデータを書き込み場合、従来では
マイクロコンピュータから書き込み信号であるメモリー
リクエスト信号MREQ及びライト信号WRをRAMのCE端子及
びWE端子に送出することによりデータを書き込んでい
た。
（考案が解決しようとする課題） しかし、従来では、ノイズ等や何らかの要因によりプロ
グラムが暴走を生じ、マイクロコンピュータから書き込
み信号が誤って出力された場合に、データの誤書き込み
を発生してRAMの正常データを破壊してしまうという問
題点があり、このような状態になった後ではプログラム
の暴走を停止させても、RAMデータが破壊されている
為、制御機能の回復は不可能であった。
グラムが暴走を生じ、マイクロコンピュータから書き込
み信号が誤って出力された場合に、データの誤書き込み
を発生してRAMの正常データを破壊してしまうという問
題点があり、このような状態になった後ではプログラム
の暴走を停止させても、RAMデータが破壊されている
為、制御機能の回復は不可能であった。
（課題を解決するための手段） 本考案は前記目的を達成するために、マイクロコンピュ
ータの中央処理装置と、RAMと、前記中央処理装置から
送出されたI/Oリクエスト信号及びライト信号を受けてI
/Oライト信号を送出するとともに、メモリーリクエスト
信号及びライト信号を受けてメモリーライト信号を送出
する入出力コントローラと、前記中央処理装置から送出
された入出力回路選定用のポート信号を受けてRAMライ
トセレクト信号を送出するプログラマブルセレクタと、
前記入出力コントローラ及びプログラマブルセレクタ夫
々から送出されたI/Oライト信号及びRAMライトセレクト
信号を受けてデータ書き込み可能状態となり該データ書
き込み可能状態で入出力コントローラから送出されたメ
モリーライト信号を受けている間のみ前記RAMにデータ
書き込み信号を送出するとともに、前記メモリーライト
信号が断たれた時に前記データ書き込み信号の送出を停
止してデータ書き込み禁止状態に戻るデータ書き込み制
御回路とを備えた、ことを特徴としている。
ータの中央処理装置と、RAMと、前記中央処理装置から
送出されたI/Oリクエスト信号及びライト信号を受けてI
/Oライト信号を送出するとともに、メモリーリクエスト
信号及びライト信号を受けてメモリーライト信号を送出
する入出力コントローラと、前記中央処理装置から送出
された入出力回路選定用のポート信号を受けてRAMライ
トセレクト信号を送出するプログラマブルセレクタと、
前記入出力コントローラ及びプログラマブルセレクタ夫
々から送出されたI/Oライト信号及びRAMライトセレクト
信号を受けてデータ書き込み可能状態となり該データ書
き込み可能状態で入出力コントローラから送出されたメ
モリーライト信号を受けている間のみ前記RAMにデータ
書き込み信号を送出するとともに、前記メモリーライト
信号が断たれた時に前記データ書き込み信号の送出を停
止してデータ書き込み禁止状態に戻るデータ書き込み制
御回路とを備えた、ことを特徴としている。
（作用） 本考案によれば、マイクロコンピュータとRAMとの間に
マイクロコンピュータのポート出力で選択可能なデータ
書き込み制御回路を設け、このデータ書き込み制御回路
により通常はRAMがデータ書き込み禁止状態になってい
るので、マイクロコンピュータからの書き込み信号を受
けただけではRAMに書き込み信号が送出されることがな
い。
マイクロコンピュータのポート出力で選択可能なデータ
書き込み制御回路を設け、このデータ書き込み制御回路
により通常はRAMがデータ書き込み禁止状態になってい
るので、マイクロコンピュータからの書き込み信号を受
けただけではRAMに書き込み信号が送出されることがな
い。
また、RAMにデータを書き込む場合にはマイクロコンピ
ュータで予め決められたプログラムシーケンスに基づい
てデータ書き込み制御回路にプログラマブルセレクタか
らRAMライトセレクタ信号を送出し、また入出力コント
ローラからI/Oライト信号を送出して該データ書き込み
制御回路をデータ書き込み可能状態にするとともに、該
データ書き込み可能状態で入出力コントローラから該デ
ータ書き込み制御回路にメモリーライト信号が送出され
ている間のみRAMに書き込み信号を送出してデータを書
き込むようにしている。データ書き込み制御回路はメモ
リーライト信号の送出終了と同時に再び書き込み禁止状
態となる。
ュータで予め決められたプログラムシーケンスに基づい
てデータ書き込み制御回路にプログラマブルセレクタか
らRAMライトセレクタ信号を送出し、また入出力コント
ローラからI/Oライト信号を送出して該データ書き込み
制御回路をデータ書き込み可能状態にするとともに、該
データ書き込み可能状態で入出力コントローラから該デ
ータ書き込み制御回路にメモリーライト信号が送出され
ている間のみRAMに書き込み信号を送出してデータを書
き込むようにしている。データ書き込み制御回路はメモ
リーライト信号の送出終了と同時に再び書き込み禁止状
態となる。
（実施例） 以下に、第１図の回路構成を示した制御ブロック図と第
２図のタイムチャートを参照して本考案の一実施例を説
明する。
２図のタイムチャートを参照して本考案の一実施例を説
明する。
同図において、１はマイクロコンピュータの中央処理装
置、２はRAM、３は入出力のコントロール信号を送出す
る入出力コントローラ、４は入出力回路の選定を行なう
プログラマブルセレクタ、５はRAM2におけるデータの書
き込みを制御するデータ書き込み制御回路、６はRAM2に
おけるデータの書き込みを可能とするデータ書き込み信
号、７はデータバス、８はアドレスバスである。
置、２はRAM、３は入出力のコントロール信号を送出す
る入出力コントローラ、４は入出力回路の選定を行なう
プログラマブルセレクタ、５はRAM2におけるデータの書
き込みを制御するデータ書き込み制御回路、６はRAM2に
おけるデータの書き込みを可能とするデータ書き込み信
号、７はデータバス、８はアドレスバスである。
マイクロコンピュータの中央処理装置１、データバス７
とアドレスバス８によりRAM2に接続されている。予め決
められたプログラムシーケンスに基づいて中央処理装置
１の出力ポートP0乃至P3から入出力回路選定用のプログ
ラマブルセレクタ４に所定のポート信号が送出される
と、このプログラマブルセレクタ４からはデータ書き込
み制御回路５に対してRAMライトセレクト信号が送出さ
れる。また、これと同期して中央処理装置１から入出力
コントローラ３へI/Oリクエスト信号IORQ及びライト信
号WRが送出され、この信号を受けた入出力コントローラ
３から前記データ書き込み制御回路５に対してI/Oライ
ト信号が送出される。
とアドレスバス８によりRAM2に接続されている。予め決
められたプログラムシーケンスに基づいて中央処理装置
１の出力ポートP0乃至P3から入出力回路選定用のプログ
ラマブルセレクタ４に所定のポート信号が送出される
と、このプログラマブルセレクタ４からはデータ書き込
み制御回路５に対してRAMライトセレクト信号が送出さ
れる。また、これと同期して中央処理装置１から入出力
コントローラ３へI/Oリクエスト信号IORQ及びライト信
号WRが送出され、この信号を受けた入出力コントローラ
３から前記データ書き込み制御回路５に対してI/Oライ
ト信号が送出される。
データ書き込み制御回路５にRAMライトセレクト信号とI
/Oライト信号が送出された状態では、通常はRAM2に対し
てデータ書き込み禁止状態であったデータ書き込み制御
回路５が略同時に入力されたRAMライトセレクト信号及
びI/Oライト信号をラッチしてデータ書き込み可能状態
（イネーブル状態）になる。
/Oライト信号が送出された状態では、通常はRAM2に対し
てデータ書き込み禁止状態であったデータ書き込み制御
回路５が略同時に入力されたRAMライトセレクト信号及
びI/Oライト信号をラッチしてデータ書き込み可能状態
（イネーブル状態）になる。
次に、プログラムシーケンスに基づいて前記中央処理装
置１から入出力コントローラ３にメモリリクエスト信号
MREQとライト信号WRが送出され、この信号を受けた入出
力コントローラ３から前記データ書き込み制御回路５に
対してメモリーライト信号が送出される。この時マイク
ロコンピュータの中央処理装置１はRAM2に書き込むべき
データをデータバス７に送出する。
置１から入出力コントローラ３にメモリリクエスト信号
MREQとライト信号WRが送出され、この信号を受けた入出
力コントローラ３から前記データ書き込み制御回路５に
対してメモリーライト信号が送出される。この時マイク
ロコンピュータの中央処理装置１はRAM2に書き込むべき
データをデータバス７に送出する。
前述のようにデータ書き込み制御回路５にRAMライトセ
レクト信号とI/Oライト信号が入力されている状態でメ
モリーライト信号が入力されると、該データ書き込み制
御回路５はメモリーライト信号が入力されている間のみ
RAM2に対してデータ書き込み信号６を送出し、RAM2はこ
のデータ書き込み信号６を受けることにより書き込み可
能となりアドレスバス８でシェードされたアドレスにデ
ータバス７上の値が書き込まれる。
レクト信号とI/Oライト信号が入力されている状態でメ
モリーライト信号が入力されると、該データ書き込み制
御回路５はメモリーライト信号が入力されている間のみ
RAM2に対してデータ書き込み信号６を送出し、RAM2はこ
のデータ書き込み信号６を受けることにより書き込み可
能となりアドレスバス８でシェードされたアドレスにデ
ータバス７上の値が書き込まれる。
次に第３図のフローチャートを参照してRAM2のデータ書
き込みシーケンスを説明する。
き込みシーケンスを説明する。
マイクロコンピュータ１でまずデータ書き込み番地をセ
ットし（ステップ１）、次に書き込みデータをセットし
（ステップ２）、次にデータ書き込み許可ポートセット
をする（ステップ３）。次に入出力コントローラ３とプ
ログラマブルセレクタ４夫々からデータ書き込み制御回
路５にI/Oライト信号とRAMライトセレクト信号を送出す
る（ステップ４）。次に入出力コントローラ３からメモ
リーライト信号をデータ書き込み制御回路５に送出し、
データ書き込み制御回路５からデータ書き込み信号６を
RAM2に送出し、マイクロコンピュータ１からデータバス
７を通してRAM2にデータが書き込まれる（ステップ
５）。次にマイクロコンピュータ１の制御信号出力が断
たれ、入出力コントローラ３のメモリーライト信号が断
たれ、データ書き込み制御回路５はラッチを解除し、再
び書き込み禁止状態となり、ここでデータ書き込みシー
ケンスを終了する（ステップ６）。
ットし（ステップ１）、次に書き込みデータをセットし
（ステップ２）、次にデータ書き込み許可ポートセット
をする（ステップ３）。次に入出力コントローラ３とプ
ログラマブルセレクタ４夫々からデータ書き込み制御回
路５にI/Oライト信号とRAMライトセレクト信号を送出す
る（ステップ４）。次に入出力コントローラ３からメモ
リーライト信号をデータ書き込み制御回路５に送出し、
データ書き込み制御回路５からデータ書き込み信号６を
RAM2に送出し、マイクロコンピュータ１からデータバス
７を通してRAM2にデータが書き込まれる（ステップ
５）。次にマイクロコンピュータ１の制御信号出力が断
たれ、入出力コントローラ３のメモリーライト信号が断
たれ、データ書き込み制御回路５はラッチを解除し、再
び書き込み禁止状態となり、ここでデータ書き込みシー
ケンスを終了する（ステップ６）。
（考案の効果） 以上詳細に説明したように本考案によれば、マイクロコ
ンピュータとRAMとの間にマイクロコンピュータのポー
ト出力で選択可能なデータ書き込み制御回路を設け、こ
のデータ書き込み制御回路により通常はRAMがデータ書
き込み禁止状態になっているので、マイクロコンピュー
タからの書き込み信号を受けただけではRAMに書き込み
信号が送出されることがない。また、RAMにデータを書
き込む場合にはマイクロコンピュータで予め決められた
プログラムシーケンスに基づいてデータ書き込み制御回
路にプログラマブルセレクタからRAMライトセレクタ信
号を送出し、また入出力コントローラからI/Oライト信
号を送出して該データ書き込み制御回路をデータ書き込
み可能状態にするとともに、該データ書き込み可能状態
で入出力コントローラから該データ書き込み制御回路に
メモリーライト信号が送出されている間のみRAMに書き
込み信号を送出してデータを書き込むようにしているの
で、マイクロコンピュータがシーケンス制御の各段階を
正常に実行しなければ、データ書き込み制御回路による
書き込み禁止を解除できずRAMにデータを書き込むこと
ができない。したがって、プログラムが暴走を生じてマ
クロコンピュータから書き込み信号が誤って出力された
場合においてもRAMデータの破壊を確実に防止してデー
タの保護を図ることができる。
ンピュータとRAMとの間にマイクロコンピュータのポー
ト出力で選択可能なデータ書き込み制御回路を設け、こ
のデータ書き込み制御回路により通常はRAMがデータ書
き込み禁止状態になっているので、マイクロコンピュー
タからの書き込み信号を受けただけではRAMに書き込み
信号が送出されることがない。また、RAMにデータを書
き込む場合にはマイクロコンピュータで予め決められた
プログラムシーケンスに基づいてデータ書き込み制御回
路にプログラマブルセレクタからRAMライトセレクタ信
号を送出し、また入出力コントローラからI/Oライト信
号を送出して該データ書き込み制御回路をデータ書き込
み可能状態にするとともに、該データ書き込み可能状態
で入出力コントローラから該データ書き込み制御回路に
メモリーライト信号が送出されている間のみRAMに書き
込み信号を送出してデータを書き込むようにしているの
で、マイクロコンピュータがシーケンス制御の各段階を
正常に実行しなければ、データ書き込み制御回路による
書き込み禁止を解除できずRAMにデータを書き込むこと
ができない。したがって、プログラムが暴走を生じてマ
クロコンピュータから書き込み信号が誤って出力された
場合においてもRAMデータの破壊を確実に防止してデー
タの保護を図ることができる。
第１図は本考案の回路構成を示した制御ブロック図、第
２図は本考案のRAM書き込みシーケンスのフローチャー
ト、第３図は本考案のタイムチャートである。 １…マイクロコンピュータ、２…RAM、３…入出力コン
トローラ、４…プログラマブルセレクタ、５…データ書
き込み制御回路、６…データ書き込み信号、７…データ
バス、８…アドレスバス。
２図は本考案のRAM書き込みシーケンスのフローチャー
ト、第３図は本考案のタイムチャートである。 １…マイクロコンピュータ、２…RAM、３…入出力コン
トローラ、４…プログラマブルセレクタ、５…データ書
き込み制御回路、６…データ書き込み信号、７…データ
バス、８…アドレスバス。
Claims (1)
- 【請求項１】マイクロコンピュータの中央処理装置１
と、 RAM2と、 前記中央処理装置１から送出されたI/Oリクエスト信号
及びライト信号を受けてI/Oライト信号を送出するとと
もに、メモリーリクエスト信号及びライト信号を受けて
メモリーライト信号を送出する入出力コントローラ３
と、 前記中央処理装置１から送出された入出力回路選定用の
ポート信号を受けてRAMライトセレクト信号を送出する
プログラマブルセレクタ４と、 前記入出力コントローラ３及びプログラマブルセレクタ
４夫々から送出されたI/Oライト信号及びRAMライトセレ
クト信号を受けてデータ書き込み可能状態となり該デー
タ書き込み可能状態で入出力コントローラ３から送出さ
れたメモリーライト信号を受けている間のみ前記RAM2に
データ書き込み信号を送出するとともに、前記メモリー
ライト信号が断たれた時に前記データ書き込み信号の送
出を停止してデータ書き込み禁止状態に戻るデータ書き
込み制御回路５とを備えた、 ことを特徴とする自動販売機の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986037764U JPH0716190Y2 (ja) | 1986-03-15 | 1986-03-15 | 自動販売機の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986037764U JPH0716190Y2 (ja) | 1986-03-15 | 1986-03-15 | 自動販売機の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62151674U JPS62151674U (ja) | 1987-09-25 |
| JPH0716190Y2 true JPH0716190Y2 (ja) | 1995-04-12 |
Family
ID=30849382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986037764U Expired - Lifetime JPH0716190Y2 (ja) | 1986-03-15 | 1986-03-15 | 自動販売機の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0716190Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5717060A (en) * | 1980-07-04 | 1982-01-28 | Nec Corp | Information processor |
| JPS60239850A (ja) * | 1984-05-14 | 1985-11-28 | Fuji Xerox Co Ltd | 無停電メモリを備えたマイクロプロセツサシステム |
-
1986
- 1986-03-15 JP JP1986037764U patent/JPH0716190Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62151674U (ja) | 1987-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975838A (en) | Duplex data processing system with programmable bus configuration | |
| JPS6133218B2 (ja) | ||
| JPH0716190Y2 (ja) | 自動販売機の制御装置 | |
| US20060168385A1 (en) | Interrupt controller for a microprocessor | |
| JPS59229662A (ja) | 共有メモリ制御回路 | |
| JPH0340417B2 (ja) | ||
| JP2682707B2 (ja) | プログラマブル制御装置 | |
| JPS59116866A (ja) | 計算機システムの記憶装置 | |
| JPH046030B2 (ja) | ||
| JP2602909B2 (ja) | Ｃｐｕ暴走時の書き込み禁止方式 | |
| JPS62137627A (ja) | メモリダンプ方式 | |
| JPS6210757A (ja) | プロセツサ制御方式 | |
| JPH0443355B2 (ja) | ||
| JPS6227423B2 (ja) | ||
| JPH0351017B2 (ja) | ||
| JPS61133436A (ja) | デ−タ処理装置 | |
| JPS5921062B2 (ja) | メモリ競合制御方式 | |
| JPH04128961A (ja) | マルチプロセッサ制御方式 | |
| JPS59128619A (ja) | マイクロコンピユ−タ装置 | |
| JPH01287762A (ja) | 共有メモリデータ保護方法 | |
| JPS5994148A (ja) | ハ−ドウエアスタツクメモリ回路 | |
| JPS5856200B2 (ja) | デ−タ処理装置 | |
| JPS6326422B2 (ja) | ||
| JPS633353A (ja) | メモリのデ−タ書込み制御装置 | |
| JPH05307503A (ja) | デュアルポートメモリの書き込み禁止制御方式 |