JPH06282525A - 同期型バス装置 - Google Patents
同期型バス装置Info
- Publication number
- JPH06282525A JPH06282525A JP5069630A JP6963093A JPH06282525A JP H06282525 A JPH06282525 A JP H06282525A JP 5069630 A JP5069630 A JP 5069630A JP 6963093 A JP6963093 A JP 6963093A JP H06282525 A JPH06282525 A JP H06282525A
- Authority
- JP
- Japan
- Prior art keywords
- data
- delay
- time
- internal clock
- synchronous bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 同期型バスに接続されるデバイスのセットア
ップタイムおよびホールドタイムの許容範囲を拡大する
こと。 【構成】 データ遅延時間制御手段１０２はデータ遅延
時間保持手段１０３よりアクセスを行なうスレーブデバ
イス２００に応じた時間遅延データを得て、データ遅延
時間切替え手段１０１を制御する。また内部クロック位
相制御手段１１２は内部クロック位相保持手段１１３よ
りアクセスを行なうスレーブデバイス２００に応じた位
相遅延データを得て、内部クロック位相切替え手段１１
１を制御する。
ップタイムおよびホールドタイムの許容範囲を拡大する
こと。 【構成】 データ遅延時間制御手段１０２はデータ遅延
時間保持手段１０３よりアクセスを行なうスレーブデバ
イス２００に応じた時間遅延データを得て、データ遅延
時間切替え手段１０１を制御する。また内部クロック位
相制御手段１１２は内部クロック位相保持手段１１３よ
りアクセスを行なうスレーブデバイス２００に応じた位
相遅延データを得て、内部クロック位相切替え手段１１
１を制御する。
Description
【０００１】
【産業上の利用分野】本発明は同期型バス装置に関する
ものである。
ものである。
【０００２】
【従来の技術】一般に同期型バス装置では、バスに接続
するデバイスのインターフェース部分においてデータを
アクセスする時のセットアップタイム及びホールドタイ
ムが定義されている（サンマイクロシステムズ、ＳＢｕ
ｓ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｂ．Ｏ参照）。従っ
て、同期型バス装置を設計する際には転送データのセッ
トアップタイム及びホールドタイムに関して十分検討す
る必要があり、同期型バスに接続するデバイスの転送デ
ータのセットアップタイムおよびホールドタイムも同期
型バスの仕様を満たすために制約を受ける。
するデバイスのインターフェース部分においてデータを
アクセスする時のセットアップタイム及びホールドタイ
ムが定義されている（サンマイクロシステムズ、ＳＢｕ
ｓ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｂ．Ｏ参照）。従っ
て、同期型バス装置を設計する際には転送データのセッ
トアップタイム及びホールドタイムに関して十分検討す
る必要があり、同期型バスに接続するデバイスの転送デ
ータのセットアップタイムおよびホールドタイムも同期
型バスの仕様を満たすために制約を受ける。
【０００３】
【発明が解決しようとする課題】上記従来の同期型バス
装置では、転送データのセットアップタイム及びホール
ドタイムが固定であるので、同期型バス装置で定義され
た転送データのセットアップタイム及びホールドタイム
の条件を満たすように、バスに接続するデバイスの設計
条件が厳しい制約を受けることがあるという問題点を有
していた。
装置では、転送データのセットアップタイム及びホール
ドタイムが固定であるので、同期型バス装置で定義され
た転送データのセットアップタイム及びホールドタイム
の条件を満たすように、バスに接続するデバイスの設計
条件が厳しい制約を受けることがあるという問題点を有
していた。
【０００４】本発明は上記従来の問題点を解決するもの
で、同期型バス装置での転送データのセットアップタイ
ム及びホールドタイムを相対的に変化させることによ
り、接続するデバイスでの転送データのセットアップタ
イム及びホールドタイムの許容範囲を広げることを目的
とする。
で、同期型バス装置での転送データのセットアップタイ
ム及びホールドタイムを相対的に変化させることによ
り、接続するデバイスでの転送データのセットアップタ
イム及びホールドタイムの許容範囲を広げることを目的
とする。
【０００５】
【課題を解決するための手段】上述の目的を達成するた
めに本発明の同期型バス装置は、同期型バスに接続され
たデバイスから前記同期型バス上に出力される転送デー
タに、前記同期型バスのシステムクロックを基準とする
所定の遅延を付加するデータ遅延手段を備えたことを特
徴とする。
めに本発明の同期型バス装置は、同期型バスに接続され
たデバイスから前記同期型バス上に出力される転送デー
タに、前記同期型バスのシステムクロックを基準とする
所定の遅延を付加するデータ遅延手段を備えたことを特
徴とする。
【０００６】またさらに具体的には、データ遅延手段
は、同期型バスとマスターデバイスの内部ロジックとの
間の転送データに所定の時間遅延を挿入するデータ遅延
時間切り替え手段と、前記マスターデバイスがアクセス
を行うスレーブデバイスおよび前記アクセスの読み出し
もしくは書き込みに対応する時間遅延のデータを保持す
るデータ遅延時間保持手段と、前記マスターデバイスが
前記スレーブデバイスにアクセスするとき、前記遅延時
間保持手段から前記スレーブデバイスおよび前記アクセ
スに対応する時間遅延のデータを読み出し、このデータ
に基づいて前記データ遅延時間切り替え手段で挿入する
時間遅延を決定する遅延時間制御手段とを備えたことを
特徴とする。
は、同期型バスとマスターデバイスの内部ロジックとの
間の転送データに所定の時間遅延を挿入するデータ遅延
時間切り替え手段と、前記マスターデバイスがアクセス
を行うスレーブデバイスおよび前記アクセスの読み出し
もしくは書き込みに対応する時間遅延のデータを保持す
るデータ遅延時間保持手段と、前記マスターデバイスが
前記スレーブデバイスにアクセスするとき、前記遅延時
間保持手段から前記スレーブデバイスおよび前記アクセ
スに対応する時間遅延のデータを読み出し、このデータ
に基づいて前記データ遅延時間切り替え手段で挿入する
時間遅延を決定する遅延時間制御手段とを備えたことを
特徴とする。
【０００７】
【作用】上記の構成によって本発明の同期型バス装置で
は、転送データの遅延時間及び転送データとシステムク
ロックの相対的な遅延時間を制御し、システムクロック
に対する転送データのセットアップタイム及びホールド
タイムを相対的に変化させることができる。
は、転送データの遅延時間及び転送データとシステムク
ロックの相対的な遅延時間を制御し、システムクロック
に対する転送データのセットアップタイム及びホールド
タイムを相対的に変化させることができる。
【０００８】
【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。
ながら説明する。
【０００９】（実施例１）図１は本発明の第１の実施例
の構成を示すブロック図である。図１において、１０は
同期型バス、１００はマスターデバイス、２００と３０
０と４００及び５００はスレーブデバイス、１０１はデ
ータ遅延時間制御手段 、１０２はデータ遅延時間保持
手段、１０３はデータ遅延時間切替え手段、１２０は内
部ロジックである。
の構成を示すブロック図である。図１において、１０は
同期型バス、１００はマスターデバイス、２００と３０
０と４００及び５００はスレーブデバイス、１０１はデ
ータ遅延時間制御手段 、１０２はデータ遅延時間保持
手段、１０３はデータ遅延時間切替え手段、１２０は内
部ロジックである。
【００１０】以上のように構成された同期型バス装置に
おいて、バスアクセスについて説明する。
おいて、バスアクセスについて説明する。
【００１１】（１）マスターデバイス１００からスレー
ブデバイス２００（ホールドタイムの長いデバイス）を
ライトする場合。
ブデバイス２００（ホールドタイムの長いデバイス）を
ライトする場合。
【００１２】スレーブデバイス２００のバスインターフ
ェース部における転送データのタイミングを図４に示
す。図４の波形（ａ）は、スレーブデバイス２００がデ
ータ取り込みに必要なセットアップタイム及びホールド
タイムである。波形（ｂ）は、マスターデバイス１００
のデータ遅延時間切替え手段１０１において遅延時間を
最小に設定した場合の、すなわち遅延を全く挿入しない
場合の転送データの波形である。波形（ｃ）は、マスタ
ーデバイス１００からスレーブデバイス２００に対して
アクセスを行うことができる様に、遅延時間切替え手段
１０１によって遅延時間を付加された場合の転送データ
の波形である。
ェース部における転送データのタイミングを図４に示
す。図４の波形（ａ）は、スレーブデバイス２００がデ
ータ取り込みに必要なセットアップタイム及びホールド
タイムである。波形（ｂ）は、マスターデバイス１００
のデータ遅延時間切替え手段１０１において遅延時間を
最小に設定した場合の、すなわち遅延を全く挿入しない
場合の転送データの波形である。波形（ｃ）は、マスタ
ーデバイス１００からスレーブデバイス２００に対して
アクセスを行うことができる様に、遅延時間切替え手段
１０１によって遅延時間を付加された場合の転送データ
の波形である。
【００１３】図４の波形（ａ）と波形（ｂ）を比較する
と明らかなように、データ遅延時間切替え手段１０１で
遅延を挿入しない場合、マスターデバイス１００からス
レーブデバイス２００はライトすることができない。そ
こで、データ遅延時間切替え手段１０１において、デー
タパスに遅延を付加し図４の波形（ｃ）を作成すること
により、ライトを可能にする。
と明らかなように、データ遅延時間切替え手段１０１で
遅延を挿入しない場合、マスターデバイス１００からス
レーブデバイス２００はライトすることができない。そ
こで、データ遅延時間切替え手段１０１において、デー
タパスに遅延を付加し図４の波形（ｃ）を作成すること
により、ライトを可能にする。
【００１４】このデータ遅延時間の切り替え動作につい
て以下に詳述する。まず、内部ロジック１２０はデータ
遅延時間制御手段１０２に対し、スレーブデバイス２０
０へのライトであることを知らせる。データ遅延時間制
御手段１０２は、データ遅延時間保持手段１０３より、
この時のアクセス対象となるスレーブデバイス２００及
びライトであることに対応する遅延時間データをリード
する。データ遅延時間制御手段１０２はリードした遅延
時間データに基づき、データ遅延時間切替え手段１０１
を制御する。これによりマスターデバイス内部のデータ
パスにおける遅延時間を変化させることができる。
て以下に詳述する。まず、内部ロジック１２０はデータ
遅延時間制御手段１０２に対し、スレーブデバイス２０
０へのライトであることを知らせる。データ遅延時間制
御手段１０２は、データ遅延時間保持手段１０３より、
この時のアクセス対象となるスレーブデバイス２００及
びライトであることに対応する遅延時間データをリード
する。データ遅延時間制御手段１０２はリードした遅延
時間データに基づき、データ遅延時間切替え手段１０１
を制御する。これによりマスターデバイス内部のデータ
パスにおける遅延時間を変化させることができる。
【００１５】（２）マスターデバイス１００からスレー
ブデバイス３００（セットアップタイムの長い）をライ
トする場合。
ブデバイス３００（セットアップタイムの長い）をライ
トする場合。
【００１６】スレーブデバイス３００のバスインターフ
ェース部における転送データのタイミングを図５に示
す。図５の波形（ａ）は、スレーブデバイス３００がデ
ータ取り込みに必要なセットアップタイム及びホールド
タイムである。波形（ｂ）は、マスターデバイス１００
のデータ遅延時間切替え手段１０１において遅延時間を
最小に設定した場合の、すなわち遅延を全く挿入しない
場合の転送データの波形である。波形（ｃ）は、マスタ
ーデバイス１００からスレーブデバイス３００に対して
ライトを行うことができる様に、データ遅延時間切替え
手段１０１によって遅延時間を付加された場合の転送デ
ータの波形である。
ェース部における転送データのタイミングを図５に示
す。図５の波形（ａ）は、スレーブデバイス３００がデ
ータ取り込みに必要なセットアップタイム及びホールド
タイムである。波形（ｂ）は、マスターデバイス１００
のデータ遅延時間切替え手段１０１において遅延時間を
最小に設定した場合の、すなわち遅延を全く挿入しない
場合の転送データの波形である。波形（ｃ）は、マスタ
ーデバイス１００からスレーブデバイス３００に対して
ライトを行うことができる様に、データ遅延時間切替え
手段１０１によって遅延時間を付加された場合の転送デ
ータの波形である。
【００１７】前述（１）の場合と同様に、データ遅延時
間切替え手段１０１において、データパスに遅延を付加
し図５の波形（ｃ）を作成することにより、ライトを可
能にする。また、遅延時間を切替える手段も（１）と同
様である。
間切替え手段１０１において、データパスに遅延を付加
し図５の波形（ｃ）を作成することにより、ライトを可
能にする。また、遅延時間を切替える手段も（１）と同
様である。
【００１８】（３）マスターデバイス１００からスレー
ブデバイス４００（アクセス時間の短いデバイス）をリ
ードする場合、前述（１）と同様にして、マスターデバ
イス１００のデータ遅延時間切替え手段１０１でデータ
パスの遅延を付加し、リードを可能にする。
ブデバイス４００（アクセス時間の短いデバイス）をリ
ードする場合、前述（１）と同様にして、マスターデバ
イス１００のデータ遅延時間切替え手段１０１でデータ
パスの遅延を付加し、リードを可能にする。
【００１９】（４）マスターデバイス１００からスレー
ブデバイス５００（アクセス時間の長いデバイス）をリ
ードする場合、前述（２）と同様にして、マスターデバ
イス１００のデータ遅延時間切替え手段１０１でデータ
パスの遅延を付加し、リードを可能にする。
ブデバイス５００（アクセス時間の長いデバイス）をリ
ードする場合、前述（２）と同様にして、マスターデバ
イス１００のデータ遅延時間切替え手段１０１でデータ
パスの遅延を付加し、リードを可能にする。
【００２０】以上のように本実施例によれば、スレーブ
デバイスおよびアクセスに応じて、データパス上の転送
データに時間遅延を付加することが出来るため、同期型
バスに接続されるスレーブデバイスのセットアップタイ
ムおよびホールドタイムの許容範囲を拡大することが可
能となる。
デバイスおよびアクセスに応じて、データパス上の転送
データに時間遅延を付加することが出来るため、同期型
バスに接続されるスレーブデバイスのセットアップタイ
ムおよびホールドタイムの許容範囲を拡大することが可
能となる。
【００２１】（実施例２）図２は本発明の第２の実施例
の構成を示すブロック図である。
の構成を示すブロック図である。
【００２２】図２において、１０は同期型バス、１００
はマスターデバイス、２００と３００と４００及び５０
０はスレーブデバイス、１１１は内部クロック位相切替
え手段、１１２は内部クロック位相制御手段 、１１３
は内部クロック位相保持手段、１２０は内部ロジックで
ある。
はマスターデバイス、２００と３００と４００及び５０
０はスレーブデバイス、１１１は内部クロック位相切替
え手段、１１２は内部クロック位相制御手段 、１１３
は内部クロック位相保持手段、１２０は内部ロジックで
ある。
【００２３】以上のように構成された同期型バス装置に
おいて、バスアクセスについて説明する。
おいて、バスアクセスについて説明する。
【００２４】（１）マスターデバイス１００からスレー
ブデバイス２００（ホールドタイムの長いデバイス）を
ライトする場合。
ブデバイス２００（ホールドタイムの長いデバイス）を
ライトする場合。
【００２５】スレーブデバイス２００のバスインターフ
ェース部における転送データのタイミングを図６に示
す。図６の波形（ａ）は、スレーブデバイス２００がデ
ータ取り込みに必要なセットアップタイム及びホールド
タイムである。波形（ｂ）は、マスターデバイス１００
からスレーブデバイス２００に対してライトを行うこと
ができる様に、内部クロック位相切替え手段１１１によ
って、位相をシステムクロックの位相より遅らせた場合
の内部クロックの波形である。波形（ｃ）は、波形
（ｂ）の内部クロックを基準にマスターデバイス１００
から転送されたデータである。
ェース部における転送データのタイミングを図６に示
す。図６の波形（ａ）は、スレーブデバイス２００がデ
ータ取り込みに必要なセットアップタイム及びホールド
タイムである。波形（ｂ）は、マスターデバイス１００
からスレーブデバイス２００に対してライトを行うこと
ができる様に、内部クロック位相切替え手段１１１によ
って、位相をシステムクロックの位相より遅らせた場合
の内部クロックの波形である。波形（ｃ）は、波形
（ｂ）の内部クロックを基準にマスターデバイス１００
から転送されたデータである。
【００２６】図６から分かるようにシステムクロックと
内部クロックが同相である場合、マスターデバイス１０
０からスレーブデバイス２００はライトすることができ
ない。そこで、内部クロック位相切替え手段１１１にお
いて、内部クロックの位相を遅らせ図６の波形（ｃ）を
生成することにより、ライトを可能にする。
内部クロックが同相である場合、マスターデバイス１０
０からスレーブデバイス２００はライトすることができ
ない。そこで、内部クロック位相切替え手段１１１にお
いて、内部クロックの位相を遅らせ図６の波形（ｃ）を
生成することにより、ライトを可能にする。
【００２７】以下に内部クロックの位相の切替え動作に
ついて述べる。まず、内部ロジック１２０は内部クロッ
ク位相制御手段１１２に対し、スレーブデバイス２００
へのライトであることを知らせる。内部クロック位相制
御手段１１２は、内部クロック位相保持手段１１３よ
り、この時のアクセス対象となるスレーブデバイス２０
０及びライトであることに対応する位相データをリード
する。内部クロック位相制御手段１１２はリードした位
相データに基づき、内部クロック位相切替え手段１１１
を制御する。これによりマスターデバイス１００の内部
クロックの位相を変化させることができる。
ついて述べる。まず、内部ロジック１２０は内部クロッ
ク位相制御手段１１２に対し、スレーブデバイス２００
へのライトであることを知らせる。内部クロック位相制
御手段１１２は、内部クロック位相保持手段１１３よ
り、この時のアクセス対象となるスレーブデバイス２０
０及びライトであることに対応する位相データをリード
する。内部クロック位相制御手段１１２はリードした位
相データに基づき、内部クロック位相切替え手段１１１
を制御する。これによりマスターデバイス１００の内部
クロックの位相を変化させることができる。
【００２８】（２）マスターデバイス１００からスレー
ブデバイス３００（セットアップタイムの長いデバイ
ス）をライトする場合。
ブデバイス３００（セットアップタイムの長いデバイ
ス）をライトする場合。
【００２９】スレーブデバイス２００のバスインターフ
ェース部における転送データのタイミングを図７に示
す。図７の波形（ａ）は、スレーブデバイス２００がデ
ータ取り込みに必要なセットアップタイム及びホールド
タイムである。波形（ｂ）は、マスターデバイス１００
からスレーブデバイス２００に対してライトを行うこと
ができる様に、内部クロック位相切替え手段１１１によ
って、位相をシステムクロックの位相より進めた場合の
内部クロックの波形である。波形（ｃ）は、波形（ｂ）
の内部クロックを基準にマスターデバイス１００から転
送されたデータである。内部クロックの位相の切替え手
段は（１）と同様である。
ェース部における転送データのタイミングを図７に示
す。図７の波形（ａ）は、スレーブデバイス２００がデ
ータ取り込みに必要なセットアップタイム及びホールド
タイムである。波形（ｂ）は、マスターデバイス１００
からスレーブデバイス２００に対してライトを行うこと
ができる様に、内部クロック位相切替え手段１１１によ
って、位相をシステムクロックの位相より進めた場合の
内部クロックの波形である。波形（ｃ）は、波形（ｂ）
の内部クロックを基準にマスターデバイス１００から転
送されたデータである。内部クロックの位相の切替え手
段は（１）と同様である。
【００３０】（３）マスターデバイス１００からスレー
ブデバイス４００（アクセスタイムの短いデバイス）を
リードする場合、前述（１）と同様にして、マスターデ
バイス１００の位相切替え手段１１１でデータパスの遅
延を付加し、リードを可能にする。
ブデバイス４００（アクセスタイムの短いデバイス）を
リードする場合、前述（１）と同様にして、マスターデ
バイス１００の位相切替え手段１１１でデータパスの遅
延を付加し、リードを可能にする。
【００３１】（４）マスターデバイス１００からスレー
ブデバイス５００（アクセスタイムの長いデバイス）を
リードする場合、前述（２）と同様にして、マスターデ
バイス１００の位相切替え手段１１１でデータパスの遅
延を付加し、リードを可能にする。
ブデバイス５００（アクセスタイムの長いデバイス）を
リードする場合、前述（２）と同様にして、マスターデ
バイス１００の位相切替え手段１１１でデータパスの遅
延を付加し、リードを可能にする。
【００３２】以上のように本実施例によれば、スレーブ
デバイスおよびアクセスに応じて、マスターデバイスの
内部クロックに位相遅延を付加することが出来、この内
部クロックを基準としてデータ転送を行うことで、同期
型バスに接続されるスレーブデバイスのセットアップタ
イムおよびホールドタイムの許容範囲を拡大することが
可能となる。
デバイスおよびアクセスに応じて、マスターデバイスの
内部クロックに位相遅延を付加することが出来、この内
部クロックを基準としてデータ転送を行うことで、同期
型バスに接続されるスレーブデバイスのセットアップタ
イムおよびホールドタイムの許容範囲を拡大することが
可能となる。
【００３３】（実施例３）図３は本発明の第３の実施例
の構成を示すブロック図である。
の構成を示すブロック図である。
【００３４】図３において、１０は同期型バス、１００
はマスターデバイス、２００と３００と４００及び５０
０はスレーブデバイス、１０１はデータ遅延時間切替え
手段、１０２はデータ遅延時間制御手段、１０３はデー
タ遅延時間保持手段、１１１は内部クロック位相切替え
手段、１１２は内部クロック位相制御手段 、１１３は
内部クロック位相保持手段、１２０は内部ロジックであ
る。
はマスターデバイス、２００と３００と４００及び５０
０はスレーブデバイス、１０１はデータ遅延時間切替え
手段、１０２はデータ遅延時間制御手段、１０３はデー
タ遅延時間保持手段、１１１は内部クロック位相切替え
手段、１１２は内部クロック位相制御手段 、１１３は
内部クロック位相保持手段、１２０は内部ロジックであ
る。
【００３５】以上のように構成された同期型バス装置に
おいて、バスアクセスについて説明する。本実施例は、
前述の第１の実施例および第２の実施例の両方の機能を
兼ね備えている。第１の実施例および第２の実施例の利
点を踏まえて以下のように動作を行なう。
おいて、バスアクセスについて説明する。本実施例は、
前述の第１の実施例および第２の実施例の両方の機能を
兼ね備えている。第１の実施例および第２の実施例の利
点を踏まえて以下のように動作を行なう。
【００３６】（１）マスターデバイス１００からスレー
ブデバイス２００（ホールドタイムの長いデバイス）を
ライトする場合、実施例１と同様にしてアクセスする。
ブデバイス２００（ホールドタイムの長いデバイス）を
ライトする場合、実施例１と同様にしてアクセスする。
【００３７】（２）マスターデバイス１００からスレー
ブデバイス３００（セットアップタイムの長いデバイ
ス）をライトする場合、実施例２と同様にしてアクセス
する。
ブデバイス３００（セットアップタイムの長いデバイ
ス）をライトする場合、実施例２と同様にしてアクセス
する。
【００３８】（３）マスターデバイス１００からスレー
ブデバイス４００（アクセスタイムの短いデバイス）を
リードする場合、実施例１と同様にしてアクセスする。
ブデバイス４００（アクセスタイムの短いデバイス）を
リードする場合、実施例１と同様にしてアクセスする。
【００３９】（４）マスターデバイス１００からスレー
ブデバイス５００（アクセスタイムの長いデバイス）を
リードする場合、実施例２と同様にしてアクセスする。
ブデバイス５００（アクセスタイムの長いデバイス）を
リードする場合、実施例２と同様にしてアクセスする。
【００４０】本実施例におけるアクセスの特徴と第１の
実施例および第２の実施例のアクセスの特徴との比較を
表１に示す。
実施例および第２の実施例のアクセスの特徴との比較を
表１に示す。
【００４１】
【表１】
【００４２】表１より明らかなように、実施例１ではセ
ットアップタイムが長いスレーブデバイスへのライト及
びアクセスタイムの長いスレーブデバイスからのリード
の場合、データ遅延時間切替え手段１０１で１クロック
以上の遅延を付加しなければならないためアクセスが遅
れてしまう。また実施例２ではホールドタイムが長いス
レーブデバイスへのライト及びアクセスタイムが短いス
レーブデバイスからのリードの場合、マスターデバイス
１００の内部クロックの位相を遅らせるのでマスターデ
バイス１００の動作が遅れてしまう。
ットアップタイムが長いスレーブデバイスへのライト及
びアクセスタイムの長いスレーブデバイスからのリード
の場合、データ遅延時間切替え手段１０１で１クロック
以上の遅延を付加しなければならないためアクセスが遅
れてしまう。また実施例２ではホールドタイムが長いス
レーブデバイスへのライト及びアクセスタイムが短いス
レーブデバイスからのリードの場合、マスターデバイス
１００の内部クロックの位相を遅らせるのでマスターデ
バイス１００の動作が遅れてしまう。
【００４３】これに対し本実施例では、ホールドタイム
が長いスレーブデバイスへのライトおよびアクセスタイ
ムが短いスレーブデバイスからのリードの場合、実施例
１と同様にデータ遅延手段１０１で時間遅延を付加し、
セットアップタイムが長いスレーブデバイスへのライト
およびアクセスタイムの長いスレーブデバイスからのリ
ードの場合、実施例２と同様にマスターデバイス１００
の内部クロックの位相に遅延を付加し、実施例１、２の
問題を相補する動作を行い、高速アクセスにおいて優れ
た効果を得られる。
が長いスレーブデバイスへのライトおよびアクセスタイ
ムが短いスレーブデバイスからのリードの場合、実施例
１と同様にデータ遅延手段１０１で時間遅延を付加し、
セットアップタイムが長いスレーブデバイスへのライト
およびアクセスタイムの長いスレーブデバイスからのリ
ードの場合、実施例２と同様にマスターデバイス１００
の内部クロックの位相に遅延を付加し、実施例１、２の
問題を相補する動作を行い、高速アクセスにおいて優れ
た効果を得られる。
【００４４】なお、今回の発明ではデータ遅延時間切替
え手段１０１とデータ遅延時間制御手段１０２とデータ
遅延時間保持手段１０３と内部クロック位相切替え手段
１１１と内部クロック位相制御手段１１２と内部クロッ
ク位相保持手段１１３をマスターデバイス１００内部に
設けたが、これを同期型バス１０上もしくは同期型バス
１０に接続される他のマスターデバイス及びスレーブデ
バイスに設けてもよい。
え手段１０１とデータ遅延時間制御手段１０２とデータ
遅延時間保持手段１０３と内部クロック位相切替え手段
１１１と内部クロック位相制御手段１１２と内部クロッ
ク位相保持手段１１３をマスターデバイス１００内部に
設けたが、これを同期型バス１０上もしくは同期型バス
１０に接続される他のマスターデバイス及びスレーブデ
バイスに設けてもよい。
【００４５】また本発明の同期型バス装置に接続される
マスターデバイス及びスレーブデバイスの数には特に限
定はなく、マスター及びスレーブの両方の性質を備える
デバイスも存在し得ることは言うまでもない。
マスターデバイス及びスレーブデバイスの数には特に限
定はなく、マスター及びスレーブの両方の性質を備える
デバイスも存在し得ることは言うまでもない。
【００４６】
【発明の効果】以上のように本発明は、バス上に出力さ
れる転送データに所定の遅延を付加するデータ遅延手段
を備えることで、システムクロックに対する転送データ
のセットアップタイムおよびホールドタイムを相対的に
変化させることが出来、同期型バスに接続されるデバイ
スのセットアップタイムおよびホールドタイムの許容範
囲を拡大することが出来る。
れる転送データに所定の遅延を付加するデータ遅延手段
を備えることで、システムクロックに対する転送データ
のセットアップタイムおよびホールドタイムを相対的に
変化させることが出来、同期型バスに接続されるデバイ
スのセットアップタイムおよびホールドタイムの許容範
囲を拡大することが出来る。
【図１】本発明の第１の実施例における同期型バス装置
のブロック図
のブロック図
【図２】本発明の第２の実施例における同期型バス装置
のブロック図
のブロック図
【図３】本発明の第３の実施例における同期型バス装置
のブロック図
のブロック図
【図４】本発明の第１の実施例におけるスレーブデバイ
ス２００へのライトでの転送データの波形図
ス２００へのライトでの転送データの波形図
【図５】本発明の第１の実施例におけるスレーブデバイ
ス３００へのライトでの転送データの波形図
ス３００へのライトでの転送データの波形図
【図６】本発明の第２の実施例におけるスレーブデバイ
ス２００へのライトでの転送データの波形図
ス２００へのライトでの転送データの波形図
【図７】本発明の第２の実施例におけるスレーブデバイ
ス３００へのライトでの転送データの波形図
ス３００へのライトでの転送データの波形図
１０ 同期型バス １００ マスターデバイス １０１ データ遅延時間切替え手段 １０２ データ遅延時間制御手段 １０３ データ遅延時間保持手段 １１１ 内部クロック位相切替え手段 １１３ 内部クロック位相保持手段 １２０ 内部ロジック ２００ スレーブデバイス ３００ スレーブデバイス ４００ スレーブデバイス ５００ スレーブデバイス
Claims (3)
- 【請求項１】同期型バスに接続されたデバイスから前記
同期型バス上に出力される転送データに、前記同期型バ
スのシステムクロックを基準とする所定の遅延を付加す
るデータ遅延手段を備えたことを特徴とする同期型バス
装置。 - 【請求項２】データ遅延手段は、同期型バスとマスター
デバイスの内部ロジックとの間の転送データに所定の時
間遅延を挿入するデータ遅延時間切り替え手段と、前記
マスターデバイスがアクセスを行うスレーブデバイスお
よび前記アクセスの読み出しもしくは書き込みに対応す
る時間遅延のデータを保持するデータ遅延時間保持手段
と、前記マスターデバイスが前記スレーブデバイスにア
クセスするとき、前記遅延時間保持手段から前記スレー
ブデバイスおよび前記アクセスに対応する時間遅延のデ
ータを読み出し、このデータに基づいて前記データ遅延
時間切り替え手段で挿入する時間遅延を決定する遅延時
間制御手段とを備えたことを特徴とする請求項１記載の
同期型バス装置。 - 【請求項３】データ遅延手段は、同期型バスから得たシ
ステムクロックに所定の位相遅延を加えてマスターデバ
イスの基準クロックとなる内部クロックを出力する内部
クロック位相切り替え手段と、前記マスターデバイスが
アクセスを行うスレーブデバイスおよび前記アクセスの
読み出しもしくは書き込みに対応する前記内部クロック
の位相遅延のデータを保持する内部クロック位相保持手
段と、前記マスターデバイスが前記スレーブデバイスに
アクセスするとき、前記内部クロック位相保持手段から
前記スレーブデバイスおよび前記アクセスに対応する位
相遅延のデータを読み出し、このデータに基づいて前記
内部クロック位相切り替え手段で付加する位相遅延を決
定する内部クロック位相制御手段とを備えたことを特徴
とする請求項１記載の同期型バス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5069630A JPH06282525A (ja) | 1993-03-29 | 1993-03-29 | 同期型バス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5069630A JPH06282525A (ja) | 1993-03-29 | 1993-03-29 | 同期型バス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06282525A true JPH06282525A (ja) | 1994-10-07 |
Family
ID=13408379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5069630A Pending JPH06282525A (ja) | 1993-03-29 | 1993-03-29 | 同期型バス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06282525A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100644597B1 (ko) * | 2000-08-05 | 2006-11-10 | 삼성전자주식회사 | 버스 시스템 및 그 커맨드 전달방법 |
-
1993
- 1993-03-29 JP JP5069630A patent/JPH06282525A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100644597B1 (ko) * | 2000-08-05 | 2006-11-10 | 삼성전자주식회사 | 버스 시스템 및 그 커맨드 전달방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0135879B1 (en) | Interface circuit and method for connecting a memory controller with a synchronous or an asynchronous bus system | |
| US5909701A (en) | Interface for high speed memory | |
| JP3856696B2 (ja) | ２倍データ速度同期式動的ランダムアクセスメモリのための構成可能同期装置 | |
| JP3913553B2 (ja) | レイテンシ制御回路及び制御方法並びにこれを備える同期式半導体メモリ装置 | |
| EP1903446B1 (en) | Apparatus and method for controlling a memory interface | |
| JP2000187522A (ja) | Ｄｄｒタイミングのためのデ―タクロック待ち時間補償回路及び方法 | |
| JP3922765B2 (ja) | 半導体装置システム及び半導体装置 | |
| JPH0619756B2 (ja) | 非同期装置間で通信を行なうための効率的なプロトコル | |
| JPH0821011B2 (ja) | バス拡張制御方式 | |
| JP2007133527A (ja) | クロック信号生成回路、半導体集積回路及び分周率制御方法 | |
| US5917761A (en) | Synchronous memory interface | |
| JPH06282525A (ja) | 同期型バス装置 | |
| WO2003034236A2 (en) | Data synchronization on a peripheral bus | |
| JPH023172A (ja) | 半導体記憶装置 | |
| JPS622348B2 (ja) | ||
| US7170817B2 (en) | Access of two synchronous busses with asynchronous clocks to a synchronous single port ram | |
| JPH11312116A (ja) | シンクロナス・ダイナミックランダムアクセスメモリ用同期装置 | |
| KR20040068873A (ko) | 정보처리장치 및 메모리 액세스 조정방법 | |
| US5023870A (en) | Interface circuit for data transmission between a microprocessor system and a time-division-multiplexed system | |
| KR20020084725A (ko) | 저속 주변장치와의 데이터 전송을 위한 메모리 컨트롤러 | |
| JP2001256178A (ja) | 同期式インターフェースを有する半導体集積回路およびそれを用いた同期制御システム | |
| KR100263670B1 (ko) | 직접 기억 장소 접근 컨트롤러 | |
| JP2570986B2 (ja) | データ転送制御装置及び方法 | |
| JPH03266049A (ja) | 増設メモリ装置 | |
| JPWO2003012993A1 (ja) | Ｃｍｏｓインターフェース回路 |