JPH06282664A - ワンチップマイクロコンピュータ - Google Patents
ワンチップマイクロコンピュータInfo
- Publication number
- JPH06282664A JPH06282664A JP5069959A JP6995993A JPH06282664A JP H06282664 A JPH06282664 A JP H06282664A JP 5069959 A JP5069959 A JP 5069959A JP 6995993 A JP6995993 A JP 6995993A JP H06282664 A JPH06282664 A JP H06282664A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- sfr
- mode
- chip microcomputer
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 メモリ装置の容量を増大することなく、SFR
，RAM の増大要求に対応する。 【構成】 メモリ装置１の00番地からFF番地にSFR を配
置して制御データをSFR にセットし、初期は“Ｌ”レベ
ル状態であったモードフラグレジスタ12をCPU10が
“Ｈ”レベル状態にして00番地からFF番地までの領域を
RAM として使用する。
，RAM の増大要求に対応する。 【構成】 メモリ装置１の00番地からFF番地にSFR を配
置して制御データをSFR にセットし、初期は“Ｌ”レベ
ル状態であったモードフラグレジスタ12をCPU10が
“Ｈ”レベル状態にして00番地からFF番地までの領域を
RAM として使用する。
Description
【０００１】
【産業上の利用分野】本発明は、高機能化，タイマ，A/
D 変換器等の周辺装置の増加などによるRAMの増大要求
及び周辺装置の制御用データレジスタ（以下、 SFRと略
記する）の増加要求に対応するワンチップマイクロコン
ピュータ（以下、ワンチップマイコンという）に関す
る。
D 変換器等の周辺装置の増加などによるRAMの増大要求
及び周辺装置の制御用データレジスタ（以下、 SFRと略
記する）の増加要求に対応するワンチップマイクロコン
ピュータ（以下、ワンチップマイコンという）に関す
る。
【０００２】
【従来の技術】図４は従来のワンチップマイコンの構成
を示すブロック図である。図中、１はSFR , RAM , ROM
で構成されるメモリ装置であって、SFR ，RAM ，ROM
は、例えばSFR は00番地からFF番地まで、RAM は100 番
地から1FF 番地まで、ROM は200番地から2FF 番地まで
というようにメモリ空間に配置されている。CPU 10はア
ドレスバス２，データバス３を介してメモリ装置１に接
続する一方、アドレスバス２，データバス３，周辺装置
制御線４を介してタイマ，A/D 変換器等の周辺装置11と
接続する。
を示すブロック図である。図中、１はSFR , RAM , ROM
で構成されるメモリ装置であって、SFR ，RAM ，ROM
は、例えばSFR は00番地からFF番地まで、RAM は100 番
地から1FF 番地まで、ROM は200番地から2FF 番地まで
というようにメモリ空間に配置されている。CPU 10はア
ドレスバス２，データバス３を介してメモリ装置１に接
続する一方、アドレスバス２，データバス３，周辺装置
制御線４を介してタイマ，A/D 変換器等の周辺装置11と
接続する。
【０００３】次に、動作について説明する。メモリ装置
１の中のROM には周辺装置11を動作させるプログラムが
格納されている。CPU 10は周辺装置11を動作させる前
に、周辺装置11を制御するための制御データが定義され
ているアドレス値“200 ”をアドレスバス２を介してメ
モリ装置１に出力する。200 番地のデータがデータバス
３を介してメモリ装置１からCPU 10に出力されると、CP
U 10はそのデータを解読してSFR に周辺装置11を制御す
るためのデータを設定する。
１の中のROM には周辺装置11を動作させるプログラムが
格納されている。CPU 10は周辺装置11を動作させる前
に、周辺装置11を制御するための制御データが定義され
ているアドレス値“200 ”をアドレスバス２を介してメ
モリ装置１に出力する。200 番地のデータがデータバス
３を介してメモリ装置１からCPU 10に出力されると、CP
U 10はそのデータを解読してSFR に周辺装置11を制御す
るためのデータを設定する。
【０００４】CPU 10はアドレス値を順次インクリメント
しながら以上の動作を繰り返し実行する。SFR に必要な
制御データを設定した後、CPU 10は周辺装置制御線４を
介して周辺装置11に信号を出力して周辺装置11を動作さ
せる。そして、演算結果，サブルーチンなど周辺装置11
の動作に必要なデータをデータバス３を介して、またそ
のデータを格納すべきアドレスをアドレスバス２を介し
てメモリ装置１に出力し、データはメモリ装置１のRAM
の100 番地から順次格納される。
しながら以上の動作を繰り返し実行する。SFR に必要な
制御データを設定した後、CPU 10は周辺装置制御線４を
介して周辺装置11に信号を出力して周辺装置11を動作さ
せる。そして、演算結果，サブルーチンなど周辺装置11
の動作に必要なデータをデータバス３を介して、またそ
のデータを格納すべきアドレスをアドレスバス２を介し
てメモリ装置１に出力し、データはメモリ装置１のRAM
の100 番地から順次格納される。
【０００５】
【発明が解決しようとする課題】以上のように、従来の
ワンチップマイコンではSFR ，RAM を配置するメモリ空
間が固定的であるので、周辺装置の増加，高機能化によ
るSFR の増大要求又はRAM の増大要求に対応するにはメ
モリ装置の容量を増大する以外に方法がなく、機能向上
を図るために装置が大型化してしまうという問題があっ
た。
ワンチップマイコンではSFR ，RAM を配置するメモリ空
間が固定的であるので、周辺装置の増加，高機能化によ
るSFR の増大要求又はRAM の増大要求に対応するにはメ
モリ装置の容量を増大する以外に方法がなく、機能向上
を図るために装置が大型化してしまうという問題があっ
た。
【０００６】本発明はこのような問題点を解決するため
になされたものであって、メモリ装置の容量を増大させ
ずにSFR 及びRAM の増大要求に対応できるワンチップマ
イコンの提供を目的とする。
になされたものであって、メモリ装置の容量を増大させ
ずにSFR 及びRAM の増大要求に対応できるワンチップマ
イコンの提供を目的とする。
【０００７】
【課題を解決するための手段】第１の発明に係るワンチ
ップマイコンは、周辺装置の制御データがセットされる
制御レジスタをRAM と同一のメモリ領域に配置し、モー
ドフラグの設定，モードレジスタのリセット等によりモ
ードを切り替えてメモリ領域を制御レジスタ又はRAM と
して選択的に使用することを特徴とする。
ップマイコンは、周辺装置の制御データがセットされる
制御レジスタをRAM と同一のメモリ領域に配置し、モー
ドフラグの設定，モードレジスタのリセット等によりモ
ードを切り替えてメモリ領域を制御レジスタ又はRAM と
して選択的に使用することを特徴とする。
【０００８】また、制御レジスタに制御データが一旦セ
ットされた後の制御データの変更を禁止することを特徴
とする。
ットされた後の制御データの変更を禁止することを特徴
とする。
【０００９】第２の発明に係るワンチップマイコンは、
制御レジスタを配置した領域に続く領域、例えば、制御
レジスタを配置した領域の最終アドレスの次のアドレス
を開始アドレスとする領域にRAM を配置することを特徴
とする。
制御レジスタを配置した領域に続く領域、例えば、制御
レジスタを配置した領域の最終アドレスの次のアドレス
を開始アドレスとする領域にRAM を配置することを特徴
とする。
【００１０】また、制御レジスタ及びRAM の領域を一旦
決定した後の領域再決定を禁止することを特徴とする。
決定した後の領域再決定を禁止することを特徴とする。
【００１１】
【作用】第１の発明に係るワンチップマイコンは、周辺
装置の制御データがセットされる制御レジスタをRAM と
同一のメモリ領域に配置し、モードフラグを設定して、
又はモードがセットされるモードレジスタをリセットし
てそのメモリ領域の使用モードを切り替えることによ
り、メモリ空間を制御レジスタ又はRAM として選択的に
使用する。
装置の制御データがセットされる制御レジスタをRAM と
同一のメモリ領域に配置し、モードフラグを設定して、
又はモードがセットされるモードレジスタをリセットし
てそのメモリ領域の使用モードを切り替えることによ
り、メモリ空間を制御レジスタ又はRAM として選択的に
使用する。
【００１２】また、制御レジスタに一旦制御データが設
定されると、モードが切り替わっても制御データの変更
を禁止して制御レジスタの内容を保護する。
定されると、モードが切り替わっても制御データの変更
を禁止して制御レジスタの内容を保護する。
【００１３】第２の発明に係るワンチップマイコンは、
周辺装置の制御データがセットされる制御レジスタを配
置した領域に続く領域、例えば制御レジスタの最終アド
レスの次のアドレスを開始アドレスとする領域にRAM を
配置し、メモリ領域に無駄な空間が生じないようにす
る。
周辺装置の制御データがセットされる制御レジスタを配
置した領域に続く領域、例えば制御レジスタの最終アド
レスの次のアドレスを開始アドレスとする領域にRAM を
配置し、メモリ領域に無駄な空間が生じないようにす
る。
【００１４】また、制御レジスタとRAM の領域を一旦決
定した後の領域の再決定を禁止して制御レジスタの内容
を保護する。
定した後の領域の再決定を禁止して制御レジスタの内容
を保護する。
【００１５】
【実施例】以下、本発明をその実施例を示す図に基づい
て説明する。 実施例１．図１は本発明に係るワンチップマイコンの一
実施例を示すブロック図である。図中、１はSFR , RAM
, ROM で構成されるメモリ装置であって、SFR ，RAM
，ROM は、例えばRAM は00番地から1FF 番地まで、SFR
はRAM が配置されたメモリ空間の一部と重なる00番地
からFF番地まで、ROM は200 番地から2FF 番地までとい
うようにメモリ空間に配置されている。CPU 10はアドレ
スバス２を介してメモリ装置１に接続する一方、データ
バス３，モードフラグ制御線５を介してモードフラグレ
ジスタ12に接続し、モードフラグレジスタ12はデータバ
ス3a（SFR と接続）及びデータバス3b（RAM と接続）を
介してメモリ装置１に接続する。さらに、CPU 10はアド
レスバス２，データバス３，周辺装置制御線４を介して
タイマ，A/D 変換器等の周辺装置11と接続する。
て説明する。 実施例１．図１は本発明に係るワンチップマイコンの一
実施例を示すブロック図である。図中、１はSFR , RAM
, ROM で構成されるメモリ装置であって、SFR ，RAM
，ROM は、例えばRAM は00番地から1FF 番地まで、SFR
はRAM が配置されたメモリ空間の一部と重なる00番地
からFF番地まで、ROM は200 番地から2FF 番地までとい
うようにメモリ空間に配置されている。CPU 10はアドレ
スバス２を介してメモリ装置１に接続する一方、データ
バス３，モードフラグ制御線５を介してモードフラグレ
ジスタ12に接続し、モードフラグレジスタ12はデータバ
ス3a（SFR と接続）及びデータバス3b（RAM と接続）を
介してメモリ装置１に接続する。さらに、CPU 10はアド
レスバス２，データバス３，周辺装置制御線４を介して
タイマ，A/D 変換器等の周辺装置11と接続する。
【００１６】次に動作について説明する。メモリ装置１
の中のSFR に周辺装置を制御するデータを設定するまで
の動作は従来例と同じであるので説明を省略する。本実
施例ではモードフラグレジスタ１２は初期状態では
“Ｌ”レベル状態でメモリ装置１の中のＳＦＲ に接続
しており、CPU 10からSFR に周辺装置11を制御するデー
タが設定される。SFR にデータが設定された後、CPU 10
はプログラムに含まれるモード設定命令に従った信号を
モードフラグ制御線５を介して出力し、モードフラグレ
ジスタ12を“Ｈ”レベル状態にし、データバス３はRAM
に接続する。その結果、SFR の使用モード下ではSFR と
して使用していた00番地からFF番地までのメモリ空間
が、RAM の使用モード下においてRAM として使用できる
ようになってRAM の領域が拡大される。
の中のSFR に周辺装置を制御するデータを設定するまで
の動作は従来例と同じであるので説明を省略する。本実
施例ではモードフラグレジスタ１２は初期状態では
“Ｌ”レベル状態でメモリ装置１の中のＳＦＲ に接続
しており、CPU 10からSFR に周辺装置11を制御するデー
タが設定される。SFR にデータが設定された後、CPU 10
はプログラムに含まれるモード設定命令に従った信号を
モードフラグ制御線５を介して出力し、モードフラグレ
ジスタ12を“Ｈ”レベル状態にし、データバス３はRAM
に接続する。その結果、SFR の使用モード下ではSFR と
して使用していた00番地からFF番地までのメモリ空間
が、RAM の使用モード下においてRAM として使用できる
ようになってRAM の領域が拡大される。
【００１７】実施例２．図２は本発明に係るワンチップ
マイコンの他の実施例のブロック図である。なお、実施
例１と同一部分には同一符号を付してその説明を省略す
る。図中６はCPU 10からモードフラグレジスタ12へのリ
セット信号を伝送するモードフラグリセット信号線、７
はCPU からメモリ装置１へのリセット信号を伝送するプ
ログラムリセット信号線である。
マイコンの他の実施例のブロック図である。なお、実施
例１と同一部分には同一符号を付してその説明を省略す
る。図中６はCPU 10からモードフラグレジスタ12へのリ
セット信号を伝送するモードフラグリセット信号線、７
はCPU からメモリ装置１へのリセット信号を伝送するプ
ログラムリセット信号線である。
【００１８】実施例１ではSFR にデータを設定した後、
プログラムによりモードフラグレジスタ12をSFR ，RAM
いずれかの使用モードの状態に設定してデータバスをSF
R 側又はRAM 側に切り換えていたが、本実施例では、CP
U 10からモードフラグリセット信号線６を介してモード
フラグレジスタ12にリセット信号を与えてリセットする
とモードフラグレジスタ12が“Ｌ”レベル状態となって
データバス３はSFR 側に接続してCPU 10からSFR にデー
タがセットされる。一方、CPU 10からプログラムリセッ
ト信号線７を介してメモリ装置１にリセット信号を与え
てリセットするとモードフラグレジスタ12が“Ｈ”レベ
ル状態になってデータバス３はRAM 側に接続する。その
結果、実施例１と同様の効果が得られる。
プログラムによりモードフラグレジスタ12をSFR ，RAM
いずれかの使用モードの状態に設定してデータバスをSF
R 側又はRAM 側に切り換えていたが、本実施例では、CP
U 10からモードフラグリセット信号線６を介してモード
フラグレジスタ12にリセット信号を与えてリセットする
とモードフラグレジスタ12が“Ｌ”レベル状態となって
データバス３はSFR 側に接続してCPU 10からSFR にデー
タがセットされる。一方、CPU 10からプログラムリセッ
ト信号線７を介してメモリ装置１にリセット信号を与え
てリセットするとモードフラグレジスタ12が“Ｈ”レベ
ル状態になってデータバス３はRAM 側に接続する。その
結果、実施例１と同様の効果が得られる。
【００１９】実施例３．本実施例では、実施例１又は実
施例２に加えて、モードフラグレジスタ12が“Ｌ”レベ
ル状態になってCPU 10からSFR に一旦データが設定され
た後、プログラム又はリセット信号により次にモードフ
ラグレジスタ12が“Ｌ”レベル状態に切り替えられても
てもSFR の内容の書き換えを禁止する手段を設ける。こ
の手段を設けることによりSFR の内容を保護することが
できる。
施例２に加えて、モードフラグレジスタ12が“Ｌ”レベ
ル状態になってCPU 10からSFR に一旦データが設定され
た後、プログラム又はリセット信号により次にモードフ
ラグレジスタ12が“Ｌ”レベル状態に切り替えられても
てもSFR の内容の書き換えを禁止する手段を設ける。こ
の手段を設けることによりSFR の内容を保護することが
できる。
【００２０】実施例４．図３は本発明に係るワンチップ
マイコンのさらに他の実施例を示すブロック図である。
なお、他の実施例と同一部分には同一符号を付してその
説明を省略する。図中８は、制御線９を介してCPU 10に
接続され、SFR の最終アドレスの次のアドレスをRAM の
開始アドレスとして記憶する制御回路である。本実施例
では、CPU 10によりそのメモリ空間（00番地からFF番地
まで）が設定されたSFR の最終アドレスの次のアドレス
（100 番地）を記憶し、100 番地から1FF 番地までをRA
M として使用することでメモリ空間に無駄な領域が発生
しないようにする。その結果、SFR のすぐ次のアドレス
から全部がRAM として使用できるので実施例１と同様の
効果が得られる。
マイコンのさらに他の実施例を示すブロック図である。
なお、他の実施例と同一部分には同一符号を付してその
説明を省略する。図中８は、制御線９を介してCPU 10に
接続され、SFR の最終アドレスの次のアドレスをRAM の
開始アドレスとして記憶する制御回路である。本実施例
では、CPU 10によりそのメモリ空間（00番地からFF番地
まで）が設定されたSFR の最終アドレスの次のアドレス
（100 番地）を記憶し、100 番地から1FF 番地までをRA
M として使用することでメモリ空間に無駄な領域が発生
しないようにする。その結果、SFR のすぐ次のアドレス
から全部がRAM として使用できるので実施例１と同様の
効果が得られる。
【００２１】実施例５．本実施例では、実施例４の構成
に加えて、制御回路８が一旦アドレスを記憶した後、ア
ドレスデータの書き換えを禁止する手段を設ける。この
手段を設けることにより、SFR の内容を保護することが
できる。
に加えて、制御回路８が一旦アドレスを記憶した後、ア
ドレスデータの書き換えを禁止する手段を設ける。この
手段を設けることにより、SFR の内容を保護することが
できる。
【００２２】
【発明の効果】以上のように、本発明のワンチップマイ
コンは、RAM と同一のメモリ空間にSFR を配置し、モー
ドの切り替えでメモリ空間を選択的に使用し、又はSFR
が配置されたメモリ空間のすぐ次のアドレスから始まる
メモリ空間にRAM を配置するので、メモリ装置の容量を
増大しないでSFR ，RAM の増大要求に対応できるという
優れた効果を奏する。
コンは、RAM と同一のメモリ空間にSFR を配置し、モー
ドの切り替えでメモリ空間を選択的に使用し、又はSFR
が配置されたメモリ空間のすぐ次のアドレスから始まる
メモリ空間にRAM を配置するので、メモリ装置の容量を
増大しないでSFR ，RAM の増大要求に対応できるという
優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るワンチップマイコンの一実施例の
ブロック図である。
ブロック図である。
【図２】本発明に係るワンチップマイコンの他の実施例
のブロック図である。
のブロック図である。
【図３】本発明に係るワンチップマイコンのさらに他の
実施例のブロック図である。
実施例のブロック図である。
【図４】従来のワンチップマイコンのブロック図であ
る。
る。
１ メモリ装置 ２ アドレスバス ３ データバス ４ 周辺装置制御線 ５ モードフラグ制御線 ６ モードフラグリセット信号線 ７ プログラムリセット信号線 ８ 制御回路 ９ 制御線 10 CPU 11 周辺装置 12 モードフラグレジスタ
Claims (6)
- 【請求項１】 制御装置と演算装置と周辺装置と、RAM
を含むメモリ装置とを備えたワンチップマイクロコンピ
ュータにおいて、周辺装置の制御データがセットされる
制御レジスタをRAM と同一のメモリ領域に配置する手段
と、該メモリ領域の使用モードをモードレジスタに設定
する手段と、使用モードに応じて前記メモリ領域を制御
レジスタとして選択的に使用する手段とを備えたことを
特徴とするワンチップマイクロコンピュータ。 - 【請求項２】 モードフラグにより使用モードを設定す
る請求項１記載のワンチップマイクロコンピュータ。 - 【請求項３】 モードレジスタをリセットして使用モー
ドを切り替える請求項１記載のワンチップマイクロコン
ピュータ。 - 【請求項４】 制御レジスタに周辺装置の制御データを
一旦セットした後の制御データの変更を禁止する手段を
備えた請求項１記載のワンチップマイクロコンピュー
タ。 - 【請求項５】 制御装置と演算装置と周辺装置と、RAM
を含むメモリ装置とを備えたワンチップマイクロコンピ
ュータにおいて、周辺装置の制御データがセットされる
制御レジスタをメモリ領域に配置する手段と、制御レジ
スタを配置した領域に続く領域をRAM として設定する手
段とを備えたことを特徴とするワンチップマイクロコン
ピュータ。 - 【請求項６】 制御レジスタ及びRAM の領域を一旦決定
した後の領域再決定を禁止する手段を備えた請求項５記
載のワンチップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5069959A JPH06282664A (ja) | 1993-03-29 | 1993-03-29 | ワンチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5069959A JPH06282664A (ja) | 1993-03-29 | 1993-03-29 | ワンチップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06282664A true JPH06282664A (ja) | 1994-10-07 |
Family
ID=13417705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5069959A Pending JPH06282664A (ja) | 1993-03-29 | 1993-03-29 | ワンチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06282664A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100341574B1 (ko) * | 1999-06-30 | 2002-06-22 | 박종섭 | 마이크로 콘트롤러의 특수기능레지스터 맵 확장방법 |
-
1993
- 1993-03-29 JP JP5069959A patent/JPH06282664A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100341574B1 (ko) * | 1999-06-30 | 2002-06-22 | 박종섭 | 마이크로 콘트롤러의 특수기능레지스터 맵 확장방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0511674B1 (en) | Single chip microcomputer | |
| JPH06215160A (ja) | データ処理方法および装置 | |
| JP3226055B2 (ja) | 情報処理装置 | |
| JP2655615B2 (ja) | 情報処理装置 | |
| JP3970609B2 (ja) | プロセッサシステム | |
| JPH06282664A (ja) | ワンチップマイクロコンピュータ | |
| JPH04241032A (ja) | システムコール実行装置 | |
| JPH09114743A (ja) | シングルチップ・マイクロコンピュータ | |
| JP2597409B2 (ja) | マイクロコンピュータ | |
| JPH0883137A (ja) | 電子回路 | |
| JP2000040028A (ja) | Ｃｐｕ制御によるｄｓｐプログラム領域の拡張方式 | |
| JPS60204046A (ja) | メモリ拡張回路 | |
| JP3168845B2 (ja) | ディジタル信号処理装置 | |
| JP3127737B2 (ja) | ディジタル信号処理装置 | |
| JPS6367647A (ja) | マイクロプロセツサ応用機器 | |
| JPS6148746B2 (ja) | ||
| JPH0581443A (ja) | １チツプマイクロコンピユータ | |
| JPH036758A (ja) | マイクロプロセッサ | |
| JPH0353336A (ja) | シングルチップマイクロコンピュータ | |
| JPH05216754A (ja) | メモリバンク切替方式 | |
| JP2000250759A (ja) | フラッシュメモリのブートブロック書き込み方法 | |
| JPS6126091B2 (ja) | ||
| JPH1063526A (ja) | メモリー装置 | |
| JPH02197945A (ja) | データ処理装置の初期起動方式 | |
| JP2000010783A (ja) | 電子機器のプログラム制御方法 |