JPH0628267B2 - 半導体装置容器 - Google Patents
半導体装置容器Info
- Publication number
- JPH0628267B2 JPH0628267B2 JP61309643A JP30964386A JPH0628267B2 JP H0628267 B2 JPH0628267 B2 JP H0628267B2 JP 61309643 A JP61309643 A JP 61309643A JP 30964386 A JP30964386 A JP 30964386A JP H0628267 B2 JPH0628267 B2 JP H0628267B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- surface part
- solder
- semiconductor device
- ausn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
Landscapes
- Die Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置容器に関し、特にプレーテッドヒー
トシンク（以下、ＰＨＳと記す）構造の半導体チップを
収納する半導体装置容器に関する。
トシンク（以下、ＰＨＳと記す）構造の半導体チップを
収納する半導体装置容器に関する。
従来、超高周波用途のトランジスタ特に高出力のＧａＡ
ｓ ＭＥＳＦＥＴの半導体チップは、熱抵抗は低減し動
作時チヤネル温度を下げて高性能化及び高信頼度化を実
現する目的で、動作時のチップ発熱部からの熱放散の良
いＰＨＳ構造を採用している。
ｓ ＭＥＳＦＥＴの半導体チップは、熱抵抗は低減し動
作時チヤネル温度を下げて高性能化及び高信頼度化を実
現する目的で、動作時のチップ発熱部からの熱放散の良
いＰＨＳ構造を採用している。
この種の半導体チップは第４図に示すように、放熱を良
くする為に極力半導体基板１薄くし、裏面にＡｕなどの
金属のめっき層２を設けた構造となっているため、半導
体チップ自身が熱膨張差で反った形状となっている。一
方、従来この種の半導体チップを収納する半導体装置容
器の、半導体チップをソルダマウントする底面部４ａの
領域の表面形状は平面であり、半導体チップと半導体装
置容器との間に平板上のマウントソルダを挿入して、ソ
ルダを加熱溶解して固着していた。
くする為に極力半導体基板１薄くし、裏面にＡｕなどの
金属のめっき層２を設けた構造となっているため、半導
体チップ自身が熱膨張差で反った形状となっている。一
方、従来この種の半導体チップを収納する半導体装置容
器の、半導体チップをソルダマウントする底面部４ａの
領域の表面形状は平面であり、半導体チップと半導体装
置容器との間に平板上のマウントソルダを挿入して、ソ
ルダを加熱溶解して固着していた。
上述した従来の半導体装置容器では、半導体チップが反
った形状となっているのに対し容器側の半導体チップを
ソルダマウントする領域が平面となっているので、第５
図に示すような良好な応対が得られず、第６図に示すよ
うに、半導体チップが半導体装置容器の底面部４ａに密
着されない部分が生じることが多く、組立て歩留りが低
下するという欠点がある。
った形状となっているのに対し容器側の半導体チップを
ソルダマウントする領域が平面となっているので、第５
図に示すような良好な応対が得られず、第６図に示すよ
うに、半導体チップが半導体装置容器の底面部４ａに密
着されない部分が生じることが多く、組立て歩留りが低
下するという欠点がある。
又、例に、第５図に示すような良好な状態で密着した時
でも、半導体チップの中央と端では熱放散に差が生じ、
動作時の温度の不均一性に起因する動作の不均衡が生じ
る危険があり、このことは半導体チップが大型化する
程、生じる危険が高くなるので、近年の高出力化に伴う
半導体チップの大型化に対して大きな障害になるという
欠点がある。
でも、半導体チップの中央と端では熱放散に差が生じ、
動作時の温度の不均一性に起因する動作の不均衡が生じ
る危険があり、このことは半導体チップが大型化する
程、生じる危険が高くなるので、近年の高出力化に伴う
半導体チップの大型化に対して大きな障害になるという
欠点がある。
更に、平板状のマウントソルダを使用するので、このマ
ウントソルダの表面酸化や汚れに起因して、高温でソル
ダが底面部上で溶け広がる際に、底面部表面との濡れが
悪くなって、第７図に示すように、半導体チップの底面
部４ａとの間に空隙１１を生じるという欠点がある。
ウントソルダの表面酸化や汚れに起因して、高温でソル
ダが底面部上で溶け広がる際に、底面部表面との濡れが
悪くなって、第７図に示すように、半導体チップの底面
部４ａとの間に空隙１１を生じるという欠点がある。
従って、歩留りの低下を招き価格を上昇させるのみなら
ず、信頼性及び品質確保の上でも大きな障害になるとい
う欠点がある。
ず、信頼性及び品質確保の上でも大きな障害になるとい
う欠点がある。
本発明の構成は、底面部と該底面部の周囲に固定された
側部とを備え上面が開口した中空状のケース内に、底面
が湾曲した形状の半導体チップが搭載され実装される半
導体装置容器において、前記ケース内の前記底面部の上
面で前記半導体チップの搭載領域にこの半導体チップの
湾曲した形状と対応した形状のくぼみを設け、このくぼ
みを含む前記底面部上にめっき層を形成し、このめっき
層上に前記くぼみを覆ってソルダ層を形成したことを特
徴とする。
側部とを備え上面が開口した中空状のケース内に、底面
が湾曲した形状の半導体チップが搭載され実装される半
導体装置容器において、前記ケース内の前記底面部の上
面で前記半導体チップの搭載領域にこの半導体チップの
湾曲した形状と対応した形状のくぼみを設け、このくぼ
みを含む前記底面部上にめっき層を形成し、このめっき
層上に前記くぼみを覆ってソルダ層を形成したことを特
徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の斜視図、第２図（ａ）及び
（ｂ）はそれぞれ第１図の実施例のＡ−Ａ′線断面図及
びＢ−Ｂ′線断面図である。
（ｂ）はそれぞれ第１図の実施例のＡ−Ａ′線断面図及
びＢ−Ｂ′線断面図である。
第１図と第２図（ａ）及び（ｂ）に示すように、本実施
例はＣｕの底面部４と、底面部４の周囲にＡｇろう付け
されたセラミックの側部５とを備える上方が開口した中
空箱状のケースと、底面状４上の半導体チップが搭載さ
れる領域に設けられその半導体チップの底面曲率に対応
する極率のくぼみ６と、底面部４の表面に形成されたＮ
ｉめっき層７と、Ｎｉめっき層７の上に形成されたＡｕ
めっき層８と、Ａｕめっき層８の上部にくぼみ６を覆っ
て形成されたソルダ層９と、側部５に設けられた電極リ
ード端子１０とを含む。
例はＣｕの底面部４と、底面部４の周囲にＡｇろう付け
されたセラミックの側部５とを備える上方が開口した中
空箱状のケースと、底面状４上の半導体チップが搭載さ
れる領域に設けられその半導体チップの底面曲率に対応
する極率のくぼみ６と、底面部４の表面に形成されたＮ
ｉめっき層７と、Ｎｉめっき層７の上に形成されたＡｕ
めっき層８と、Ａｕめっき層８の上部にくぼみ６を覆っ
て形成されたソルダ層９と、側部５に設けられた電極リ
ード端子１０とを含む。
即ち、底面部４は第２図（ａ）及び（ｂ）に示すよう
に、Ｃｕ上にＮｉめっき層７とＡｕめっき層８を形成
し、半導体チップがマウントされるべき領域にのみ選択
的にＡｕＳｎのソルダ層９が被着されている。Ｎｉはほ
ぼ４μｍ，Ａｕはほぼ４μｍのめっき厚としＡｕＳｎは
スパッターで金属マスクを介して選択的に被着する。Ａ
ｕＳｎスパッタ層の厚さはほぼ１０μｍとする。
に、Ｃｕ上にＮｉめっき層７とＡｕめっき層８を形成
し、半導体チップがマウントされるべき領域にのみ選択
的にＡｕＳｎのソルダ層９が被着されている。Ｎｉはほ
ぼ４μｍ，Ａｕはほぼ４μｍのめっき厚としＡｕＳｎは
スパッターで金属マスクを介して選択的に被着する。Ａ
ｕＳｎスパッタ層の厚さはほぼ１０μｍとする。
上記した半導体装置容器にＡｕめっきによるＰＨＳ構造
を有する半導体チップをマウントする場合、ＡｕＳｎの
融点以上に加熱した状態でＡｕＳｎを溶かしてなじませ
て半導体チップをマウントすれば第３図に示すような断
面構造となる。なお、底面部をＦｅ，Ｎｅ，Ｃｏ合金で
形成しその上にＮｉ，Ａｕを順次めっきし、その上に半
導体チップがマウントされる領域のみにＡｕＳｉを形成
しても良い。
を有する半導体チップをマウントする場合、ＡｕＳｎの
融点以上に加熱した状態でＡｕＳｎを溶かしてなじませ
て半導体チップをマウントすれば第３図に示すような断
面構造となる。なお、底面部をＦｅ，Ｎｅ，Ｃｏ合金で
形成しその上にＮｉ，Ａｕを順次めっきし、その上に半
導体チップがマウントされる領域のみにＡｕＳｉを形成
しても良い。
以上説明したように本発明の半導体装置容器を用いるこ
とにより、次の二つの効果が発生する。
とにより、次の二つの効果が発生する。
第１は、半導体チップがソルダマウントされるべき領域
に、半導体チップ底面の曲率に相当する曲率の底面を持
つぼみが存在するので、半導体チップの底面と半導体装
置容器の底面部とがソルダで密着できるという効果があ
る。
に、半導体チップ底面の曲率に相当する曲率の底面を持
つぼみが存在するので、半導体チップの底面と半導体装
置容器の底面部とがソルダで密着できるという効果があ
る。
第２に、半導体チップがマウントされるべき領域にソル
ダ材料が被着されているためソルダの底面部との濡れ不
足による空隙の発生がないという効果がある。
ダ材料が被着されているためソルダの底面部との濡れ不
足による空隙の発生がないという効果がある。
第１図は本発明の一実施例の斜視図、第２図（ａ）及び
（ｂ）はそれぞれ第１図のＡ−Ａ′線断面図及びＢ−
Ｂ′線断面図、第３図は第１図の実施例に装着した半導
体チップの断面図、第４図は従来の半導体装置容器の一
例の分解斜視図、第５図〜第７図はそれぞれ第４図の半
導体装置容器に装着した半導体チップの断面図である。 １……半導体基板、２……めっき層、３，３−１〜３−
３……マウントソルダ、４，４ａ……底面部、５……側
部、６……くぼみ、７……Ｎｉめっき層、８……Ａｕめ
っき層、９……ソルダ層、１０……電極リード端子、１
１……空隙。
（ｂ）はそれぞれ第１図のＡ−Ａ′線断面図及びＢ−
Ｂ′線断面図、第３図は第１図の実施例に装着した半導
体チップの断面図、第４図は従来の半導体装置容器の一
例の分解斜視図、第５図〜第７図はそれぞれ第４図の半
導体装置容器に装着した半導体チップの断面図である。 １……半導体基板、２……めっき層、３，３−１〜３−
３……マウントソルダ、４，４ａ……底面部、５……側
部、６……くぼみ、７……Ｎｉめっき層、８……Ａｕめ
っき層、９……ソルダ層、１０……電極リード端子、１
１……空隙。
Claims (1)
- 【請求項１】底面が湾曲した形状をもつ半導体チップ
が、底面部と該底面部の周囲に固着された側部とを備え
上面が開口した中空箱状のケース内に搭載される半導体
装置容器において、前記ケース内の前記底面部の上面で
前記半導体チップの搭載領域にこの半導体チップの湾曲
形状と対応した形状のくぼみが設けられ、このくぼみを
含む前記底面部上にめっき層が形成され、このめっき層
上に前記くぼみを覆ってソルダ層が形成され、このソル
ダ層上に前記半導体チップの底面が接合されたことを特
徴とする半導体装置容器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61309643A JPH0628267B2 (ja) | 1986-12-26 | 1986-12-26 | 半導体装置容器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61309643A JPH0628267B2 (ja) | 1986-12-26 | 1986-12-26 | 半導体装置容器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63164326A JPS63164326A (ja) | 1988-07-07 |
| JPH0628267B2 true JPH0628267B2 (ja) | 1994-04-13 |
Family
ID=17995509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61309643A Expired - Lifetime JPH0628267B2 (ja) | 1986-12-26 | 1986-12-26 | 半導体装置容器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628267B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003174114A (ja) * | 2001-12-07 | 2003-06-20 | Fuji Electric Co Ltd | 半導体回路基板および半導体装置 |
| JP4762536B2 (ja) * | 2004-12-15 | 2011-08-31 | 株式会社フジクラ | 半導体部品及び半導体パッケージ |
| JP4822155B2 (ja) * | 2005-09-26 | 2011-11-24 | Ｄｏｗａエレクトロニクス株式会社 | サブマウント及びその製造方法 |
-
1986
- 1986-12-26 JP JP61309643A patent/JPH0628267B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63164326A (ja) | 1988-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4266090A (en) | All metal flat package | |
| JPS62117346A (ja) | 半導体装置 | |
| JP2000349207A (ja) | 半導体装置の実装構造及び実装方法 | |
| JPH0628267B2 (ja) | 半導体装置容器 | |
| JPH04230063A (ja) | 多層ヒートシンク | |
| JP2629653B2 (ja) | 半導体装置 | |
| JPS6281047A (ja) | 半導体装置 | |
| JP3463790B2 (ja) | 配線基板 | |
| JP3036291B2 (ja) | 半導体装置の実装構造 | |
| JPS61181136A (ja) | ダイボンデイング方法 | |
| JP2809799B2 (ja) | 半導体装置 | |
| JP3652255B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0140514B2 (ja) | ||
| JPH01120853A (ja) | 半導体装置 | |
| JPH0750371A (ja) | 半導体装置 | |
| JP2575996Y2 (ja) | ワイヤボンディング用パッド | |
| JPH0462864A (ja) | 放熱基板 | |
| JP2513255B2 (ja) | 半導体装置 | |
| JPH0951058A (ja) | 半導体装置，及び半導体装置の製造方法，及び製造装置 | |
| JPH01251624A (ja) | 半導体容器 | |
| JPS59175131A (ja) | 混成集積回路 | |
| JPS63312647A (ja) | 半導体装置 | |
| JPH05218139A (ja) | ベアチップの高密度実装方法 | |
| JPH0131295B2 (ja) | ||
| JPH05326742A (ja) | 半導体装置 |