JPH0628290B2 - 回路用ヒューズを備えた半導体装置 - Google Patents

回路用ヒューズを備えた半導体装置

Info

Publication number
JPH0628290B2
JPH0628290B2 JP60226518A JP22651885A JPH0628290B2 JP H0628290 B2 JPH0628290 B2 JP H0628290B2 JP 60226518 A JP60226518 A JP 60226518A JP 22651885 A JP22651885 A JP 22651885A JP H0628290 B2 JPH0628290 B2 JP H0628290B2
Authority
JP
Japan
Prior art keywords
fuse
film
conductive film
semiconductor device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60226518A
Other languages
English (en)
Other versions
JPS6285442A (ja
Inventor
洋 ▲高▼木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60226518A priority Critical patent/JPH0628290B2/ja
Priority to KR8607649A priority patent/KR900002081B1/ko
Priority to DE19863634167 priority patent/DE3634167A1/de
Priority to US06/916,632 priority patent/US4748491A/en
Publication of JPS6285442A publication Critical patent/JPS6285442A/ja
Publication of JPH0628290B2 publication Critical patent/JPH0628290B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
    • H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
    • H10W20/494—Fuses, i.e. interconnections changeable from conductive to non-conductive changeable by the use of an external beam, e.g. laser beam or ion beam

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、回路用ヒューズを備えた半導体装置に関す
るものである。
［従来の技術］ 第３図（a ）は、従来の冗長回路用ヒューズを備えた半
導体装置の平面図であり、第３図（b ）は、第３図（a
）のＡ−Ａ線断面図であり、第３図（c ）は、第３図
（a ）のＢ−Ｂ線断面図である。この半導体装置の冗長
回路の製造方法を第３図（a ），（b ），（c ）を用い
て説明する。まず、シリコン基板１上にフィールド酸化
膜２を形成し、この後、フィールド酸化膜２上に多結晶
シリコンゲートと同一材料で冗長回路用ヒューズ３b を
形成する。次に、ＣＶＤ法によりフィールド酸化膜２上
および冗長回路用ヒューズ３b 上にＰＳＧ膜４を成長さ
せ、続いてフォトレジストマスクを用いてこのＰＳＧ膜
４を選択的にエッチング除去し、冗長回路用ヒューズ３
b の一部を露出させて初期のコンタクト孔５を形成す
る。次に、ＰＳＧ膜４上にアルミ配線６を形成して冗長
回路用ヒューズ３b を含む半導体装置を完成する。
次に冗長回路による回路の置換時における冗長回路用ヒ
ューズの切断動作について説明する。このヒューズの切
断にはレーザビーム照射法を用いる。第３図（c ）にお
いて、ＰＳＧ膜４の上から照射されたレーザビームエネ
ルギは冗長回路用ヒューズ３b に吸収される。このた
め、冗長回路用ヒューズ３b は溶融膨張し、第４図に示
すごとくＰＳＧ膜４とともに爆発飛散して切断される。
９はこの爆発飛散によりＰＳＧ膜４に形成された開口部
であり、その底部幅は冗長回路用ヒューズ３b の線幅ｌ
１と同じである。
［発明が解決しようとする問題点］ ところで、冗長回路用ヒューズ３ｂを爆発飛散して切断
するとき、冗長回路用ヒューズ３ｂの線幅ｌ１が広い
と、冗長回路用ヒューズ３の中心部と端部での加熱温度
差が大きくなって、実際に切断した際、十分に温度が上
がらなかったヒューズの底部の角部がそのまま残渣とし
て残ってしまうため、冗長回路用ヒューズ３ｂを均一か
つ安定に切断できないという問題点があった。
また、冗長回路用ヒューズ３ｂの線幅ｌ１が大きいと、
それに伴って爆発飛散後の開口部９の面積が大きくなる
ため、高集積化の妨げになるという問題もあった。
この発明は上記のような問題点を解消するためになされ
たもので、ヒューズを残渣を残すことなく爆発飛散させ
ることができ、かつ、爆発後の開口部面積を小さくする
ことができる、回路用ヒューズを備えた半導体装置を得
ることを目的とする。
［問題点を解決するための手段］ この発明による回路用ヒューズを備えた半導体装置は、
一方の回路から延びてきた第１配線層と、他方の回路か
ら延びてきた第２配線層との間の間隙部に形成され、第
１および第２配線層を電気的に接続する回路用ヒューズ
を備えた半導体装置であって、回路用ヒューズは、間隙
部の全長にわたって延びる第１導電膜と、間隙部の全長
にわたって延び、第１導電膜上に形成された第２導電膜
との２層構造を備え、第１導電膜の線幅が第２導電膜の
線幅より狭いことを特徴としている。
好ましくは、第１導電膜は多結晶シリコン膜であり、第
２導電膜は金属シリサイド膜である。
［作用］ 本願発明によれば、ヒューズを下層の第１導電膜と上層
と第２導電膜との２層構造で構成し、レーザを照射した
際に底部の角部が残渣として残りやすいことを考慮し
て、下層の第１導電膜の線幅を狭くしている。そのた
め、レーザを照射した際、下層の第１導電膜の加熱温度
分布が均一となる。
一方、ヒューズとして所定の特性を満たすためには、所
定の導電率を維持する必要がある。そのため、下層の第
１導電膜を狭くした分を補うため、上層の第２導電膜を
広くしている。したがって、上層の第２導電膜は線幅が
広くなり、加熱温度分布が不均一となる。しかしなが
ら、上層の第２導電膜は、下層の第１導電膜が爆発飛散
することにより、ともに飛散するため、残渣として残る
可能性は極めて少ない。
また、本願発明者は、ヒューズの底部幅と、実際に爆発
飛散後にできる開口部の面積との間に、相関関係がある
ことに着目し、爆発飛散によってできる開口部面積と相
関関係のあるヒューズの底部幅を形成する第１導電膜の
線幅を狭くしている。そのため、爆発飛散後の開口部面
積を、従来の単一層の場合と比較して小さくすることが
できるようになる。
［実施例］ 以下、この発明の実施例を図について説明する。第１図
（a ）〜（e ）はこの発明の実施例である冗長回路用ヒ
ューズを備えた半導体装置の製造方法の工程を示す図で
ある。この製造方法について説明すると、まず、シリコ
ン基板１上にフィールド酸化膜２を形成し、この後、冗
長回路用ヒューズの第１層目を構成するための多結晶シ
リコン膜３を形成する。続いて、この多結晶シリコン膜
３上に冗長回路用ヒューズの第２層目を構成するための
金属シリサイド膜７を形成する［第１図（a ）］。次
に、金属シリサイド膜７上にフォトレジスト（図示せ
ず）を形成し、これを所望の形状にパターニングしてフ
ォトレジストマスク８を形成する。この後、フォトレジ
ストマスク８をマスクとして金属シリサイド膜７のみを
選択的にエッチング除去して金属シリサイド膜７a を形
成する［第１図（b ）］。次に、金属シリサイド膜７a
に対するエッチング速度より多結晶シリコン膜３に対す
るエッチング速度が速いエッチングガスを用いて、フォ
トレジストマスク８をマスクに多結晶シリコン膜３を選
択的にエッチング除去し、金属シリサイド膜７a より線
幅が片側でΔｌ０だけ狭い多結晶シリコン膜３a を形成
する。この多結晶シリコン膜３a と金属シリサイド膜７
a とにより断面形状がＴ字形の冗長回路用ヒューズ７３
が構成される。この後、フォトレジストマスク８を除去
する［第１図（c ）］。次に、ＣＶＤ法により冗長回路
用ヒューズ７３を覆うようにＰＳＧ膜４を成長させる。
この後、ＰＳＧ膜４の所望の位置にコンタクト孔５を形
成し、このＰＳＧ膜４上にアルミ配線６を形成すること
によって冗長回路用ヒューズ７３を含む半導体装置が完
成される。第１図（d ）はその完成断面図を、第１図
（e ）はその完成平面図を示している。
次にこの冗長回路による回路の置換時における冗長回路
用ヒューズの切断動作について説明する。第１図（d ）
において、ＰＳＧ膜４の上からレーザビームを照射した
場合、レーザビームのエネルギ分布は一般にガウス分布
であるので、冗長回路用ヒューズ７３の中央部と端部で
加熱温度差が発生するが、冗長回路用ヒューズ７３の第
１層目の多結晶シリコン膜３a の線幅ｌ０が従来のの冗
長回路用ヒューズ３b の線幅ｌ１より２△ｌ０だけ狭い
ので、冗長回路用ヒューズ７３の中央部と端部での加熱
温度差が従来の冗長回路用ヒューズ３b に比べて小さく
なる。このため、１層目の多結晶シリコン膜３a は均一
かつ安定に溶融膨張し、冗長回路用ヒューズ７３が均一
かつ安定に切断される。さらに、第２図に示すように、
爆発飛散後の開口部１０の底部幅ｌ０も従来の冗長回路
における底部幅ｌ１より２△ｌ０だけ狭くなって開口部
１０が小さくなる。このため、隣接した回路への影響も
小さくなって、半導体装置の高集積化が可能となる。
［発明の効果］ 以上のようにこの発明によれば、回路用ヒューズを、回
路から延びてきた配線層間の空隙部の全長にわたって延
びる第１導電膜と、該第１導電膜上に形成される第２導
電膜との２層構造で構成し、第１導電膜の線幅が第２導
電膜の線幅より狭くしている。そのため、残渣を残すこ
となくヒューズ全体を爆発飛散させることができるの
で、回路用ヒューズの均一かつ安定な切断が実現でき、
回路の置換成功率が向上して歩留りが上がる。また、回
路用ヒューズ切断後の開口部面積を小さくすることがで
きるので、半導体装置の高集積化が可能となる。
【図面の簡単な説明】
第１図（ａ）〜（ｅ）は、この発明の実施例である回路
用ヒューズを備えた半導体装置の製造工程を示す図であ
る。 第２図は、この発明の実施例である回路用ヒューズを備
えた半導体装置において冗長回路用ヒューズが切断され
たときに形成される開口部を示す図である。 第３図（ａ）は、従来の回路用ヒューズを備えた半導体
装置の平面図であり、第３図（ｂ）は、第３図（ａ）の
Ａ−Ａ線断面図であり、第３図（ｃ）は、第３図（ａ）
のＢ−Ｂ線断面図である。 第４図は、従来の回路用ヒューズを備えた半導体装置に
おいて、冗長回路用ヒューズが切断されたときに形成さ
れる開口部を示す図である。 図において、１はシリコン基板、２はフィールド酸化
膜、３，３a は多結晶シリコン膜、４はＰＳＧ膜、５は
コンタクト孔、６はアルミ配線、７，７a は金属シリサ
イド膜、７３は冗長回路用ヒューズ、１０は開口部であ
る。 なお、各図中同一符号は同一または相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】一方の回路から延びてきた第１配線層と、
    他方の回路から延びてきた第２配線層との間の間隙部に
    形成され、前記第１および第２配線層を電気的に接続す
    る回路用ヒューズを備えた半導体装置であって、 前記回路用ヒューズは、 前記間隙部の全長にわたって延びる第１導電膜と、 前記間隙部の全長にわたって延び、前記第１導電膜上に
    形成された第２導電膜との２層構造を備え、 前記第１導電膜の線幅が前記第２導電膜の線幅より狭い
    ことを特徴とする、回路用ヒューズを備えた半導体装
    置。
  2. 【請求項２】前記第１導電膜は多結晶シリコン膜であ
    り、 前記第２導電膜は金属シリサイド膜である特許請求の範
    囲第１項記載の回路用ヒューズを備えた半導体装置。
JP60226518A 1985-10-09 1985-10-09 回路用ヒューズを備えた半導体装置 Expired - Lifetime JPH0628290B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60226518A JPH0628290B2 (ja) 1985-10-09 1985-10-09 回路用ヒューズを備えた半導体装置
KR8607649A KR900002081B1 (en) 1985-10-09 1986-09-11 Melting circuit of semiconductor device
DE19863634167 DE3634167A1 (de) 1985-10-09 1986-10-07 Redundanzschaltkreis einer halbleitereinrichtung und verfahren zu dessen herstellung
US06/916,632 US4748491A (en) 1985-10-09 1986-10-08 Redundant circuit of semiconductor device and method of producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60226518A JPH0628290B2 (ja) 1985-10-09 1985-10-09 回路用ヒューズを備えた半導体装置

Publications (2)

Publication Number Publication Date
JPS6285442A JPS6285442A (ja) 1987-04-18
JPH0628290B2 true JPH0628290B2 (ja) 1994-04-13

Family

ID=16846385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60226518A Expired - Lifetime JPH0628290B2 (ja) 1985-10-09 1985-10-09 回路用ヒューズを備えた半導体装置

Country Status (4)

Country Link
US (1) US4748491A (ja)
JP (1) JPH0628290B2 (ja)
KR (1) KR900002081B1 (ja)
DE (1) DE3634167A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63140550A (ja) * 1986-12-01 1988-06-13 Mitsubishi Electric Corp 冗長回路用電気ヒユ−ズ
US4935801A (en) * 1987-01-27 1990-06-19 Inmos Corporation Metallic fuse with optically absorptive layer
JP2584986B2 (ja) * 1987-03-10 1997-02-26 三菱電機株式会社 半導体装置の配線構造
US5223735A (en) * 1988-09-30 1993-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device in which circuit functions can be remedied or changed and the method for producing the same
US5675174A (en) * 1993-01-06 1997-10-07 Rohm Co., Ltd. Method for using fuse structure in semiconductor device
JP2557019B2 (ja) * 1993-10-01 1996-11-27 エス・オー・シー株式会社 超小型チップヒューズおよびその製造方法
US5729042A (en) * 1995-08-14 1998-03-17 Vanguard International Semiconductor Corporation Raised fuse structure for laser repair
US6337507B1 (en) * 1995-09-29 2002-01-08 Intel Corporation Silicide agglomeration fuse device with notches to enhance programmability
US5708291A (en) * 1995-09-29 1998-01-13 Intel Corporation Silicide agglomeration fuse device
US5976943A (en) * 1996-12-27 1999-11-02 Vlsi Technology, Inc. Method for bi-layer programmable resistor
US6057221A (en) * 1997-04-03 2000-05-02 Massachusetts Institute Of Technology Laser-induced cutting of metal interconnect
US6373371B1 (en) * 1997-08-29 2002-04-16 Microelectronic Modules Corp. Preformed thermal fuse
US20050269666A1 (en) * 2004-06-07 2005-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuses as programmable data storage
US6774457B2 (en) * 2001-09-13 2004-08-10 Texas Instruments Incorporated Rectangular contact used as a low voltage fuse element
US7180102B2 (en) * 2003-09-30 2007-02-20 Agere Systems Inc. Method and apparatus for using cobalt silicided polycrystalline silicon for a one time programmable non-volatile semiconductor memory
US7106164B2 (en) * 2003-12-03 2006-09-12 International Business Machines Corporation Apparatus and method for electronic fuse with improved ESD tolerance
US20050127475A1 (en) * 2003-12-03 2005-06-16 International Business Machines Corporation Apparatus and method for electronic fuse with improved esd tolerance
US20050130383A1 (en) * 2003-12-10 2005-06-16 International Business Machines Corporation Silicide resistor in beol layer of semiconductor device and method
US20050285222A1 (en) 2004-06-29 2005-12-29 Kong-Beng Thei New fuse structure
JP4587761B2 (ja) 2004-09-30 2010-11-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR100629357B1 (ko) * 2004-11-29 2006-09-29 삼성전자주식회사 퓨즈 및 부하저항을 갖는 낸드 플래시메모리소자 형성방법
JP2011216240A (ja) * 2010-03-31 2011-10-27 Oki Semiconductor Co Ltd 電流ヒューズ、半導体装置及び電流ヒューズの切断方法
US10672490B2 (en) * 2018-01-17 2020-06-02 International Business Machines Corporation One-time-programmable memory in a high-density three-dimensional structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4042950A (en) * 1976-03-01 1977-08-16 Advanced Micro Devices, Inc. Platinum silicide fuse links for integrated circuit devices
JPS5877098A (ja) * 1981-10-28 1983-05-10 Toshiba Corp プログラマブル・リ−ド・オンリ・メモリ素子
US4518981A (en) * 1981-11-12 1985-05-21 Advanced Micro Devices, Inc. Merged platinum silicide fuse and Schottky diode and method of manufacture thereof
JPS58169940A (ja) * 1982-03-30 1983-10-06 Fujitsu Ltd 半導体装置の製造方法
DE3216823A1 (de) * 1982-05-05 1983-11-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von strukturen von aus metallsilizid und polysilizium bestehenden doppelschichten auf integrierte halbleiterschaltungen enthaltenden substraten durch reaktives ionenaetzen
JPS59125640A (ja) * 1982-12-28 1984-07-20 Fujitsu Ltd 半導体装置の製造方法
JPS59148198A (ja) * 1983-02-14 1984-08-24 Hitachi Ltd 半導体装置
JPS60954A (ja) * 1983-06-17 1985-01-07 尾池工業株式会社 虹彩色再帰反射フイルム状物およびそのスリツト糸
JPS6065545A (ja) * 1983-09-21 1985-04-15 Hitachi Micro Comput Eng Ltd 半導体装置の製造方法
JPS60176250A (ja) * 1984-02-23 1985-09-10 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
DE3634167A1 (de) 1987-04-16
US4748491A (en) 1988-05-31
KR900002081B1 (en) 1990-03-31
DE3634167C2 (ja) 1992-04-09
JPS6285442A (ja) 1987-04-18

Similar Documents

Publication Publication Date Title
JPH0628290B2 (ja) 回路用ヒューズを備えた半導体装置
US4740485A (en) Method for forming a fuse
US5663590A (en) Product of process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps
US4536949A (en) Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse
EP0336026B1 (en) Fabrication of customized integrated circuits
JP2965894B2 (ja) 集積回路の製造方法及び集積回路の製造に用いられる中間製品及びカスタム集積回路
JP3256626B2 (ja) 半導体装置
HK1004031B (en) Fabrication of customized integrated circuits
US4968643A (en) Method for fabricating an activatable conducting link for metallic conductive wiring in a semiconductor device
US5652169A (en) Method for fabricating a programmable semiconductor element having an antifuse structure
KR920000227B1 (ko) 반도체장치의 용장회로
US6677195B2 (en) Semiconductor integrated circuit device and method of producing the same
US6078091A (en) Inter-conductive layer fuse for integrated circuits
JP2769332B2 (ja) 電気的にプログラム可能な集積回路の製法
KR0146284B1 (ko) 반도체 기판상의 가용성 링크 제조방법
US5288664A (en) Method of forming wiring of semiconductor device
CN1254941A (zh) 改善熔丝熔断工艺窗口的熔丝布局
JPH0936234A (ja) 半導体装置およびヒューズの切断方法
JPS6084837A (ja) 半導体集積回路装置
KR19980015540A (ko) 반도체 메모리 장치의 리페어회로의 제조방법
JPS61172336A (ja) 半導体装置電極開口部の形成方法
JPH0350756A (ja) 半導体集積回路の製造方法
JP2001298093A (ja) 半導体装置及びその製造方法
JPH077806B2 (ja) 半導体装置
JPH04127524A (ja) コンタクトホール金属充填方法