JPH06282945A

JPH06282945A - ビタビ復号装置

Info

Publication number: JPH06282945A
Application number: JP6787893A
Authority: JP
Inventors: Tetsuya Ikeda; 哲也池田; Junichi Ishii; 純一石井; Takashi Hoshino; 隆司星野
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-03-26
Filing date: 1993-03-26
Publication date: 1994-10-07

Abstract

(57)【要約】【構成】ビタビアルゴリズムによるゆう度比較結果を判
別するゆう度比較判別手段41と、ゆう度判別結果をデー
タブロック単位にすべて記録する記録手段12と、記録さ
れた手段からのゆう度判別結果を記録順の逆に読出す記
録読出し制御手段11と、読出されたゆう度判別結果より
ビタビ復号パスを伝送順に対してさかのぼって判定する
ビタビ復号判定手段13を設けて復号データを得る。【効果】復号パスの不確定状態の連続数が大きくなって
もデータブロックすべての伝送信号のゆう度判別結果を
記録し、記録し終わったゆう度判別結果より一括してビ
タビ復号パスをさかのぼって決定するので復号ミスを生
じることなくデータ復号が可能になり、回路規模も削減
できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はビタビ復号装置に係り、
特にビタビ復号において生き残りパスの不確定状態の連
続数の制限をなくして復号可能とするビタビ復号回路に
関する。

【０００２】

【従来の技術】放送、通信および記録媒体等のデータ伝
送システムにおいて符号間干渉等の影響による伝送誤り
の低減は大きな課題であり、この課題を克服するための
手段としてビタビ復号の適用が考えられている。データ
伝送システムとして光ディスク媒体からのデータ再生に
ビタビ復号を適用したデータ再生方式は例えば"ビタビ
復号による高密度記録",テレビ学会技報,Vol.14,No.64,
pp.13〜17,Vir'90-63,(Sep.1990)や、"ディジタル磁気
記録における再生等化器の最適化実験",テレビ学会技
報,Vol.14,No.47,pp.7〜12,Vir'90-49,(Sep.1990)に提
案されている。これらに示されるビタビ復号は符号間干
渉を逆に利用して最もゆう度の高い復号パスを選択する
という最ゆう復号による信号検出を行ない、Ｓ/Ｎに対
する誤り率が波形等化を用いた場合より小さくできる。
これらの従来技術によるビタビ復号回路の具体例は例え
ば特開平4-21973に示されているが、ここでは光ディス
クの記録再生特性をクラスＩ(1+D)のパーシャルレスポ
ンス特性とみなしてビタビ復号を適用する場合について
従来技術を説明する。

【０００３】図５は光ディスクの記録再生系のブロック
図であり、ビタビ復号の位置付けを示す。図５において
１はプリコーダ、２は光ディスクの特性モデル、３はビ
タビ復号器、４は記録データ入力、５は再生データ出力
である。光ディスクの特性モデル２は21の光ディスク、
６のノイズ入力、22の加算器、23のフィルタで構成され
る。記録データ入力４から入力される記録データはプリ
コーダ１によって1/(1+D)の演算処理を行なったのち光
ディスク21に記録される。光ディスクの特性は平均値ゼ
ロのランダムノイズ加算器22とクラスＩ(1+D)のパーシ
ャルレスポンス特性とするフィルタ23によりモデル化で
きる。このモデル化された光ディスクからの再生信号は
ビタビ復号器３に入力され以下で述べるビタビアルゴリ
ズムにより再生データ５を出力する。

【０００４】図６はクラスＩ(1+D)のパーシャルレスポ
ンス特性における孤立ピットに対応する再生波形例であ
り、サンプル点t=0とt=1Tにおいて振幅値は1.0、それ以
外のサンプル点は0.0である。光ディスクからの再生信
号波形はデータ系列に対応するこの孤立再生波形の重ね
合わせにより生成できる。

【０００５】図７は図６の孤立再生波形を基にしたビタ
ビ復号予測サンプル値の例であり、隣接する２ビットの
組合せによる孤立再生波形の重ね合わせによりT0〜T2の
３つの予測サンプル値を設定する。すなわちT0はビット
の組合せ"00"の場合、T1はビットの組合せ"01"または"1
0"の場合、T2はビットの組合せ"11"の場合のそれぞれの
予測サンプル値である。E0〜E2は再生信号振幅Ynとこれ
ら３つの予測サンプル値T0〜T2の絶対差分値をとった値
であり、ここで扱うビタビ復号はこれらの値を用いて最
も確率の高いデータ系列を求めるという最ゆう復号を行
なう。ビタビアルゴリズムの詳細は以下の通りである。

【０００６】ある時点ｎにおける復号パス"０"および"
１"に対応するメトリックをm_n(1),m_n(0)とすると

【０００７】

【数１】m_n(1)=min{m_n-1(1)+E2,m_n-1(0)+E1} m_n(0)=min{m_n-1(1)+E1,m_n-1(0)+E0} で示される。この式でminは小さい方の値を選ぶ関数で
あり、メトリックが小さければゆう度が高いことを意味
する。これらのメトリック差をQ_nとすると

【０００８】

【数２】 Q_n=m_n(1)-m_n(0)=min{Q_n-1+E2,E1}-min{Q_n-1+E1,E0} となる。ここで Q_n-1+E2≦E1でかつQ_n-1+E1≦E0の場合は復号パス"１"
としてマージできQn=E2-E1となる。

【０００９】Q_n-1+E2＞E1でかつQ_n-1+E1≦E0の場合は
復号パスはマージできずQn=-Q_n-1となる。

【００１０】Q_n-1+E2＞E1でかつQ_n-1+E1＞E0の場合は
復号パス"０"としてマージできQn=E1-E0となる。

【００１１】図８は再生信号の２ビットの組合せの４状
態(S00〜S11)に対する状態遷移図とトレリス線図であ
る。破線がビット"０"の状態遷移、実線がビット"１"の
状態遷移を示す。例えば再生信号の２ビットの組合せ
が"00"で状態S00のとき次のビットの採り得る状態はS00
またはS01であることを示している。図９は図８の４状
態(S00〜S11)のうちS00とS10,S01とS11をまとめて２状
態とした場合の状態遷移図とトレリス線図である。上記
した条件のとき復号パスはS0に接続することが確定
し、条件のとき復号パスはS0,S1のどちらに接続する
か確定せず、また条件のとき復号パスはS1に接続する
ことが確定する。このゆう度判別を繰返し行なって生き
残るパスを求めることで復号データを得る。

【００１２】図４は上記したビタビアルゴリズムに対応
するビタビ復号回路の従来例を示す図である。図４にお
いて破線で示すブロック41はゆう度判別手段、42は復号
パス判定手段であり、43,44,45は前述のT0〜T2の予測サ
ンプル値に対応するレベル入力、46は再生信号入力、47
はクロック入力、48はデータ復号出力である。ゆう度判
別手段41において301〜303は絶対差分検出回路、304,30
5は加算回路、306,308は減算回路、307は反転回路、30
9,310は比較回路、311は３入力選択回路、312はラッチ
回路である。また復号パス判定手段42において313,314
は２入力選択回路、315,316はレジスタ回路である。

【００１３】図４に示すゆう度判別手段41の絶対差分検
出回路301は再生信号入力46と隣接ビット２ビットの組
合せ"11"に対応する予測サンプル値入力43との絶対差分
を取り絶対差分値E2を出力する。絶対差分検出回路302
は再生信号入力46と隣接ビット２ビットの組合せ"01"ま
たは"10"に対応する予測サンプル値入力44との絶対差分
を取り絶対差分値E1を出力する。絶対差分検出回路303
は再生信号入力46と隣接ビット２ビットの組合せ"00"に
対応する予測サンプル値入力45との絶対差分を取り絶対
差分値E0を出力する。加算回路304は１ビット前のメト
リック差であるラッチ回路312の出力Q_n-1と絶対差分値E
2とを加算し、加算回路305は１ビット前のメトリック差
であるラッチ回路312の出力Q_n-1と絶対差分値E2とを加
算する。比較回路309および310は加算回路304の出力Q
_n-1+E2と絶対差分値E1および加算回路305の出力Q_n-1+E1
と絶対差分値E0とをそれぞれ比較し、比較結果を入力選
択回路311および復号パス判定手段42のレジスタ回路31
5,316に出力する。この比較結果より上述したゆう度判
別条件が得られる。減算回路306および308は絶対差分値
E2と絶対差分値E1の差E2-E1および絶対差分値E1と絶対
差分値E0の差E1-E0を３入力選択回路311に出力する。反
転回路307は１ビット前のメトリック差であるラッチ回
路312の出力Q_n-1の極性(正負)を反転し３入力選択回路3
11に出力する。３入力選択回路311は減算回路306,308お
よび反転回路307からの３入力を比較回路309および310
の比較結果に応じて上述したゆう度判別条件に対応して
ゆう度判別後のメトリック差となる１入力だけを選択す
る。ラッチ回路312は３入力選択回路311で選択されたメ
トリック差をラッチし、その出力は次のビットのゆう度
判別に使用する。復号パス判定手段42のレジスタ回路31
5および316は比較回路309および310の出力をクロック入
力37のクロック周期でそれぞれ記録すると同時に２入力
選択回路313および314の出力を記録する。２入力選択回
路313および314は比較回路309および310の出力に応じて
レジスタ回路315および316のシリアルまたはパラレルシ
フトの切換えのため、それぞれの複数ビットのレジスタ
出力を切換える。すなわち比較回路309および310の出力
が上述のゆう度判別条件のとき２入力選択回路313お
よび314はともにレジスタ回路315からのレジスタ出力に
切り換わるように動作する。またゆう度判別条件のと
きは２入力選択回路313はレジスタ回路316からのレジス
タ出力に切り換わり、２入力選択回路314はレジスタ回
路315からのレジスタ出力に切り換わるよう動作する。
さらにゆう度判別条件のときは２入力選択回路313お
よび314はともにレジスタ回路316からのレジスタ出力に
切り換わるよう動作する。これによりレジスタ回路315
および316の出力はゆう度判別条件およびのときは
一致しその時点より以前のデータ復号が確定する。また
ゆう度判別条件のときは一致せず不確定となる。通常
レジスタ回路の315および316のレジスタ段数はゆう度判
別条件の最大連続数以上であるので復号出力38はゆう
度判別よりレジスタ段数だけ遅延して得られる。なお復
号出力48がレジスタ回路316より出力されるのは、ゆう
度判別条件が"１"または"０"のどちらかにマージすれば
レジスタ回路315および316は必ず同じ出力になるのでレ
ジスタ回路316の復号出力48で代表したためである。

【００１４】

【発明が解決しようとする課題】この従来技術によるビ
タビ復号のゆう度比較においてゆう度判別条件の状態
が続き、復号パスの不確定状態が連続するとその間は復
号パスがマージするまで復号結果も不確定となる。この
復号パスの不確定状態の連続数は再生信号波形により異
なるが最大で区切られるブロック単位のデータ数とな
り、このデータ数全部をカバーして不確定状態の復号パ
スを保持しておくとすると復号データレジスタ段数が巨
大になるだけでなく、２つのレジスタ出力のシリアルま
たはパラレルシフトを切換える切換え回路の切換えビッ
ト数も大きくなり回路規模が増大する。通常は誤り率と
の兼ね合いで統計的にある数に制限してレジスタ段数を
縮小しているが、この場合再生信号波形によっては復号
パスの不確定状態の連続数がレジスタ段数を超えてしま
うケースがあり、この場合復号誤りが生じその時点から
の復号データの信頼度は大きく損なわれることになって
いた。

【００１５】本発明の目的は、上記した従来技術の問題
点を解決しビタビ復号装置において、ゆう度比較結果よ
り復号パスの不確定状態が延々と連続して続いても、復
号ミスを生じさせることなく誤り率を少なく抑えること
ができるビタビ復号回路を提供することにある。

【００１６】

【課題を解決するための手段】上記目的を達成するため
に本発明では、ビタビアルゴリズムによるゆう度比較結
果を判別するゆう度比較判別手段と、該ゆう度比較判別
手段によるゆう度判別結果をデータブロック単位にすべ
て記録する記録手段と、該記録手段の記録読出しを制御
し、記録手段にゆう度判別結果をデータブロック単位に
順々に記録すると同時にすでに記録されている記録手段
からのゆう度判別結果をデータブロック単位に記録順の
逆に読み出す記録読出し制御手段と、該記録読出し制御
手段によって記録手段により読出されたゆう度判別結果
よりビタビ復号パスを伝送順に対しデータブロック単位
ごとさかのぼって決定して復号データを出力する復号パ
ス出力手段を設ける構成とした。

【００１７】

【作用】本発明においてゆう度比較判別手段はビタビア
ルゴリズムによりゆう度を比較し、復号パスが"０"にマ
ージする状態、"１"にマージする状態、マージしない状
態の３状態を示すゆう度判別結果を出力する。記録手段
はそれらのゆう度判別結果をデータブロック単位に順々
に記録する。記録読出し制御手段は記録手段への記録お
よび記録手段からの読出しの制御を行なって、ゆう度比
較判別手段からのゆう度判別結果を再生信号の伝送順に
データブロック単位に記録すると同時に記録順の逆にす
でに記録されたゆう度判別結果をデータブロック単位に
読み出す。復号パス判定手段は読み出したゆう度判別結
果よりビタビ復号パスを再生信号の伝送順に対しさかの
ぼって判定して復号データを出力する。これにより復号
パスがマージしない状態の連続数が大きくなってもデー
タブロックすべての再生信号に対するゆう度判別結果を
記録し、記録し終わったデータブロック単位のゆう度判
別結果より一括してビタビ復号パスをさかのぼって決定
するので復号ミスを生じることなくデータ復号が可能と
なる。

【００１８】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。

【００１９】図１は本発明によるビタビ復号装置の実施
例を示すブロック図である。また図２は図１に示すビタ
ビ復号装置の詳細を示す回路図である。これらの図を用
いて実施例の構成および動作について説明する。

【００２０】図１において41はゆう度判別手段、11は記
録読出し制御手段、12は記録手段、13は復号パス判定手
段である。また46は再生信号入力、47はクロック入力、
48はデータ復号出力であり、従来技術の説明で述べた図
４と同一符号で示す。また49はデータロード信号、50お
よび51はゆう度判別結果である。

【００２１】図１においてゆう度判別手段41は図４を用
いた従来技術の説明で述べたように再生信号と予測サン
プル値との関係よりゆう度判別を行ない、記録読出し制
御手段11にゆう度判別結果50を出力する。記録読出し制
御手段11は記録手段12のデータブロック単位の記録読出
しの切換えを行なうとともに、ゆう度判別手段41より送
られてくるゆう度判別結果50を記録手段12に順々に記録
すると同時に、記録手段12にデータブロック単位に一括
して記録されているゆう度判別結果を記録順とは逆の順
番に読出してそのゆう度判別結果51を復号パス判定手段
13に出力する。復号パス判定手段13はそのゆう度判別結
果51より復号パスを判定して復号データ48を出力する。

【００２２】図２は図１に示す記録読出し制御手段11、
複数系列記録手段12および復号パス判定手段13の詳細を
示す回路図である。図２において101は切換制御回路、1
02および103はシフトレジスタ回路、104は排他的論理和
(EOR)回路、105は切換回路、106はラッチ回路、107は論
理反転回路である。また47はクロック入力、48はデータ
復号出力、49はデータロード信号、50および51はゆう度
判別結果であり、図１と同一符号で示す。

【００２３】図２においてゆう度判別結果50は図１に示
すゆう度判別手段41より切換制御回路101に出力され
る。このゆう度判別結果50は図４に示す比較回路309と3
10より出力される２ビットである。切換制御回路101は
この２ビットのゆう度判別結果50をクロック入力47を利
用してクロック周期の前半でシフトレジスタ回路102に
順々に転送するとともに、クロック周期の後半でシフト
レジスタ回路103に記録されている２ビットのゆう度判
別結果51を読出して復号パス判定手段13に出力する。シ
フトレジスタ回路102および103はゆう度判別結果50およ
び51の記録と読出しを行ない、シフトレジスタ回路102
はゆう度判別結果50の出力を到来順にクロック入力47に
より順次シフトしながらデータブロック全部になるまで
記録していく。シフトレジスタ回路103はデータブロッ
ク全部のゆう度判別結果50がシフトレジスタ回路102に
記録された後にデータロード信号49によりそのブロック
単位のゆう度判別結果50を転送して記録する。このデー
タブロックは例えばサンプルフォーマットのように分割
されるセグメント単位のデータブロックである。シフト
レジスタ回路103に記録されたブロック単位のゆう度判
別結果51はシフトレジスタ回路102に記録された順序と
逆にクロック入力47により順次読出される。すなわちシ
フトレジスタ回路102に記録された最後のゆう度判別結
果がシフトレジスタ回路103に一括転送された後最初に
読出される。シフトレジスタ回路103より読出されたゆ
う度判別結果51は復号パス判定手段13に順次転送され
る。

【００２４】復号パス判定手段13において排他的論理和
(EOR)回路104は切換制御回路101より転送される２ビッ
トのゆう度判別結果51の排他的論理和(EOR)を取って切
換回路105に出力する。切換回路105は切換制御回路101
より転送される２ビットのゆう度判別結果51のうちの片
方の１ビットとラッチ回路106の出力を反転回路107で反
転した出力とを排他的論理和(EOR)回路104の出力により
切換える。すなわち排他的論理和(EOR)の結果が"０"の
場合ゆう度判別結果51のうちの片方の１ビットに切換
え、"１"の場合反転回路107の出力に切換える。ラッチ
回路106は切換回路105の出力をラッチし、この出力がビ
タビ復号出力48となる。

【００２５】図３は再生波形に対するビタビ復号パスと
ゆう度判別結果およびビタビ復号出力の一例をを示す図
である。ビタビ復号パスは図９に示したように取りえる
３状態のゆう度判別結果のうちS0にマージする場合("0
0"の場合)とS1にマージする場合("11"の場合)にのみ確
定しそれ以外は不確定となる。本実施例によるビタビ復
号パスの判定方法は記録読出し制御手段11、複数系列記
録手段12および復号パス判定手段13の動作により、ゆう
度判別結果をブロック単位にまとめて再生信号の伝送順
とは逆方向に行なう。したがって図３に示すゆう度判別
結果のビタビ復号出力は２ビットのゆう度判別結果
が"00"の場合(EOR回路104の出力"0")はその時点より１
ビット周期前の再生信号のビタビ復号結果は"０"とな
り、２ビットのゆう度判別結果が"01"の場合(EOR回路
104の出力"1")はその時点より１ビット周期前の再生信
号のビタビ復号結果は現時点のビタビ復号結果を反転し
た値となり、２ビットのゆう度判別結果が"11"の場合
(EOR回路104の出力"0")はその時点より１ビット周期前
の再生信号のビタビ復号結果は"１"となる。これにより
ブロック単位の再生信号は伝送順とは逆の順序でビタビ
復号出力が得られる。ブロックの最後のゆう度判別結果
はブロックに分割される再生信号の最終では必ずS0にマ
ージする場合("00"の場合)になるので、その時点より前
のビタビ復号出力はすべて確定することになる。なおこ
のビタビ復号出力は再生信号が転送されるデータブロッ
クより１ブロック遅延する。

【００２６】このように本発明の実施例の動作による
と、ビタビ復号をブロック単位に一括して再生信号の伝
送順とは逆にビタビ復号パスを判定してデータ復号を行
なうことができるので、ゆう度判別結果によるビタビ復
号パスの不確定状態が連続してもすべてのデータブロッ
クのビタビ復号出力を得ることができ復号ミスをなくす
ことができる。また従来技術のように２系統のシフトレ
ジスタ出力のシリアルまたはパラレルロードの切換回路
が不要になり回路構成が簡略化できる。

【００２７】図10は図１に示すビタビ復号回路のもう一
つの実施例であり、記録読出し制御手段11および複数系
列記録手段12を図２とは別の詳細な構成で示す回路図で
ある。図10において図２と同一部分については同一符号
で示し、新たな符号である110および111は切換回路であ
る。また52はデータブロック切換信号である。

【００２８】図10においてゆう度判別結果50は図１に示
すゆう度判別手段41より切換回路110に出力される。切
換回路110はこのゆう度判別結果50をデータブロック切
換信号52によりシフトレジスタ回路102および103にデー
タブロック単位に交互に転送するように切換える。シフ
トレジスタ回路102および103に記録されたゆう度判別結
果はそれぞれ切換回路111に入力され、切換回路111はこ
のゆう度判別結果をデータブロック切換信号52により切
換回路110の切換え動作とは反対にデータブロック単位
に交互に切換えて、復号パス判定手段13に出力する。す
なわち切換回路110がシフトレジスタ回路102にゆう度判
別結果50を転送するように切り替わると切換回路111は
シフトレジスタ回路103からのゆう度判別結果が51とし
て復号パス判定手段13に出力され、逆に切換回路110が
シフトレジスタ回路103にゆう度判別結果50を転送する
ように切り替わると切換回路111はシフトレジスタ回路1
02からのゆう度判別結果が51として復号パス判定手段13
に出力される。復号パス判定手段13の構成および動作は
すでに述べているので省略する。

【００２９】この図10に示す実施例では２系統のシフト
レジスタ回路をデータブロック単位に交互に記録と読出
しを切換えて行なうのでシフトレジスタ回路間のパラレ
ルデータロードが不要になり、配線数が図２の実施例に
比べ削減できる。

【００３０】図11は図１に示すビタビ復号回路のさらに
もう一つの実施例であり、記録読出し制御手段11および
複数系列記録手段12を図２および図10とは別の詳細な構
成で示す回路図である。図11において図２または図10と
同一部分については同一符号で示し、新たな符号である
120はアドレス発生回路、121は反転回路、122はアドレ
ス切換回路、123はデータ切換回路、124はメモリ回路で
ある。

【００３１】図11においてゆう度判別結果50は図１に示
すゆう度判別手段41よりデータ切換回路123に出力され
る。データ切換回路123はこのゆう度判別結果50をクロ
ック入力47によりクロックの前半でメモリ回路124に記
録すると同時にクロックの後半でメモリ回路124にすで
に１データブロック前に記録されているゆう度判別結果
を読出し51として復号パス判定手段13に出力する。アド
レス発生回路120はクロック入力47をカウントしてメモ
リ回路124にゆう度判別結果を記録するアドレスを順次
生成する。反転回路123はこのアドレスを反転すること
により記録アドレスとは逆順の読出しアドレスを順次生
成する。アドレス切換回路122はクロック入力47により
クロックの前半でメモリ回路124にアドレス発生回路120
からの記録アドレスを入力すると同時にクロックの後半
でメモリ回路124に反転回路123からの読出しアドレスを
入力する。メモリ回路124はこれらのアドレス入力とデ
ータ入出力によりゆう度判別結果の記録と読出しをクロ
ック周期で交互に行なう。なおメモリ回路124の記録と
読出し領域はデータブロック切換信号52によりデータブ
ロック単位の転送終了ごとに切換える。

【００３２】この図11に示す実施例では図２および図10
に示す２系統のシフトレジスタ回路のかわりにメモリを
用いているので回路構成がさらに簡略化できる。

【００３３】図12は本発明によるビタビ復号回路の他の
実施例であり、図１に示す実施例に記録読出し制御回路
14と記録手段15を追加した構成からなる。この実施例で
は復号パス判定手段13から再生信号の転送順とは逆に出
力される復号データ48を記録読出し制御回路11と記録手
段12と同一構成および動作からなる記録読出し制御回路
14と記録手段15により再生信号の転送順に戻して復号デ
ータ53を出力する。これにより再生信号の転送順に復号
データを得ることができる。なおこの実施例で得られる
復号データは再生信号の転送時点より２データブロック
の遅延となる。またこの実施例において記録読出し制御
回路14と記録手段15はそれぞれ記録読出し制御回路11と
記録手段12と一体化する構成であってもよい。

【００３４】

【発明の効果】本発明によればゆう度判別結果より復号
パスの不確定状態が連続しても、復号パスが必ず確定す
るデータブロックごとに一括して記録した後に、記録順
とは逆順にゆう度判別結果を読出して復号パスを判定す
るので復号ミスを生じさせることなく誤り発生を低く抑
えることができ、回路構成も簡略化できる。

【図面の簡単な説明】

【図１】本発明の実施例によるビタビ復号回路ブロック
図である。

【図２】本発明の第１の実施例によるビタビ復号回路の
詳細ブロック図である。

【図３】ビタビ復号例を示す図である。

【図４】従来技術によるビタビ復号回路ブロック図であ
る。

【図５】記録再生ブロック図である。

【図６】クラスＩパーシャルレスポンス孤立再生波形の
例を示す図である。

【図７】ビタビ復号予測サンプル値の例を示す図であ
る。

【図８】ビタビ復号の状態遷移図とトレリス線図であ
る。

【図９】ビタビ復号の状態遷移図とトレリス線図であ
る。

【図１０】本発明の実施例によるビタビ復号回路の第２
の詳細ブロック図である。

【図１１】本発明の実施例によるビタビ復号回路の第３
の詳細ブロック図である。

【図１２】本発明の他の実施例によるビタビ復号回路ブ
ロック図である。

【符号の説明】

41…ゆう度判別手段、 11,14…記録読出し制御手段、 12,15…記録手段、 42,13…復号パス判定手段、 101…切換制御回路、 102,103…シフトレジスタ回路、 104…排他的論理和(EOR)回路、 105…切換回路、 106…ラッチ回路、 107…論理反転回路、 110,111…切換回路、 120…アドレス発生回路、 121…アドレス反転回路、 122…アドレス切換回路、 123…データ切換回路、 124…メモリ回。、

Claims

【特許請求の範囲】

【請求項１】ビタビアルゴリズムを適用してデータ復号
を行なうビタビ復号装置において、伝送信号を複数のブ
ロックに分割し、分割するブロック単位に一括してゆう
度比較判別を行ない、一括したブロック単位のゆう度比
較判別結果を伝送順に対しさかのぼってビタビ復号パス
を判定することを特徴とするビタビ復号装置。
【請求項２】ビタビアルゴリズムを適用してデータ復号
を行なうビタビ復号装置において、伝送信号に対する複
数の予測振幅値相互のゆう度比較を行なってゆう度判別
結果を出力するゆう度比較判別手段と、該ゆう度比較判
別手段からのゆう度判別結果をブロック単位に記録する
記録手段と、該記録手段のゆう度判別結果を記録順とは
逆順に読出すように記録読出しを制御する記録読出し制
御手段と、該記録読出し制御手段によって上記記録手段
より読出されたゆう度判別結果からビタビ復号パスを伝
送順に対しブロック単位にさかのぼって判定する復号パ
ス判定手段を設けたことを特徴とするビタビ復号装置。
【請求項３】記録手段のゆう度判別結果の記録読出しを
伝送信号の伝送クロック周期でに交互に切換えることを
特徴とする請求項２記載のビタビ復号装置。
【請求項４】ゆう度判別結果を記録する記録手段を複数
ブロックの記録領域を有するメモリにより構成し、該メ
モリの記録領域を伝送ブロック周期で交互に切換えて記
録読出しを行なうことを特徴とする請求項２記載のビタ
ビ復号装置。
【請求項５】伝送順に対しブロック単位にさかのぼって
ビタビ復号パスを判定する復号パス判定手段からの復号
データをブロック単位に複数ブロック記録する第２の記
録手段と、該第２の記録手段の復号データを記録順とは
逆順に読出すように記録読出しを制御し、読出す復号デ
ータを伝送順と同順にする第２の記録読出し制御手段を
設けたことを特徴とする請求項２記載のビタビ復号装
置。