JPH06283452A - 半導体製造装置及びその方法 - Google Patents

半導体製造装置及びその方法

Info

Publication number
JPH06283452A
JPH06283452A JP5230907A JP23090793A JPH06283452A JP H06283452 A JPH06283452 A JP H06283452A JP 5230907 A JP5230907 A JP 5230907A JP 23090793 A JP23090793 A JP 23090793A JP H06283452 A JPH06283452 A JP H06283452A
Authority
JP
Japan
Prior art keywords
reaction
deposition
trench
deposited
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5230907A
Other languages
English (en)
Other versions
JP2739921B2 (ja
Inventor
Gary W Rubloff
ゲイリー・ウエイン・ルブロフ
Julian Juu-Chuan Hsieh
ジユリアン・ジユーチヤン・シー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06283452A publication Critical patent/JPH06283452A/ja
Application granted granted Critical
Publication of JP2739921B2 publication Critical patent/JP2739921B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563Gas nozzles
    • C23C16/45565Shower nozzles
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/045Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【目的】本発明は立体構造上に堆積された薄膜層の厚さ
プロフアイルを制御するシステム及び方法を提案する。 【構成】減圧CVDの条件を用い、反応体ビームを平行
調整して堆積面の反応被着係数Sr が「1」未満になる
ように反応体を選択することにより、堆積表面上に特定
の角度で衝突するようになされている。本発明は従来の
ものと比較して、例えばトレンチ等の種々の構造上に新
しい形状の薄膜層を堆積することができる。トレンチの
形状は、例えば(1)奥広形でなく先細形のトレンチ
(すなわち上部よりも底部の方が厚い)、(2)トレン
チ構造において側壁のステツプカバレージ及び又は底部
のステツプカバレージが増強されている(上面と比較し
て)トレンチ、(3)アスペクト比が大きい(深さ/
幅)ときでさえ、ボイド及びシームを形成せずにトレン
チ又はバイア構造を充填できるトレンチ、(4)非対称
な側壁のステツプカバレージのトレンチを含む。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体製造装置及びその
方法に関し、特に 0.1〜10〔μm〕のスケールで立体構
造上に化学的に堆積された薄膜層の厚さ配分を制御する
装置及び方法に適用して好適なものである。この薄膜層
の寸法は半導体デバイスに使用される特徴の特性であ
る。
【0002】さらに詳細に説明すると、本発明は膜を堆
積する前の半導体表面について提起された課題に関する
ものであり、この半導体表面は、その表面に穴をあけ
て、例えば矩形形状(トレンチ)又は円形形状(バイ
ア)が形成されたトレンチ構造又はバイア構造を含む。
この2つの形状は当該明細書において交換して呼ぶこと
ができる。このような立体構造のラテラル方向の寸法を
トレンチ又はバイアの幅と呼び、この構造の縦方向の寸
法を深さと呼ぶ。トレンチ又はバイアのアスペクト比A
Rは深さと幅との比である。
【0003】本発明はこのような立体構造のトレンチ構
造又はバイア構造に堆積された薄膜層のプロフアイルを
制御することができる処理を提案しようとするものであ
り、トレンチに隣接するウエハの上面に堆積された厚さ
だけではなく、トレンチの底面又は側壁面に沿つた位置
で堆積層の厚さがどのように変化するかを選択する能力
を提供するものである。
【0004】
【従来の技術】図1(A)及び図1(B)はトレンチ及
び堆積層構造のジオメトリを概略的に示す。図1(A)
は深さ「d」及び幅「w」を有する立体構造のトレンチ
又はバイアをもつ半導体基板の断面図である。図1
(B)は上面、側壁及び底面にそれぞれ厚さ「tt 」、
「ts 」及び「tb 」の薄膜の積層が堆積された半導体
基板の断面図を示す。従来、ステツプカバレージSCは
上面のステツプカバレージに対する側壁のステツプカバ
レージの比すなわちSC=ts /tt として定義され
る。
【0005】図2(A)及び図2(B)に示すように積
層を堆積するプロセスにより膜の均一性が異なる。図2
(A)及び図2(B)はアスペクト比(AR)が異なる
トレンチ構造における堆積層の均一性を概略的に示す。
図2(A)においてアスペクト比(AR)がほぼ 1.0の
場合、側壁のステツプカバレージは上面のステツプカバ
レージとほぼ等しいので均一性が非常に優れている。図
2(B)においてAR>1.0 とアスペクト比が一段と大
きくなると、トレンチの深さが増加するに従つて側壁の
ステツプカバレージは小さくなり、その結果均一性が不
十分になる。一般に図2(A)のような均一性に優れた
ステツプカバレージは化学気相成長法で達成される。図
2(B)のような均一性が不十分なステツプカバレージ
はPVD技術においてよく見られる。PVD技術におい
ては特徴表面に衝突するビーム束は、構造的に形状が壁
になつて制限される。ほとんどではないが多くの場合、
均一性にすぐれたステツプカバレージが望まれる。例え
ば、ある材料をアイソレートするために堆積層を誘電体
にし、次にこの堆積層をトレンチに入れると、側壁の一
段と薄い領域は、歩留り及び信頼性が非常に悪い。
【0006】一般に側壁のステツプカバレージはその高
さに沿つて均一ではない。これを図3(A)及び図3
(B)に示す。図3(A)及び図3(B)は堆積された
薄膜、すなわち均一性が制限された層の先細形のプロフ
アイル及び奥広形のプロフアイルをそれぞれ示す。先細
形の場合は側壁の底部に近くなるに従つて側壁のステツ
プカバレージは大きくなるが、奥広形の場合は、先細形
とは反対に底部に近くなるに従つてステツプカバレージ
は小さくなる。一般に先細形の方が奥広形より望まし
い。これはトレンチの上部付近に堆積された材料のオー
バーハングにより下の領域が隠れてしまい、次の堆積状
態が明確にならないからである。先細形又は奥広形の場
合、ステツプカバレージを一段と正確に定義する必要が
あるが、これを単に側壁のステツプカバレージ平均化と
呼ぶことができる。
【0007】図4に示すように堆積膜を用いてトレンチ
構造を完全に充填すると、図4(A)〜(C)の3つの
異なる結果が考えられる。図4(A)において、堆積さ
れた材料はボイド又はシームを形成せずにトレンチを充
填する。図4(B)にはシームが見られる。これは堆積
時に側壁層同士が出合う地点に発生する。図4(C)に
はボイドが見られる。ボイドは、充填プロセスの初期の
段階で堆積によつて奥広形のプロフアイルが形成される
場合に容易に生じ得る。マイクロエレクトロニクス構造
において完全性と信頼性とを得るためには、図4(A)
が理想的である。シームが残る図4(B)及びボイドが
残る図4(C)は望ましくない。これは化学物質又は材
料がシーム又はボイドに現れて、構造を腐食又は劣化さ
せる恐れがあるからである。さらに、ボイドを密閉する
ことはほとんどできないので、次のステツプで化学物質
又は材料を堆積するとこの物質構造をほとんど変えてし
まう。一般にトレンチ構造及びバイア構造における堆積
は半導体装置の製造及び相互接続のいくつかの工程にお
いて行われる。一番の目的は極めて均一性に優れた膜を
生成したり又はボイドを形成せずに(及びできる限りシ
ームを形成せずに)充填することである。この提起され
た問題はアスペクト比が増加した場合のトレンチ構造に
問題となり、トレンチ構造のアスペクト比が増加するこ
とは、デバイスの密度がラテラル方向に高まつている現
在の傾向と矛盾しない。
【0008】減圧CVD(LPCVD)は立体構造上
に、均一性に優れた膜を堆積する際に広く使われてい
る。一般にPVD技術(蒸着及びスパツタ堆積)はアス
ペクト比(AR)(<2)が低い場合に限られている。
これは、PVD技術が、被着係数がほぼSr =1.0 であ
る、相対的に平行調整されて衝突するビーム又は方向性
をもつて衝突するビームを含むためである。LPCVD
処理を使用することによりいくつかの理由によつて極め
て良好な均一性及び充填特性が得られる。
【0009】第1の理由は、ガス相の反応種は等方的に
衝突する特性を有するため、反応種は側壁にかなり衝突
し得るからである。第2の理由は、化学的処理の中には
中間生成物種を生じさせるものがあり、これらの中間生
成物種のいくつかは表面上を移動できるので、トレンチ
の側壁面又は底面に移動することができるからである。
【0010】第3の理由は、表面に衝突する化学反応体
の反応確率はPVDの場合と比べ 1.0未満であるので、
ある反応種は表面からはね返つてトレンチ内の隣接する
面に異なる角度で衝突するという、再堆積と言われる現
象が生ずる。実際、均一性にすぐれた堆積は非常に高い
アスペクト比(AR)(〜40)で達成できる。これはダ
イナミツクRAMトレンチキヤパシタに誘電体の3重層
をSi3 4 を用いてCVD堆積する場合又はこれに続
いて多結晶シリコン膜をもつ高アスペクト比のトレンチ
をCVDによつて充填する場合に見られる。CVD処理
の主な特徴は、反応被着係数Sr (すなわち反応確率)
が「1」未満であることと反応種が等方的に衝突するこ
とである。
【0011】
【発明が解決しようとする課題】現在のCVD処理には
重大な限界がある。集積レベル又は構造の性能が一段と
高くなるに従つて、アスペクト比を一段と高くする必要
があり、周知のCVD処理の能力を向上させる必要があ
る。奥広形のプロフアイル、シーム及びボイドはすべて
歩留り及び信頼性の問題の原因となるので半導体製品の
製造能力に影響を与える。成長温度を一段と高くして整
合性及びプロフアイルを改善する場合、立体構造の他の
特性が劣化する恐れがある(例えば、拡散によりドーピ
ングのプロフアイルが急激になる)。また適切なCVD
の化学的作用の反応確率(「反応被着係数」)が低くな
るに従つて均一性を一段と良好にすることができるが、
スループツトは低下し、このためこの手法が選択される
ことは少ない。かくして、従来のCVD処理では次世代
の技術に必要な、立体構造のプロフアイル及び充填特性
を得ることができない。
【0012】従つて本発明の目的は薄膜層の生成又はト
レンチの充填のいずれの場合でも、トレンチ構造又はバ
イア構造の堆積プロフアイルを改善し得る手段を提供す
ることである。さらに本発明の目的は堆積された薄膜層
の立体的な形状すなわち立体的なプロフアイルを製造し
得るようにすることである。現在実際に使用されている
従来のCVD又はPVDを用いてもこのようなプロフア
イルを形成することはできない。
【0013】さらに詳細に説明すると、均一性に優れ、
かつ堆積層のプロフアイルを先細形にし得るように薄膜
をトレンチ又はバイアに堆積することができるようにす
る。さらに、本発明の目的はトレンチ構造又はバイア構
造を薄膜堆積材料によつて完全に充填することにより、
材料内にボイド及びシームを形成しないようにする手段
を提供することである。これらの目的は半導体装置及び
相互接続技術の進歩に重要である。最後に、一方の側の
側壁のステツプカバレージの方が他方の側の側壁のステ
ツプカバレージよりも高くなるように側壁を被覆するこ
とにより、新しいデバイス構造を製造し得るという可能
性もある。
【0014】本発明は指向性減圧CVD(DLPCV
D)を含み、特に立体構造上に格段的に信頼性の高い所
望の膜プロフアイルを形成すると共に、このプロフアイ
ルを格段的に効率よく製造するシステム、すなわち装置
及び方法を提供しようとするものである。本発明は被着
特性が「1」でない(反応被着係数Sr <1.0 )化学物
質をCVDで使用して、マクロ表面特徴上に材料を堆積
することにより、例えばバイアを充填するときに精度よ
く堆積することができる。
【0015】図5(A)及び図5(B)は指向性CVD
(Sr <1.0 )のビームを用いて特定の角度(ここで図
5(A)では垂直に図5(B)では斜めに)でこのビー
ムをトレンチ構造に向けることによつて得られる散乱特
性を示す。ビームが表面に衝突することによつて、反応
体の新しい軌道が形成される。この反応体はこの立体構
造の異なる部分に異なる角度で衝突する(図5の破線矢
印参照)。本発明は特に3つの重要な要因、すなわち減
圧リアクタ、CVD反応体及び指向性ビームによる堆積
を利用し、組み合わせる。以下にさらに詳細に説明す
る。
【0016】(1)低圧(〜1−10トル又はそれ以下)
を利用するため、微細な特徴の特性を生成するための寸
法と比較してガス相の平均自由経路は長い。これにより
トレンチ内で相散乱するガス相が確実にごく僅かにな
り、従つてガス相がトレンチの表面上に散乱するか又は
トレンチの表面上で反応するまで反応体がトレンチの特
徴表面上に入射する分散方向は保持される。
【0017】(2)CVDの反応体を用いるので、衝突
する種の反応被着係数はSr <1.0 である。図5(A)
及び図5(B)に示すように、反応体が反射した結果発
生した小反応体の多くは散乱し、立体構造上の新たな部
分に新たな角度で衝突する。Sr を制約するものがPV
Dに基づく手法とこの手法とを区別する。一般にSr
1.0 である。表面の最初の相互作用による揮発性反応か
ら生成された生成物は、このプロセスの化学的性質次第
で、材料特性が異なるにもかかわらず、側壁にも反応種
が堆積される。
【0018】(3)表面に供給されるCVDの反応体は
方向性をもつたビームである。このようなビームは前駆
物質ガスを例えばキヤピラリのアレイに通すことにより
作ることができる。反応体がマクロターゲツト面に入射
する角度を選択することによつて、種々の形状の膜を得
ることができる。指向性CVDビームを使用する処理は
従来のCVDとは基本的に異なる手段を使用する。指向
性CVDにおいては、入射角を等方的に分散するように
まずビームを順序付けることが要求され、本発明により
得られる多くの独自の結果が排除される。
【0019】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、立体構造上に堆積された薄膜層の
厚さプロフアイルを制御する装置において、ガス反応ビ
ーム14を供給することにより表面12A上に物質を堆
積させる手段と、ビーム束が等方的ではなく方向性をも
つように反応ビーム14を平行調整する手段と、反応ビ
ーム14が表面12Aに特定の入射角で入射するように
入射角を調整する手段と、反応ビーム14が表面12A
と反応する反応確率が 100〔%〕未満であるようにビー
ム種を供給する手段と、ビームの指向性を、平行調整手
段10及び堆積が生ずる表面12A間の距離以内に長さ
スケールを保持するように、反応ビーム14及び表面1
2Aの圧力環境を低くする手段とを設けるようにする。
【0020】また本発明においては、立体構造上に堆積
された薄膜層の厚さプロフアイルを制御する装置におい
て、ガス反応ビーム14を供給することにより表面12
A上に物質を堆積させるステツプと、ビーム束が等方的
ではなく方向性をもつように反応ビーム14を平行調整
するステツプと、反応ビーム14が表面12Aに特定の
入射角で入射するように入射角を調整するステツプと、
反応ビーム14が表面12Aと反応する反応確率が 100
〔%〕未満であるようにビーム種20を供給するステツ
プと、ビームの指向性を、平行調整手段10及び堆積が
生ずる表面12A間の距離以内に長さスケールを保持す
るように、反応ビーム14及び表面12Aの圧力環境を
低くするステツプとを含むようにする。
【0021】さらに本発明においては、減圧CVD(L
PCVD)処理において、立体構造の堆積面への反応体
の堆積を制御することにより、立体構造上に所望の薄膜
プロフアイルを形成する方法は、反応体14を平行調整
して方向づけることによりビームとして堆積面12に入
射させるステツプと、堆積面12の反応被着係数Sr
「1」未満になるように反応体を選択するステツプとを
含むようにする。
【0022】
【作用】半導体製造装置及びその方法において、ガス反
応ビームを供給することにより表面上に物質を堆積させ
る。ビーム束が等方的ではなく方向性をもつように反応
ビームを平行調整し、反応ビームが表面に特定の入射角
で入射するように入射角を調整する。また、反応ビーム
が表面と反応する反応確率が 100〔%〕未満であるよう
にビーム種を供給し、ビームの指向性を、平行調整手段
及び堆積が生ずる表面間の距離以内の長さスケールに保
持するように、反応ビーム及び表面の圧力環境を低くす
る。これにより、立体型のトレンチ構造又はバイア構造
に堆積された薄膜層のプロフアイルを制御することがで
きる。また、減圧CVD(LPCVD)処理において、
反応体を平行調整して方向づけることによりビームとし
て堆積面に入射させ、堆積面の反応被着係数Sr
「1」未満になるように反応体を選択することにより、
立体構造上に所望の薄膜プロフアイルを形成することが
できる。
【0023】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【0024】本発明は、立体構造上に堆積された薄膜層
の厚さプロフアイルを制御するシステムすなわち装置及
び方法を実現する。本発明においては、減圧CVD(L
PCVD)の条件を用い、反応ビームを平行調整してこ
れを堆積表面上に特定の角度で衝突するようになされて
いる。本発明は従来のものと比較して、例えばトレンチ
等の種々の構造上に新しい形状の薄膜層を堆積すること
ができる。トレンチの形状は、例えば(1)奥広形でな
く先細形のトレンチ(すなわち上部よりも底部の方が厚
い)、(2)トレンチ構造において側壁のステツプカバ
レージ及び又は底部のステツプカバレージが増強されて
いる(上面と比較して)トレンチ、(3)アスペクト比
が大きい(深さ/幅)ときでさえ、ボイド及びシームを
形成せずにトレンチ又はバイア構造を充填できるトレン
チ、(4)非対称な側壁のステツプカバレージのトレン
チを含む。
【0025】図6に示すように、本発明による指向性減
圧CVDを完成するために従来の減圧CVDリアクタの
設計を基本的に変える必要がある。すなわちリアクタ1
に反応体コリメータ10を設ける。反応体コリメータ1
0は空間11例えば半導体ウエハ12の表面等の、反応
体を堆積すべき表面に反応種11が入射する角度の配分
を調整する。好適な実施例において、コリメータ10は
開口すなわち反応ガス14が流れるノズル13のパター
ンによつて貫通された平板である。各ノズルは、反応ガ
スがコリメータ10を出た後に、平行に調整されたガス
ビームを発生するように設計されており、比較的アスペ
クト比の高い、例えば長さ/幅=2.0 以上の単なる穴又
は毛細管で良い。
【0026】他の実施例において、シヤワーヘツドと呼
ばれる構成のコリメータを用いてもよい。通常この構成
のコリメータはCVD処理装置で利用され、ウエハに対
する衝突密度を均一にする。この構成のコリメータを本
発明に従つて使用し得るように修正してもよい。当業者
は、他の一段と精巧なノズルを設計して、CVD反応体
入射ビームを一段と効果的に平行調整するようにしても
よいことを理解する。これらの設計には、例えば一段と
直径が小さい開口につながる穴、先が細くなつた穴等が
ある。コリメータを使つたスパツタ堆積を応用した設計
はDLPCVDに適していることがわかる。
【0027】また図6に示すように、処理リアクタ1の
他の部分から流れるガス種の他のガスソース20は等方
的又は方向性をもつてウエハの堆積表面に衝突すると考
えられる。これらのソースは複数の平行調整ビーム、複
数のコリメータ又は同じガス若しくは異なるガスを利用
する分散して配列されたコリメータを使用することを含
んでもよい。
【0028】さらに選択された実施例においては、コリ
メータすなわちシヤワーヘツド部を予め加熱することが
できるようにしてもよい。こうした特徴は多数の周知の
技術によつて達成することができる。この第1の目的は
過度の凝縮、過度の反応又はノズル上での膜の生成を防
ぐことであり、これによりコリメータを頻繁に最調整し
たりクリーニングする必要がなくなる。またこうした特
徴が反応体を作る。反応体はノズルを通過せずノズルの
上流で、主に反射又は脱離されるので、反応体を有効に
利用し得る。さらに、コリメータを加熱することにより
反応ガスも多少加熱され、これにより堆積速度を増大さ
せるか、そうでなければ処理自体を改善することができ
る。
【0029】適当な平行調整度を有する化学ビームの衝
突及び散乱による分子衝撃をシミユレートして計算する
ことにより、適当な平行調整度を有する入射ビームでD
LPCVD処理の利点を得ることができることが立証さ
れる。このことを図7(A)〜図7(D)に示し、図7
(A)は入射ビームが完全に平行、図7(B)は±30
°、図7(C)は±60°及び図7(D)は全く平行調整
されていない。ここに明らかなように、先細形側壁のプ
ロフアイルは広範囲のSr の場合±30°の平行調整で得
ることができ、Sr が小さい場合は±60°の平行調整で
得ることができる。これは、コリメータの設計要件を緩
和することを意味する。トレンチ構造又はバイア構造の
アスペクト比が高くなるほど、平行調整の程度を一段と
高くする必要がある。
【0030】いくつかの(すべてではない)化学的シス
テムにおいて、Sr は、ウエハ表面の反応によつて当該
表面に生成物すなわち中間生成物が生成されるに従つて
減少する。この中間生成物はウエハ表面を覆うので、ビ
ームからの新たな反応体分子がウエハ表面に衝突して吸
着しないようにウエハ表面を有効に不活性化する。その
後Sr は反応が進につれてゼロまで減少する。この場
合、中間生成物反応種の定常状態の表面のステツプカバ
レージが完全なステツプカバレージすなわち十分なステ
ツプカバレージに比べて低くなるような温度及び圧力条
件の下で反応させなければならない。通常これは、表面
の反応ステツプ又は生成物の脱着のいずれもが速度制限
されないような、一段と高い温度で動作させることによ
つて達成されるので、堆積膜の成長率と堆積膜の立体的
なプロフアイルとが衝突ビームの方向性によつて確実に
決定される。
【0031】本発明を用いることにより種々の立体形状
の変形を得られることを、2つの例を挙げて立証する。
これらの変形を計算をモデル化することによつて証明す
る。すなわちこの計算は、一方向に入る流束分布を想定
し、表面の散乱を拡散し、立体トレンチの特徴における
連続的な段階での堆積プロフアイルを計算するものであ
る。
【0032】図8(A)及び図8(B)は第1の例を示
し、これは独自のトレンチ充填能力であり、垂直に入射
する反応体束により得ることができる。図8(A)はア
スペクト比が「1」のトレンチ構造における堆積プロフ
アイルを示し、図8(B)はアスペクト比が「20」の堆
積プロフアイルを示す。図8(A)及び図8(B)は共
に、マクロ表面に対して垂直に入射するCVD反応体束
についての種々の固着係数が計算されている。注目すべ
きは、Sr <1.0 である場合、ステツプカバレージは側
壁上部よりも側壁底部において一段と大きく、しかもト
レンチ底部のステツプカバレージは上面におけるよりも
大きいということである。Sr = 1.0(PVD)の場
合、堆積量は上面とトレンチ底面で等しく、トレンチの
側壁には堆積されない。Sr が一段と低いと2つの重要
な効果が明らかになる。第1の効果は、Sr <1.0 のた
めに側壁が覆われるだけでなく、側壁底部のステツプカ
バレージが側壁上部のステツプカバレージより大きいこ
とである。これは、等方性(非方向性)の反応ビームに
より通常生ずる結果とは反対である。側壁底部付近のス
テツプカバレージはトレンチの底部に近接するほど大き
くなり、これはトレンチ内において反応体が反射するた
めである。
【0033】第2の効果は、トレンチ底面のステツプカ
バレージはウエハ上面のステツプカバレージより大きい
ことである。また、このことはSr <1.0 の場合だけで
はなく、CVD反応体が方向性をもつて衝突した場合に
も生ずる。すなわちウエハの上面に反射した反応種は本
来CVDシステムから出たものであるが、トレンチ底面
に反射した反応種は再度トレンチの側壁に反射すること
ができるので、通路が設けられたようになり、これによ
つて、これらの反応体を再度トレンチの底部に最終的に
反射させることができる。
【0034】従つて、指向性減圧CVDを用いて反応体
を垂直に入射させて衝突させると以下の利点が得られ
る。
【0035】(1)先細りのプロフアイルをもつような
トレンチ、バイア及び側壁のステツプカバレージを生成
することができる。すなわちトレンチの側壁上部におけ
るステツプカバレージよりトレンチ底部におけるステツ
プカバレージの方が大きい。(2)側壁の堆積形状が先
細形になるため、トレンチ/バイアを充填する場合に生
ずるシーム及び又はボイドの形成を減少させる傾向があ
る。(3)奥広形トレンチ/バイアを覆う及び又は充填
する能力が向上すること。すなわちトレンチの側壁底部
におけるステツプカバレージが一段と低くなる。(4)
トレンチ/バイアの底部及び側壁の底部領域を優先的に
覆うことができる。(5)表面の移動度を一段と高くす
ることにより、トレンチ/バイア構造の底部領域で堆積
を分散させる必要はないので、低温でのトレンチの充填
を改善できる。(6)トレンチ/バイア上面のステツプ
カバレージよりもトレンチ/ヴイアの底面のステツプカ
バレージを大きくすることができる。これは平坦化技術
を一段と向上させるのに有用である。(7)指向性ビー
ムはトレンチの底面に到達するビームを増強させるの
で、トレンチを充填する場合の所与の堆積速度で一段と
r の低い化学的作用を用いることができる。
【0036】図9は第2の例を示し、斜角方向CVDで
ある。図9はアスペクト比が「1」のトレンチ構造にお
ける堆積プロフアイルを示し、マクロ表面に対して斜め
に入射する(入射角45°の)CVD反応体束についての
種々の固着係数が計算されている。注意すべきは、側壁
のステツプカバレージは非対称であり、これは片側に優
先的に反応体が衝突するためである。これは側壁を非対
称にするのに有効である。ビームソースに対面する側壁
の堆積量はビームソースの影になる側壁の堆積量を上回
り、側壁のステツプカバレージの垂直依存性はトレンチ
の特定のアスペクト比及びマクロウエハ表面上へのビー
ムの衝突角度に依存する。側壁のステツプカバレージの
垂直依存性が特定のアスペクト比に依存することによ
り、ある側壁を他の側壁と区別することができる。これ
は、特に堆積膜を等方性ドライエツチングバツク又はウ
エツトエツチングバツクして、堆積膜を、影になつた側
壁から完全に除去することができるからである。しかし
これに対面する側壁の厚さはかなり残る。他の方向に対
面する側壁又はすべての側壁に一段と厚い層を生成した
い場合、複数のビームソースを用いるか又はただ単にウ
エハを回転させることにより実現し得る。従つて指向性
減圧CVDを用いて反応体を斜めに入射させて衝突させ
ると以下の利点が得られる。
【0037】(1)ビームソースに対面する側壁の一部
に堆積膜を生成することができること(エツチバツクを
用いる)。(2)側壁の上部(マクロ表面に入射したビ
ームの反射光付近)に最初に堆積膜を生成することがで
きる。
【0038】これらの利点は他の処理(等方性堆積、等
方性エツチング又は異方性エツチング等)と組み合わせ
ることができ、一段と広範囲の構造特性を有するアレイ
を製造し得る。本発明を用いることによりシリコン上に
タングステンをCVD堆積する際に形成される「ウオー
ムホール」、すなわち堆積中のシリコン基板の侵食を防
ぐことができると考えられる。
【0039】本発明の処理は概して以下の特徴を統合す
る。
【0040】(1)ガスビームを用いて表面上に物質を
堆積すること。(2)ビーム束が等方性でなく、指向性
であるようにビームの衝突を平行調整すること。(3)
ビームの、表面への特定の入射角を調整すること。
(4)ビームの反応種が表面と反応する確率が 100
〔%〕未満であるようにビームの反応種を選択するこ
と。(5)処理のために低圧環境を用いることにより、
平行調整手段と堆積が生ずる表面との間の寸法を含む長
さスケールにビームの指向性を維持すること。
【0041】本発明のいずれの特定の実施例において
も、ビームを約±60°以下の範囲で平行調整することが
できる。表面へのビームの入射角は0°すなわち垂直に
入射するか又は0及び90°間の斜角にしてもよい。ビー
ム種はシラン及びクロルシラン、有機金属及び有機シリ
コン、金属フツ素、ドーパント前駆物質、CVDにおい
て知られている前駆物質、又は他の揮発性の種をCVD
処理に利用してもよい。特に、シラン、一段と高純度な
シラン、クロルシラン、B2 6 、PH3 又はAs
3 、テトラエチルオルトシロキサン(一般にTEOS
として知られている)及びこれに関連した反応種、WF
6 、TiCL4 、NH3 、N2 、O2 、O3 又はH2
及びこれらの化合物をビーム種として使用してもよい。
【0042】合計圧力が1トル以下、好適には約 0.1ミ
リトル〜 500ミリトルの範囲にビーム及び表面の処理環
境を設定しなければならない。処理のパラメータはCV
D条件の一般的な圧力と温度とから選択してもよく、一
段と温度が高く、一段と圧力を低くすることにより反応
被着確率がその値を堆積の進行度として保持し、これに
より、堆積膜のプロフアイルはビームが衝突する際の指
向特性を反映する。例えば、表面温度は約室温から1100
°の範囲内でよく、好適には約250 〜 750°の範囲であ
ることが望ましい。
【0043】まず適切な圧力及び温度条件を確立し、次
に適正なガス流量条件を決めた後、表面すなわちウエハ
をリアクタの堆積ゾーンに導入する。リアクタは商業上
実施されているようなCVD処理又はプラズマエンハン
ス型CVD処理用の単一ウエハリアクタで構成してもよ
く、図6に示すようなシヤワーヘツド型構成等によつて
表面上に衝突するビームに方向性を与えるようにリアク
タを修正してもよい。コリメータに送られるガスストリ
ームに他のガスを加えてもよく、この他のガスは反応種
(例えばCVD前駆物質)又は不活性キヤリア種(例え
ばヘリウム、アルゴン、窒素、水素)でもよい。処理リ
アクタ内の他の場所から他のガス種を表面上に等方的又
は指向的に衝突させるようにしてもよい。この特徴は、
複数の平行調整されたビーム、複数のコリメータ又は同
じガス若しくは異なるガスを利用する分散されたコリメ
ータのアレイの使用を含むことができる。
【0044】本発明は以下の点で他のいくつかの処理方
法と明確に区別される。
【0045】(1)DLPCVDは方向性をもつて衝突
する反応ビームを使用するという点で従来の減圧CVD
とは明確に異なる。常圧CVD(APCVD)と比較す
ると、反応室内の圧力(分子の流れ)が異なるという点
で新たに区別される。(2)またDLPCVDは、DL
PCVDがCVDで使用する圧力及びリアクタ構成をわ
ずかに修正しただけであるという点でガスソース分子線
エピタキシヤル成長装置(又は有機金属分子線エピタキ
シヤル成長装置(MOMBE装置))やMBEと異な
る。これは、DLPCVDがもつ堆積速度が実質上MB
Eの堆積速度を超えることを意味する。最後に、DLP
CVDは特定のビーム平行調整技術(たとえばキヤピラ
リ)を利用するが、通常MBEにおいてはソースとウエ
ハとの距離を大きくして平行調整を行う。(3)DLP
CVDは、堆積表面に衝突するガス種の反応確率が一般
に「1」すなわち 100〔%〕未満、従つて反応被着係数
がSr<1.0 であるという点ですべてのPVD技術(蒸
着、スパツタ堆積及び分子ビーム線エピタキシ)と異な
る。
【0046】上述の通り本発明をその最適な実施例に基
づいて図示、説明したが、本発明の精神及び範囲から脱
することなく形式及び詳細構成について種々の変更を加
えてもよい。
【0047】
【発明の効果】上述のように本発明によれば、反応ビー
ムを平行調整し、かつ当該反応ビームが表面に特定の角
度で入射するように調整することにより、所望の厚さプ
ロフアイルを有する薄膜層を立体構造上に簡易かつ確実
に堆積させることができる。
【図面の簡単な説明】
【図1】図1は全体構造のトレンチ又はバイアの表面上
に薄膜を堆積する前の状態(A)と堆積した後の状態
(B)を示すトレンチ構造又はバイア構造の垂直断面図
である。
【図2】図2(A)及び(B)は、図1(A)及び
(B)に示す形式のトレンチ構造上に均一性の異なる堆
積層を堆積した状態を示す、トレンチ構造の垂直断面図
である。図2(A)のアスペクト比(AR)はほぼAR
=1.0 であり、図2(B)はAR>1.0 である。
【図3】図3は、均一性に限界がある堆積層について先
細形(A)及び奥広形(B)を示す垂直断面図である。
【図4】図4は、(A)シーム及びボイドのない理想的
な状態、(B)シームが形成された状態及び(C)ボイ
ドが形成された状態を含むCVD充填特性を示す垂直断
面図である。
【図5】図5は本発明による指向性CVD(Sr <1.0
)ビームを用いて特定の角度で(図5(A)では直角
に、図5(B)では斜めに)トレンチ構造に入射させる
ことによつて得られる散乱特性を示すトレンチ構造の垂
直断面図である。
【図6】図6は本発明による指向性減圧CVDビームを
生成するリアクタの略線図であり、ビームがウエハに垂
直に入射している場合を示す。
【図7】図7は、本発明によるビームの平行度を変え
て、アスペクト比が「1」のトレンチ特徴の初期の堆積
プロフアイルに対する影響をそれぞれ示す略せん図であ
る。図7(A)は完全に平行な場合、図7(B)は±30
°の場合、図7(C)は±60°の場合、図7(D)は平
行調整されていない場合である。
【図8】図8はアスペクト比「1」(A)及び「20」
(B)をもつトレンチ構造についての堆積プロフアイル
を示す、トレンチ構造の垂直断面図を示し、マクロ面に
垂直に入射するCVD反応体束の被着係数が計算されて
いる。
【図9】図9はアスペクト比「1」のトレンチ構造の堆
積プロフアイルを示すトレンチ構造の垂直断面図を示
し、マクロ面に斜めに(入射角45°で)入射するCVD
反応体束の被着係数が計算されている。
【符号の説明】
1……処理リアクタ、10……コリメータビームを細く
する装置、11……反応体、12……ウエハプラテン、
12A……表面、13……ノズル、14……ガス反応ビ
ーム、20……ソース。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジユリアン・ジユーチヤン・シー アメリカ合衆国、ニユーヨーク州10473、 ブロンクス、ネプチユーン・コート 230 番地

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】立体構造上に堆積する薄膜層の厚さプロフ
    アイルを制御する装置において、 ガス反応ビームを供給することにより表面上に物質を堆
    積させる手段と、 ビーム束が等方的ではなく方向性をもつように上記反応
    ビームを平行調整する手段と、 上記反応ビームが上記表面に特定の入射角で入射するよ
    うに入射角を調整する手段と、 上記反応ビームが上記表面と反応する反応確率が 100
    〔%〕未満であるようなビーム種を供給する手段と、 ビームの指向性を、上記平行調整手段及び堆積が生ずる
    上記表面間の距離以内の長さスケールに保持するよう
    に、上記反応ビーム及び上記表面に対する圧力環境を低
    くする手段とを具えることを特徴とする半導体製造装
    置。
  2. 【請求項2】立体構造上に堆積する薄膜層の厚さプロフ
    アイルを制御する装置において、 ガス反応ビームを供給することにより表面上に物質を堆
    積させるステツプと、 ビーム束が等方的ではなく方向性をもつように上記反応
    ビームを平行調整するステツプと、 上記反応ビームが上記表面に特定の入射角で入射するよ
    うに入射角を調整するステツプと、 上記反応ビームが上記表面と反応する反応確率が 100
    〔%〕未満であるようなビーム種を供給するステツプ
    と、 ビームの指向性を、上記平行調整手段及び堆積が生ずる
    上記表面間の距離以内の長さスケールに保持するよう
    に、上記反応ビーム及び上記表面に対する圧力環境を低
    くするステツプとを含むことを特徴とする半導体製造方
    法。
  3. 【請求項3】減圧CVD(LPCVD)処理において、
    立体構造の堆積面への反応体の堆積を制御することによ
    り上記立体構造上に所望の薄膜プロフアイルを形成する
    方法は、 上記反応体をビームとして平行調整して方向付けること
    により上記堆積面に入射させるステツプと、 上記堆積面の反応被着係数Sr が「1」未満になるよう
    な反応体を選択するステツプとを含むことを特徴とする
    半導体製造方法。
JP5230907A 1992-09-30 1993-08-24 Cvd装置 Expired - Lifetime JP2739921B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/954,633 US5290358A (en) 1992-09-30 1992-09-30 Apparatus for directional low pressure chemical vapor deposition (DLPCVD)
US07/954633 1992-09-30

Publications (2)

Publication Number Publication Date
JPH06283452A true JPH06283452A (ja) 1994-10-07
JP2739921B2 JP2739921B2 (ja) 1998-04-15

Family

ID=25495718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5230907A Expired - Lifetime JP2739921B2 (ja) 1992-09-30 1993-08-24 Cvd装置

Country Status (3)

Country Link
US (1) US5290358A (ja)
EP (1) EP0591082A3 (ja)
JP (1) JP2739921B2 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3469251B2 (ja) * 1990-02-14 2003-11-25 株式会社東芝 半導体装置の製造方法
US5561082A (en) * 1992-07-31 1996-10-01 Kabushiki Kaisha Toshiba Method for forming an electrode and/or wiring layer by reducing copper oxide or silver oxide
US5716888A (en) * 1993-06-30 1998-02-10 United Microelectronics Corporation Stress released VLSI structure by void formation
US5641711A (en) * 1994-04-28 1997-06-24 Texas Instruments Incorporated Low dielectric constant insulation in VLSI applications
JP2910611B2 (ja) * 1995-03-30 1999-06-23 日本電気株式会社 形状シミュレーション方法
US5641545A (en) * 1995-06-07 1997-06-24 Micron Technology, Inc. Method to deposit highly conformal CVD films
US5776834A (en) * 1995-06-07 1998-07-07 Advanced Micro Devices, Inc. Bias plasma deposition for selective low dielectric insulation
US5893750A (en) * 1995-11-13 1999-04-13 Advanced Micro Devices, Inc. Method for forming a highly planarized interlevel dielectric structure
US5677241A (en) * 1995-12-27 1997-10-14 Micron Technology, Inc. Integrated circuitry having a pair of adjacent conductive lines and method of forming
US6827824B1 (en) * 1996-04-12 2004-12-07 Micron Technology, Inc. Enhanced collimated deposition
KR100652909B1 (ko) * 1998-03-06 2006-12-01 에이에스엠 아메리카, 인코포레이티드 하이 스텝 커버리지를 갖는 실리콘 증착 방법
WO2000077831A2 (en) * 1999-06-11 2000-12-21 Quester Technology, Inc. Methods for regulating surface sensitivity of insulating films in semiconductor devices
US6368988B1 (en) * 1999-07-16 2002-04-09 Micron Technology, Inc. Combined gate cap or digit line and spacer deposition using HDP
US7115516B2 (en) * 2001-10-09 2006-10-03 Applied Materials, Inc. Method of depositing a material layer
JP2003142484A (ja) * 2001-10-31 2003-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
WO2004049413A1 (en) * 2002-11-25 2004-06-10 Ips Ltd. Apparatus for depositing thin film on wafer
US7355687B2 (en) * 2003-02-20 2008-04-08 Hunter Engineering Company Method and apparatus for vehicle service system with imaging components
DE102004007409B4 (de) * 2004-02-16 2006-06-01 Infineon Technologies Ag Überkonformes Herstellungsverfahren für eine Halbleiterstruktur
US7291360B2 (en) * 2004-03-26 2007-11-06 Applied Materials, Inc. Chemical vapor deposition plasma process using plural ion shower grids
US7244474B2 (en) * 2004-03-26 2007-07-17 Applied Materials, Inc. Chemical vapor deposition plasma process using an ion shower grid
US7695590B2 (en) * 2004-03-26 2010-04-13 Applied Materials, Inc. Chemical vapor deposition plasma reactor having plural ion shower grids
US20050211546A1 (en) * 2004-03-26 2005-09-29 Applied Materials, Inc. Reactive sputter deposition plasma process using an ion shower grid
US20050211171A1 (en) * 2004-03-26 2005-09-29 Applied Materials, Inc. Chemical vapor deposition plasma reactor having an ion shower grid
US7244670B2 (en) * 2004-06-18 2007-07-17 Rensselaer Polytechnic Institute Enhanced step coverage of thin films on patterned substrates by oblique angle PVD
US7767561B2 (en) * 2004-07-20 2010-08-03 Applied Materials, Inc. Plasma immersion ion implantation reactor having an ion shower grid
US8058156B2 (en) * 2004-07-20 2011-11-15 Applied Materials, Inc. Plasma immersion ion implantation reactor having multiple ion shower grids
EP1892750B1 (en) * 2006-08-23 2012-11-28 Imec Method for doping a fin-based semiconductor device
JP5052638B2 (ja) * 2010-03-17 2012-10-17 Sppテクノロジーズ株式会社 成膜方法
TWI443062B (zh) * 2011-05-11 2014-07-01 Nanocrystal Asia Inc 局部隔離漸進加寬奈米柱以製造平坦基底之製造方法
US9837271B2 (en) 2014-07-18 2017-12-05 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US9443730B2 (en) 2014-07-18 2016-09-13 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
CN105826312B (zh) * 2015-01-04 2019-01-11 旺宏电子股份有限公司 半导体元件及其制造方法
TWI575091B (zh) * 2015-08-13 2017-03-21 A vapor deposition device with collimator tube
TWI575092B (zh) * 2015-08-13 2017-03-21 A vapor deposition device with temperature control collimating unit
US10357920B2 (en) 2017-01-17 2019-07-23 Obsidian Advanced Manufacturing, Llc Gas phase integrated multimaterial printhead for additive manufacturing
US10460932B2 (en) 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming
JP2019007048A (ja) * 2017-06-23 2019-01-17 トヨタ自動車株式会社 成膜装置
US20210140735A1 (en) * 2019-11-11 2021-05-13 Goslet Enterprises LLC Slingshot Game Apparatus
US11459652B2 (en) * 2020-10-16 2022-10-04 Applied Materials, Inc. Techniques and device structures based upon directional dielectric deposition and bottom-up fill
KR20220131654A (ko) * 2021-03-22 2022-09-29 삼성전자주식회사 관통 비아 구조물, 상기 관통 비아 구조물을 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 대용량 데이터 저장 시스템
CN113220810B (zh) * 2021-04-16 2022-02-18 昆明理工大学 一种多源物种分布数据处理方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62131510A (ja) * 1985-12-04 1987-06-13 Canon Inc 微粒子の吹き付け装置
JPS63229831A (ja) * 1987-03-19 1988-09-26 Nec Corp 半導体製造装置
JPH022116A (ja) * 1988-06-15 1990-01-08 Toshiba Corp 半導体装置の製造方法
JPH05156454A (ja) * 1991-11-29 1993-06-22 Hitachi Ltd 成膜装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3092522A (en) * 1960-04-27 1963-06-04 Motorola Inc Method and apparatus for use in the manufacture of transistors
DE2341154C2 (de) * 1973-08-14 1975-06-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung
US3951708A (en) * 1974-10-15 1976-04-20 Rca Corporation Method of manufacturing a semiconductor device
JPS5437077A (en) * 1977-08-02 1979-03-19 Agency Of Ind Science & Technol Chemical evaporation method and apparatus for same
US4211582A (en) * 1979-06-28 1980-07-08 International Business Machines Corporation Process for making large area isolation trenches utilizing a two-step selective etching technique
US4422888A (en) * 1981-02-27 1983-12-27 Xerox Corporation Method for successfully depositing doped II-VI epitaxial layers by organometallic chemical vapor deposition
DE3232520A1 (de) * 1981-09-03 1983-03-17 Fuji Photo Film Co., Ltd., Minami-Ashigara, Kanagawa Verfahren zur herstellung eines magnetischen aufzeichnungstraegers
JPS591671A (ja) * 1982-05-28 1984-01-07 Fujitsu Ltd プラズマcvd装置
US4525919A (en) * 1982-06-16 1985-07-02 Raytheon Company Forming sub-micron electrodes by oblique deposition
JPS59230773A (ja) * 1983-06-14 1984-12-25 Kyocera Corp サ−マルヘツド
JPS6058653A (ja) * 1983-09-10 1985-04-04 Fujitsu Ltd 半導体装置の製造方法
WO1985003460A1 (en) * 1984-02-13 1985-08-15 Schmitt Jerome J Iii Method and apparatus for the gas jet deposition of conducting and dielectric thin solid films and products produced thereby
JPH0682642B2 (ja) * 1985-08-09 1994-10-19 株式会社日立製作所 表面処理装置
NL8502765A (nl) * 1985-10-10 1987-05-04 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4883770A (en) * 1986-09-19 1989-11-28 Hewlett-Packard Company Selective NIPI doping super lattice contacts and other semiconductor device structures formed by shadow masking fabrication
US4878989A (en) * 1986-11-26 1989-11-07 Texas Instruments Incorporated Chemical beam epitaxy system
US4838201A (en) * 1986-12-12 1989-06-13 Daido Sanso K. K. Apparatus and process for vacuum chemical epitaxy
JPH0682610B2 (ja) * 1987-01-14 1994-10-19 工業技術院長 半導体装置の製造法
KR960016218B1 (ko) * 1987-06-05 1996-12-07 가부시기가이샤 히다찌세이사꾸쇼 표면처리방법 및 그 장치
JP2685149B2 (ja) * 1988-04-11 1997-12-03 住友電気工業株式会社 電界効果トランジスタの製造方法
JPH02295116A (ja) * 1989-05-10 1990-12-06 Mitsubishi Electric Corp 半導体製造装置
US5156820A (en) * 1989-05-15 1992-10-20 Rapro Technology, Inc. Reaction chamber with controlled radiant energy heating and distributed reactant flow
US5002630A (en) * 1989-06-06 1991-03-26 Rapro Technology Method for high temperature thermal processing with reduced convective heat loss
US4993358A (en) * 1989-07-28 1991-02-19 Watkins-Johnson Company Chemical vapor deposition reactor and method of operation
JP2506451B2 (ja) * 1989-08-18 1996-06-12 富士通株式会社 化学気相成長装置及び化学気相成長法
JPH0433329A (ja) * 1990-05-30 1992-02-04 Toshiba Corp 光cvd装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62131510A (ja) * 1985-12-04 1987-06-13 Canon Inc 微粒子の吹き付け装置
JPS63229831A (ja) * 1987-03-19 1988-09-26 Nec Corp 半導体製造装置
JPH022116A (ja) * 1988-06-15 1990-01-08 Toshiba Corp 半導体装置の製造方法
JPH05156454A (ja) * 1991-11-29 1993-06-22 Hitachi Ltd 成膜装置

Also Published As

Publication number Publication date
US5290358A (en) 1994-03-01
EP0591082A2 (en) 1994-04-06
JP2739921B2 (ja) 1998-04-15
EP0591082A3 (en) 1997-01-29

Similar Documents

Publication Publication Date Title
JP2739921B2 (ja) Cvd装置
US12365983B2 (en) Methods for forming a boron nitride film by a plasma enhanced atomic layer deposition process
US6471781B1 (en) Method of depositing titanium nitride thin film and CVD deposition apparatus
TWI682454B (zh) 基板處理方法
US20200312652A1 (en) Method for manufacturing a semiconductor device
TWI283437B (en) Gas distribution showerhead
US9847228B2 (en) Method for selectively depositing a layer on a three dimensional structure
US7294556B2 (en) Method of forming trench isolation in the fabrication of integrated circuitry
TW202129708A (zh) 藉由循環電漿增強型沉積製程形成地形選擇性氧化矽膜之方法
KR100513920B1 (ko) 화학기상증착 반응기
US20010028922A1 (en) High throughput ILD fill process for high aspect ratio gap fill
JP2004536960A (ja) フッ素を含まないタングステン核生成によるw−cvd
WO2005033361A1 (en) Gas distribution showerhead
US20050048789A1 (en) Method for plasma etching a dielectric layer
US10923359B2 (en) Limited dose and angle directed beam assisted ALE and ALD processes for localized coatings on non-planar surfaces
US10964587B2 (en) Atomic layer deposition for low-K trench protection during etch
JP2025528841A (ja) サイクル蒸着のための温度制御式シャワーヘッドアセンブリ
US11437230B2 (en) Amorphous carbon multilayer coating with directional protection
KR102663075B1 (ko) 성막 방법 및 성막 장치
JP4317275B2 (ja) 窒化チタン薄膜の作製方法及びcvd装置
JP3175189B2 (ja) 減圧cvd装置
US20250115997A1 (en) Laser-textured surface and mehods of forming same
CN120153120A (zh) 一种操作化学气相沉积过程的方法
US7326438B2 (en) Method for depositing nitride film using chemical vapor deposition apparatus of single chamber type
JPH06252065A (ja) 絶縁膜製造方法