JPH06283659A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH06283659A
JPH06283659A JP5066763A JP6676393A JPH06283659A JP H06283659 A JPH06283659 A JP H06283659A JP 5066763 A JP5066763 A JP 5066763A JP 6676393 A JP6676393 A JP 6676393A JP H06283659 A JPH06283659 A JP H06283659A
Authority
JP
Japan
Prior art keywords
bus bar
lead
semiconductor chip
semiconductor device
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5066763A
Other languages
Japanese (ja)
Inventor
Junichi Mihashi
順一 三橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5066763A priority Critical patent/JPH06283659A/en
Publication of JPH06283659A publication Critical patent/JPH06283659A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は、装置全体を薄形化するとともに、
リード4用のボンディングワイヤ6がバスバー3に接触
するのを防止して信頼性を向上させることを目的とする
ものである。 【構成】 バスバー3上に絶縁体膜を介してリード4を
重ね合わせ、バスバー3とリード4とを一体化し、ボン
ディングワイヤ5,6を最短距離で接続するようにし
た。
(57) [Summary] [Object] The present invention reduces the thickness of the entire apparatus and
The purpose is to prevent the bonding wire 6 for the lead 4 from contacting the bus bar 3 and improve the reliability. [Structure] The leads 4 are superposed on the bus bar 3 via an insulating film, the bus bar 3 and the leads 4 are integrated, and the bonding wires 5 and 6 are connected at the shortest distance.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体装置に関し、
特にLSIの高密度実装のためのLOC(Lead o
n Chip)構造を有する半導体装置に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device,
LOC (Lead o) for high density mounting of LSI
The present invention relates to a semiconductor device having an (n Chip) structure.

【0002】[0002]

【従来の技術】図6は従来の半導体装置の一例を示す平
面図、図7は図6のVII−VII線に沿う断面図である。
図において、1は半導体チップ(LSIチップ)、2は
半導体チップ1上に設けられた複数のパッド、3は半導
体チップ1上に間隔をおいて配置された互いに平行な2
本のバスバーであり、これらのバスバー3は、共通電極
として働く。4はバスバー3と同一平面内にバスバー3
と直交する方向へ向けて配置されている複数のリード、
5,6はそれぞれパッド2とバスバー3及びリード4と
を接続するボンディングワイヤ(金ワイヤ)である。な
お、樹脂等の封止材料については図示を省略した。
2. Description of the Related Art FIG. 6 is a plan view showing an example of a conventional semiconductor device, and FIG. 7 is a sectional view taken along the line VII-VII of FIG.
In the figure, 1 is a semiconductor chip (LSI chip), 2 is a plurality of pads provided on the semiconductor chip 1, and 3 are parallel to each other and are arranged on the semiconductor chip 1 at intervals.
Busbars of a book, these busbars 3 acting as common electrodes. 4 is a bus bar 3 in the same plane as the bus bar 3
A plurality of leads arranged in a direction orthogonal to
Reference numerals 5 and 6 are bonding wires (gold wires) that connect the pad 2 to the bus bar 3 and the leads 4, respectively. Illustration of the sealing material such as resin is omitted.

【0003】上記のような従来のLOC構造の半導体装
置においては、半導体チップ1上に配されたバスバー3
とリード4とは端部でそれぞれ一体化されており、必要
なパッド2とそれに対応するバスバー3又はリード5と
がボンディングワイヤ5,6によって接続される。通
常、バスバー3は電源線及びグランド線に用いられ、半
導体チップ1には、任意の場所で自由に電源及びグラン
ドが供給される。このため、信号線用のリード4と同一
面上に2本のバスバー3が配置されている。
In the conventional semiconductor device having the LOC structure as described above, the bus bar 3 arranged on the semiconductor chip 1 is used.
The lead 4 and the lead 4 are integrated at their ends, and the required pad 2 and the corresponding bus bar 3 or lead 5 are connected by the bonding wires 5 and 6. Usually, the bus bar 3 is used for a power supply line and a ground line, and the semiconductor chip 1 is freely supplied with a power supply and a ground at any place. Therefore, the two bus bars 3 are arranged on the same surface as the signal line leads 4.

【0004】[0004]

【発明が解決しようとする課題】上記のように構成され
た従来の半導体装置においては、パッド2とリード4と
を接続するボンディングワイヤ6がバスバー3を越えて
大きな弧を描いて延びているので、そのボンディングワ
イヤ6が装置全体の薄形化の妨げになり、またそのボン
ディングワイヤ6がバスバー3に接触する危険性がある
などの問題点があった。
In the conventional semiconductor device constructed as described above, the bonding wire 6 connecting the pad 2 and the lead 4 extends in a large arc beyond the bus bar 3. However, there is a problem that the bonding wire 6 hinders the thinning of the entire apparatus and there is a risk that the bonding wire 6 contacts the bus bar 3.

【0005】この発明は、上記のような問題点を解決す
ることを課題としてなされたものであり、装置全体を薄
形化することができるとともに、リードに接続されたボ
ンディングワイヤがバスバーに接触するのを防止するこ
とができ、信頼性を向上させることができる半導体装置
を得ることを目的とする。
The present invention has been made to solve the above problems, and it is possible to reduce the thickness of the entire device, and the bonding wires connected to the leads come into contact with the bus bar. It is an object of the present invention to obtain a semiconductor device which can prevent the occurrence of damage and improve reliability.

【0006】[0006]

【課題を解決するための手段】請求項1の発明に係る半
導体装置は、リードとバスバーとを絶縁体を介して互い
に重ね合わせたものである。
According to another aspect of the present invention, there is provided a semiconductor device in which a lead and a bus bar are superposed on each other with an insulator interposed therebetween.

【0007】請求項2の発明に係る半導体装置は、バス
バーのワイヤボンド領域以外を絶縁体で被覆し、このバ
スバーにリードを重ね合わせたものである。
In the semiconductor device according to the second aspect of the present invention, the area other than the wire bond region of the bus bar is covered with an insulator, and the lead is superposed on the bus bar.

【0008】請求項3の発明に係る半導体装置は、絶縁
体を介してバスバーを半導体チップ上に重ね、さらにそ
のバスバー上に絶縁体を介してリードを重ね合わせたも
のである。
A semiconductor device according to a third aspect of the present invention is such that a bus bar is superposed on a semiconductor chip via an insulator, and leads are further superposed on the bus bar via an insulator.

【0009】[0009]

【作用】請求項1の発明においては、バスバーとリード
とを重ねたので、バスバーの影響なしにリードへのワイ
ヤボンディングが行える。
According to the first aspect of the invention, since the bus bar and the lead are overlapped with each other, wire bonding to the lead can be performed without the influence of the bus bar.

【0010】請求項2の発明においては、バスバーのワ
イヤボンド領域以外を絶縁体で被覆することにより、リ
ードに接続されるボンディングワイヤがバスバーに電気
的に接続されるのをより確実に防止する。
According to the second aspect of the present invention, by covering the area other than the wire bond region of the bus bar with an insulator, it is possible to more reliably prevent the bonding wire connected to the lead from being electrically connected to the bus bar.

【0011】請求項3の発明において、バスバーを半導
体チップ上に接合することにより、装置全体を薄形化す
る。
In the third aspect of the invention, the entire device is thinned by bonding the bus bar onto the semiconductor chip.

【0012】[0012]

【実施例】以下、この発明の実施例を図について説明す
る。 実施例1.図1は請求項1の発明の一実施例による半導
体装置を示す平面図、図2は図1のII−II線に沿う断面
図、図3は図1のIII−III線に沿う断面図である。図に
おいて、バスバー3上には、絶縁体膜11を介してリー
ド4が重ねられている。このリード4は、従来同様にバ
スバー3と直交する方向に向けて配置されている。他の
構成は、従来例と同様である。
Embodiments of the present invention will be described below with reference to the drawings. Example 1. 1 is a plan view showing a semiconductor device according to an embodiment of the present invention, FIG. 2 is a sectional view taken along line II-II of FIG. 1, and FIG. 3 is a sectional view taken along line III-III of FIG. is there. In the figure, the lead 4 is laid on the bus bar 3 with the insulator film 11 interposed therebetween. The leads 4 are arranged in the direction orthogonal to the bus bar 3 as in the conventional case. Other configurations are similar to those of the conventional example.

【0013】このような半導体装置では、半導体チップ
1上に配置されたバスバー3とリード4とが絶縁体膜1
1によって一体化されており、リード4がバスバー3を
オーバーラップする形になっているので、バスバー3及
びリード4へのワイヤボンディング時に、お互いのボン
ディングを阻害することなく、最短距離で自由に接続で
きる。従って、リード4用のボンディングワイヤ6が必
要以上に大きな弧を描くこともなく、装置全体が薄形化
されるとともに、ボンディングワイヤ6がバスバー3に
接触するのが防止される。
In such a semiconductor device, the bus bar 3 and the lead 4 arranged on the semiconductor chip 1 are made of the insulating film 1.
Since the leads 4 are integrated by 1 and the bus bar 3 overlaps the bus bar 3, the wire can be freely connected to the bus bar 3 and the leads 4 at the shortest distance without interfering with each other's bonding. it can. Therefore, the bonding wire 6 for the lead 4 does not draw an arc larger than necessary, the entire device is thinned, and the bonding wire 6 is prevented from coming into contact with the bus bar 3.

【0014】また、バスバー3とリード4とを一体化し
たことにより、バスバー3及びリード4の機械的な強度
が高まり、ボンディング時の作業性が著しく改善され
る。
Further, since the bus bar 3 and the lead 4 are integrated, the mechanical strength of the bus bar 3 and the lead 4 is increased, and the workability during bonding is significantly improved.

【0015】なお、上記実施例1ではバスバー3とリー
ド4との重なり領域のみに絶縁体膜11を挟んで両者を
電気的に絶縁しているが、リード4の裏面全体を絶縁体
で覆い、これによりバスバー3との絶縁を保つようにし
てもよく、この場合には、バスバー3の絶縁性を考慮す
る必要はない。
In the first embodiment, the insulating film 11 is sandwiched only in the overlapping region of the bus bar 3 and the lead 4 to electrically insulate the bus bar 3 and the lead 4. However, the entire back surface of the lead 4 is covered with the insulating material. This may keep the insulation from the bus bar 3, and in this case, it is not necessary to consider the insulation of the bus bar 3.

【0016】また、バスバー3の上面全体を絶縁体で覆
うことによっても、リード4との電気的絶縁を保つこと
が可能である。この場合には、バスバー3へのボンディ
ングワイヤ5の接続が必要な箇所に、エッチング等によ
って電気的接続のための穴を開けておく必要がある。な
お、リード4側の絶縁の処理は、必ずしも必要ではな
い。
Further, by covering the entire upper surface of the bus bar 3 with an insulator, it is possible to maintain electrical insulation from the leads 4. In this case, it is necessary to make a hole for electrical connection by etching or the like at a position where the bonding wire 5 needs to be connected to the bus bar 3. The insulation treatment on the lead 4 side is not always necessary.

【0017】実施例2.次に、図4は請求項2及び請求
項3の発明の一実施例による半導体装置を示す平面図、
図5は図4のV−V線に沿う断面図である。図におい
て、バスバー3は、ワイヤボンド領域3aを除いて絶縁
体膜11により覆われており、半導体チップ1上に重ね
られている。即ち、この実施例2のバスバー3は、半導
体チップ1とリード4との間のスペーサとして用いられ
ている。
Example 2. Next, FIG. 4 is a plan view showing a semiconductor device according to an embodiment of the invention of claims 2 and 3,
FIG. 5 is a sectional view taken along the line VV of FIG. In the figure, the bus bar 3 is covered with the insulating film 11 except for the wire bond regions 3 a, and is overlaid on the semiconductor chip 1. That is, the bus bar 3 of the second embodiment is used as a spacer between the semiconductor chip 1 and the lead 4.

【0018】このような半導体装置では、バスバー3の
全体が絶縁体膜11で覆われているため、リード4用の
ボンディングワイヤ6がバスバー3に電気的に接続され
るのがより確実に防止されるとともに、バスバー3とリ
ード4との絶縁もより確実に保たれ、信頼性が向上す
る。さらに、バスバー3を半導体チップ1上に重ねてい
るので、装置全体がさらに薄形化される。
In such a semiconductor device, since the entire bus bar 3 is covered with the insulating film 11, the bonding wire 6 for the lead 4 is more reliably prevented from being electrically connected to the bus bar 3. In addition, the insulation between the bus bar 3 and the leads 4 is more surely maintained, and the reliability is improved. Further, since the bus bar 3 is overlaid on the semiconductor chip 1, the whole device can be made thinner.

【0019】なお、半導体チップ1上にバスバー3を重
ねた構造とするためには、バスバー3と半導体チップ1
との間、及びバスバー3とリード4との間に絶縁体を設
ければよく、必ずしもバスバー3全体を絶縁体で覆う必
要はない。
In order to have a structure in which the bus bar 3 is superposed on the semiconductor chip 1, the bus bar 3 and the semiconductor chip 1 are required.
It is only necessary to provide an insulator between the bus bar 3 and the lead 4 and between the bus bar 3 and the lead 4, and it is not always necessary to cover the entire bus bar 3 with the insulator.

【0020】また、上記各実施例ではリード4の下側に
バスバー3を配置しているが、場合によっては、逆にリ
ード4の上側にバスバー3を配置することも可能であ
る。
Although the bus bar 3 is arranged below the lead 4 in each of the above-mentioned embodiments, the bus bar 3 may be arranged above the lead 4 in some cases.

【0021】[0021]

【発明の効果】以上説明したように、請求項1の発明の
半導体装置は、リードとバスバーとを絶縁体を介して互
いに重ね合わせたので、装置全体を薄形化することがで
きるとともに、リードに接続されたボンディングワイヤ
がバスバーに接触するのを防止することができ、信頼性
を向上させることができるなどの効果を奏する。また、
バスバーとリードとを一体化することにより、バスバー
及びリードの機械的な強度が高まり、効率の良い安定し
たワイヤボンドを行うことができ、品質を向上させるこ
とができるという効果も奏する。
As described above, in the semiconductor device according to the invention of claim 1, since the lead and the bus bar are superposed on each other with the insulator interposed therebetween, the whole device can be made thin and the lead can be thinned. It is possible to prevent the bonding wire connected to the bus bar from coming into contact with the bus bar, and it is possible to improve reliability. Also,
By integrating the bus bar and the lead, the mechanical strength of the bus bar and the lead is enhanced, and efficient and stable wire bonding can be performed, and the quality can be improved.

【0022】請求項2の発明の半導体装置は、バスバー
のワイヤボンド領域以外を絶縁体で被覆し、このバスバ
ーにリードを重ね合わせたので、上記請求項1の発明と
同様の効果に加えて、リード用のボンディングワイヤと
バスバーとの絶縁及びバスバーとリードとの絶縁をより
確実に保つことができ、信頼性を一層向上させることが
できるという効果を奏する。
In the semiconductor device of the invention of claim 2, since the area other than the wire bond region of the bus bar is covered with the insulator and the lead is overlapped on this bus bar, in addition to the same effect as the invention of claim 1, The insulation between the bonding wire for the lead and the bus bar and the insulation between the bus bar and the lead can be more reliably maintained, and the reliability can be further improved.

【0023】請求項3の発明の半導体装置は、絶縁体を
介してバスバーを半導体チップ上に重ね、さらにそのバ
スバー上に絶縁体を介してリードを重ね合わせたので、
上記請求項1の発明と同様の効果に加えて、装置全体を
さらに薄形化することができるという効果を奏する。
According to the semiconductor device of the third aspect of the present invention, the bus bar is superposed on the semiconductor chip via the insulator, and the leads are superposed on the bus bar via the insulator.
In addition to the same effect as that of the invention of claim 1, there is an effect that the entire device can be further thinned.

【図面の簡単な説明】[Brief description of drawings]

【図1】請求項の発明の一実施例による半導体装置を示
す平面図である。
FIG. 1 is a plan view showing a semiconductor device according to an embodiment of the claimed invention.

【図2】図1のII−II線に沿う断面図である。FIG. 2 is a sectional view taken along line II-II in FIG.

【図3】図1のIII−III線に沿う断面図である。FIG. 3 is a sectional view taken along the line III-III in FIG.

【図4】請求項2及び請求項3の発明の一実施例による
半導体装置を示す平面図である。
FIG. 4 is a plan view showing a semiconductor device according to an embodiment of the invention of claims 2 and 3;

【図5】図4のV−V線に沿う断面図である。5 is a cross-sectional view taken along the line VV of FIG.

【図6】従来の半導体装置の一例を示す平面図である。FIG. 6 is a plan view showing an example of a conventional semiconductor device.

【図7】図6のVII−VII線に沿う断面図である。7 is a sectional view taken along the line VII-VII in FIG.

【符号の説明】[Explanation of symbols]

1 半導体チップ 2 パッド 3 バスバー 3a ワイヤボンド領域 4 リード 5 ボンディングワイヤ 6 ボンディングワイヤ 11 絶縁体膜(絶縁体) 1 Semiconductor Chip 2 Pad 3 Bus Bar 3a Wire Bond Area 4 Lead 5 Bonding Wire 6 Bonding Wire 11 Insulator Film (Insulator)

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数のパッドを有する半導体チップと、
この半導体チップ上に間隔をおいて配置されたバスバー
と、このバスバーに絶縁体を介して重ねられているとと
もに上記バスバーと交差する方向に延びているリード
と、上記パッドと上記バスバー及び上記リードとをそれ
ぞれ接続しているボンディングワイヤとを備えているこ
とを特徴とする半導体装置。
1. A semiconductor chip having a plurality of pads,
Busbars arranged at intervals on the semiconductor chip; leads overlapping the busbars via an insulator and extending in a direction intersecting the busbars; the pads, the busbars, and the leads; A semiconductor device comprising: bonding wires connecting to each other.
【請求項2】 複数のパッドを有する半導体チップと、
ワイヤボンド領域を除いて絶縁体で覆われており上記半
導体チップ上に間隔をおいて配置されているバスバー
と、このバスバーに重ねられているとともに上記バスバ
ーと交差する方向に延びているリードと、上記パッドと
上記バスバー及び上記リードとを接続しているボンディ
ングワイヤとを備えていることを特徴とする半導体装
置。
2. A semiconductor chip having a plurality of pads,
Busbars, which are covered with an insulator except for the wire bond region and are arranged at intervals on the semiconductor chip, and leads which are overlapped with the busbar and extend in a direction intersecting with the busbar, A semiconductor device comprising: a bonding wire connecting the pad, the bus bar, and the lead.
【請求項3】 複数のパッドを有する半導体チップと、
この半導体チップ上に絶縁体を介して重ねられているバ
スバーと、このバスバー上に絶縁体を介して重ねられて
いるとともに上記バスバーと交差する方向に延びている
リードと、上記パッドと上記バスバー及び上記リードと
を接続しているボンディングワイヤとを備えていること
を特徴とする半導体装置。
3. A semiconductor chip having a plurality of pads,
A bus bar stacked on the semiconductor chip via an insulator, a lead stacked on the bus bar via an insulator and extending in a direction intersecting the bus bar, the pad, the bus bar, and A semiconductor device, comprising: a bonding wire connecting to the lead.
JP5066763A 1993-03-25 1993-03-25 Semiconductor device Pending JPH06283659A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5066763A JPH06283659A (en) 1993-03-25 1993-03-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5066763A JPH06283659A (en) 1993-03-25 1993-03-25 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH06283659A true JPH06283659A (en) 1994-10-07

Family

ID=13325251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5066763A Pending JPH06283659A (en) 1993-03-25 1993-03-25 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH06283659A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316405A (en) * 1995-05-12 1996-11-29 Lg Semicon Co Ltd LOC semiconductor package and semiconductor device packaging method
EP0867938A3 (en) * 1997-03-28 1999-03-10 Oki Electric Industry Co., Ltd. Semiconductor device comprising electrode pads and leads

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316405A (en) * 1995-05-12 1996-11-29 Lg Semicon Co Ltd LOC semiconductor package and semiconductor device packaging method
EP0867938A3 (en) * 1997-03-28 1999-03-10 Oki Electric Industry Co., Ltd. Semiconductor device comprising electrode pads and leads
US6137166A (en) * 1997-03-28 2000-10-24 Oki Electric Industry Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US6424028B1 (en) Semiconductor devices configured to tolerate connection misalignment
JPH06151685A (en) MCP semiconductor device
KR0144164B1 (en) How to package ELC semiconductor package and semiconductor device
JPH0582585A (en) Semiconductor device
EP0590986A1 (en) Lead-on-chip inner lead bonding lead frame, bonding method and apparatus
US7071543B2 (en) Semiconductor device and manufacturing method thereof
JP2828056B2 (en) Semiconductor device and manufacturing method thereof
JPH06283659A (en) Semiconductor device
JP2810626B2 (en) Semiconductor device
JPH06204390A (en) Semiconductor device
US5148249A (en) Semiconductor protection device
JP2982182B2 (en) Resin-sealed semiconductor device
JPH0691119B2 (en) Semiconductor device
US20050161792A1 (en) Junction member and multichip package using same
JP2539763B2 (en) Semiconductor device mounting method
JP2596246B2 (en) Semiconductor integrated circuit device
JP3041849B2 (en) Semiconductor device and manufacturing method thereof
JPS601968A (en) Semiconductor device
JPH06163629A (en) Bonding pad structure for semiconductor integrated circuit
JPH0770666B2 (en) Package for mounting integrated circuit devices
JPS63169746A (en) Semiconductor device
JPH08203964A (en) Semiconductor device
JPH0637234A (en) Semiconductor device
JPS62111439A (en) Semiconductor device
JPS6230343A (en) Semiconductor device