JPH06283676A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06283676A JPH06283676A JP5092157A JP9215793A JPH06283676A JP H06283676 A JPH06283676 A JP H06283676A JP 5092157 A JP5092157 A JP 5092157A JP 9215793 A JP9215793 A JP 9215793A JP H06283676 A JPH06283676 A JP H06283676A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- transistor
- semiconductor device
- forming
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 互いに異なる厚さのゲート絶縁膜を有する２
種類のトランジスタを簡便かつ安定に製造することが可
能な半導体装置の製造方法を提供する。 【構成】 半導体基板上に第１の絶縁膜を形成し、その
絶縁膜上に於ける一方の種類のトランジスタのゲート絶
縁膜をなす部分にレジストを形成した後、レジストに被
覆されない部分にＳｉＯ2膜を成長させて第１の絶縁膜
よりも厚い第２の絶縁膜を形成した後にこれら第１の絶
縁膜及び第２の絶縁膜をゲート絶縁膜とする２種類のト
ランジスタを形成することで、各トランジスタのゲート
電極、サイドウォール絶縁膜等を共通に同時に形成する
ことができることから、ゲート電極或いはサイドウォー
ル絶縁膜をオーバーエッチングすることなく２種類のト
ランジスタを簡便かつ安定に製造することができる。
種類のトランジスタを簡便かつ安定に製造することが可
能な半導体装置の製造方法を提供する。 【構成】 半導体基板上に第１の絶縁膜を形成し、その
絶縁膜上に於ける一方の種類のトランジスタのゲート絶
縁膜をなす部分にレジストを形成した後、レジストに被
覆されない部分にＳｉＯ2膜を成長させて第１の絶縁膜
よりも厚い第２の絶縁膜を形成した後にこれら第１の絶
縁膜及び第２の絶縁膜をゲート絶縁膜とする２種類のト
ランジスタを形成することで、各トランジスタのゲート
電極、サイドウォール絶縁膜等を共通に同時に形成する
ことができることから、ゲート電極或いはサイドウォー
ル絶縁膜をオーバーエッチングすることなく２種類のト
ランジスタを簡便かつ安定に製造することができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に厚さの異なるゲート絶縁膜のトランジスタを
有する半導体集積回路の製造方法に関するものである。
関し、特に厚さの異なるゲート絶縁膜のトランジスタを
有する半導体集積回路の製造方法に関するものである。
【０００２】
【従来の技術】従来から、厚さの異なるゲート絶縁膜の
トランジスタを有する半導体集積回路があり、その製造
方法の要部について図７〜図１０に示す。
トランジスタを有する半導体集積回路があり、その製造
方法の要部について図７〜図１０に示す。
【０００３】この種の半導体装置は、まずシリコン基板
１０１上にＬＯＣＯＳ法により素子分離絶縁膜１０２及
び素子分離のための不純物拡散領域１０３を形成した
後、図７に示すように、熱酸化法によりシリコン基板１
０１全面に、第１のトランジスタ１１０のゲート絶縁膜
をなす絶縁膜１０４を形成する。その後、図８に示すよ
うに、シリコン基板１０１上の第１のトランジスタ１１
０を形成する部分に、閾値制御用不純物拡散領域１０
５、ゲート電極１０６、ＬＤＤ（Lightly Doped Drai
n）領域となる低濃度不純物拡散領域１０７、サイドウ
ォール絶縁膜１０８及びソース・ドレイン領域となる不
純物拡散領域１０９を順次形成して第１のトランジスタ
１１０を形成する。
１０１上にＬＯＣＯＳ法により素子分離絶縁膜１０２及
び素子分離のための不純物拡散領域１０３を形成した
後、図７に示すように、熱酸化法によりシリコン基板１
０１全面に、第１のトランジスタ１１０のゲート絶縁膜
をなす絶縁膜１０４を形成する。その後、図８に示すよ
うに、シリコン基板１０１上の第１のトランジスタ１１
０を形成する部分に、閾値制御用不純物拡散領域１０
５、ゲート電極１０６、ＬＤＤ（Lightly Doped Drai
n）領域となる低濃度不純物拡散領域１０７、サイドウ
ォール絶縁膜１０８及びソース・ドレイン領域となる不
純物拡散領域１０９を順次形成して第１のトランジスタ
１１０を形成する。
【０００４】次に、図９に示すように、熱酸化法により
第２のトランジスタのゲート絶縁膜をなす絶縁膜１１１
を形成する。その後、図１０に示すように、シリコン基
板１０１上の第２のトランジスタ１２０を形成する部分
に、閾値制御用不純物拡散領域１１２、ゲート電極１１
３、ＬＤＤ（Lightly Doped Drain）領域となる低濃度
不純物拡散層領域１１４、サイドウォール絶縁膜１１５
及びソース・ドレイン領域となる不純物拡散層領域１１
６を順次形成して第２のトランジスタ１２０を形成す
る。
第２のトランジスタのゲート絶縁膜をなす絶縁膜１１１
を形成する。その後、図１０に示すように、シリコン基
板１０１上の第２のトランジスタ１２０を形成する部分
に、閾値制御用不純物拡散領域１１２、ゲート電極１１
３、ＬＤＤ（Lightly Doped Drain）領域となる低濃度
不純物拡散層領域１１４、サイドウォール絶縁膜１１５
及びソース・ドレイン領域となる不純物拡散層領域１１
６を順次形成して第２のトランジスタ１２０を形成す
る。
【０００５】そしてこの後、配線パターンを形成し、ゲ
ート絶縁膜の厚さの異なる第１のトランジスタと第２の
トランジスタとを有する半導体装置が完成する。
ート絶縁膜の厚さの異なる第１のトランジスタと第２の
トランジスタとを有する半導体装置が完成する。
【０００６】
【発明が解決しようとする課題】上記した方法によれ
ば、ゲート絶縁膜を形成するのに熱酸化法を用いている
ことから、互いに厚さの異なるゲート絶縁膜を有する第
１及び第２のトランジスタを形成するには、一方のトラ
ンジスタを形成した後に、他方のトランジスタを形成し
なければならず、その製造工程が複雑になると云う問題
があった。また、第２のトランジスタを形成する際のゲ
ート電極或いはサイドウォール絶縁膜を形成するための
エッチング時に、マスクなどを設けなければ第１のトラ
ンジスタのゲート電極及びサイドウォール絶縁膜をオー
バーエッチングしてしまうと云う問題もあった。
ば、ゲート絶縁膜を形成するのに熱酸化法を用いている
ことから、互いに厚さの異なるゲート絶縁膜を有する第
１及び第２のトランジスタを形成するには、一方のトラ
ンジスタを形成した後に、他方のトランジスタを形成し
なければならず、その製造工程が複雑になると云う問題
があった。また、第２のトランジスタを形成する際のゲ
ート電極或いはサイドウォール絶縁膜を形成するための
エッチング時に、マスクなどを設けなければ第１のトラ
ンジスタのゲート電極及びサイドウォール絶縁膜をオー
バーエッチングしてしまうと云う問題もあった。
【０００７】本発明は、上記したような従来技術の問題
点に鑑みなされたものであり、その主な目的は、互いに
厚さの異なるゲート絶縁膜を有する２種類のトランジス
タを簡便かつ安定に製造することが可能な半導体装置の
製造方法を提供することにある。
点に鑑みなされたものであり、その主な目的は、互いに
厚さの異なるゲート絶縁膜を有する２種類のトランジス
タを簡便かつ安定に製造することが可能な半導体装置の
製造方法を提供することにある。
【０００８】
【課題を解決するための手段】上述した目的は本発明に
よれば、互いに厚さの異なるゲート絶縁膜を有する２種
類のトランジスタを有する半導体装置の製造方法であっ
て、一導電型の半導体基板上に第１の絶縁膜を形成する
過程と、前記第１の絶縁膜上に於ける第１のトランジス
タの形成領域にレジストを形成する過程と、前記第１の
絶縁膜上に於ける第２のトランジスタの形成領域にＳｉ
Ｏ2膜を成長させて前記第１の絶縁膜よりも厚い第２の
絶縁膜を形成する過程と、前記レジストを除去した後、
前記第１のトランジスタの形成領域に前記第１の絶縁膜
のみをゲート絶縁膜として第１のトランジスタを形成す
ると共に前記第２の絶縁膜が形成された領域に該第２の
絶縁膜をゲート絶縁膜として第２のトランジスタを形成
する過程とを有することを特徴とする半導体装置の製造
方法を提供することにより達成される。
よれば、互いに厚さの異なるゲート絶縁膜を有する２種
類のトランジスタを有する半導体装置の製造方法であっ
て、一導電型の半導体基板上に第１の絶縁膜を形成する
過程と、前記第１の絶縁膜上に於ける第１のトランジス
タの形成領域にレジストを形成する過程と、前記第１の
絶縁膜上に於ける第２のトランジスタの形成領域にＳｉ
Ｏ2膜を成長させて前記第１の絶縁膜よりも厚い第２の
絶縁膜を形成する過程と、前記レジストを除去した後、
前記第１のトランジスタの形成領域に前記第１の絶縁膜
のみをゲート絶縁膜として第１のトランジスタを形成す
ると共に前記第２の絶縁膜が形成された領域に該第２の
絶縁膜をゲート絶縁膜として第２のトランジスタを形成
する過程とを有することを特徴とする半導体装置の製造
方法を提供することにより達成される。
【０００９】
【作用】上述のように、レジストを用いた液相成長など
による成膜法、またはこれに熱酸化法を組み合わせて、
まず互いに厚さの異なる２種類のゲート絶縁膜を形成し
た後に各トランジスタを形成することで、各トランジス
タのゲート電極、サイドウォール絶縁膜等を共通に同時
に形成することができる。
による成膜法、またはこれに熱酸化法を組み合わせて、
まず互いに厚さの異なる２種類のゲート絶縁膜を形成し
た後に各トランジスタを形成することで、各トランジス
タのゲート電極、サイドウォール絶縁膜等を共通に同時
に形成することができる。
【００１０】
【実施例】以下、本発明の好適実施例を添付の図面につ
いて詳しく説明する。
いて詳しく説明する。
【００１１】図１〜図６は、本発明が適用された半導体
装置の製造手順を示す断面図である。この半導体装置
は、互いに厚さの異なるゲート絶縁膜を有する第１トラ
ンジスタ１０及び第２のトランジスタ２０が混在するも
のである。
装置の製造手順を示す断面図である。この半導体装置
は、互いに厚さの異なるゲート絶縁膜を有する第１トラ
ンジスタ１０及び第２のトランジスタ２０が混在するも
のである。
【００１２】まず、図１に示すように、シリコン基板１
上に、ＬＯＣＯＳ法により素子分離絶縁膜２と、素子分
離のための不純物拡散領域３とを形成した後に、熱酸化
法により第１のトランジスタ１０用のゲート絶縁膜とし
ての第１の絶縁膜４を形成する。ここで、この第１の絶
縁膜４の膜厚は、例えば５ｎｍ〜１５ｎｍ程度とする。
上に、ＬＯＣＯＳ法により素子分離絶縁膜２と、素子分
離のための不純物拡散領域３とを形成した後に、熱酸化
法により第１のトランジスタ１０用のゲート絶縁膜とし
ての第１の絶縁膜４を形成する。ここで、この第１の絶
縁膜４の膜厚は、例えば５ｎｍ〜１５ｎｍ程度とする。
【００１３】次に、図２に示すように、フォトリソグラ
フィ法によりレジスト５を第１トランジスタ１０が形成
されるべき部分に所望の形状に形成する。そして、図３
に示すように、ＳｉＯ2を過飽和に溶解したＨ2ＳｉＦ6
溶液２２が充填された容器２１にレジスト５を形成した
シリコン基板１を入れ、Ｈ2ＳｉＦ6溶液２２に侵漬す
る。そして、このＨ2ＳｉＦ6溶液２２にＨ3ＢＯ3を加え
る。するとＳｉＯ2を過飽和に溶解したＨ2ＳｉＦ6溶液
２２からＳｉＯ2がシリコン基板１上のレジスト５に被
覆されない部分に成長する（図４）。このとき、レジス
ト５上にはＳｉＯ2は成長せず、また成長してもレジス
ト５を除去する際に同時に取り除かれる。このようにし
てＳｉＯ2を所望の膜厚まで堆積させ、第２のトランジ
スタ２０のゲート絶縁膜としての第２の絶縁膜１１を形
成する。ここで、この第２の絶縁膜１１の膜厚は、例え
ば１５ｎｍ〜３０ｎｍ程度とする。
フィ法によりレジスト５を第１トランジスタ１０が形成
されるべき部分に所望の形状に形成する。そして、図３
に示すように、ＳｉＯ2を過飽和に溶解したＨ2ＳｉＦ6
溶液２２が充填された容器２１にレジスト５を形成した
シリコン基板１を入れ、Ｈ2ＳｉＦ6溶液２２に侵漬す
る。そして、このＨ2ＳｉＦ6溶液２２にＨ3ＢＯ3を加え
る。するとＳｉＯ2を過飽和に溶解したＨ2ＳｉＦ6溶液
２２からＳｉＯ2がシリコン基板１上のレジスト５に被
覆されない部分に成長する（図４）。このとき、レジス
ト５上にはＳｉＯ2は成長せず、また成長してもレジス
ト５を除去する際に同時に取り除かれる。このようにし
てＳｉＯ2を所望の膜厚まで堆積させ、第２のトランジ
スタ２０のゲート絶縁膜としての第２の絶縁膜１１を形
成する。ここで、この第２の絶縁膜１１の膜厚は、例え
ば１５ｎｍ〜３０ｎｍ程度とする。
【００１４】次に、容器２１からシリコン基板１を取り
出し、レジスト５を除去した後、洗浄することにより、
図５に示すように、第１の絶縁膜４をゲート絶縁膜とす
る第１のトランジスタ１０を形成するための素子領域９
と、第２の絶縁膜１１をゲート絶縁膜とする第２のトラ
ンジスタ２０を形成するための素子領域１９とが形成さ
れる。
出し、レジスト５を除去した後、洗浄することにより、
図５に示すように、第１の絶縁膜４をゲート絶縁膜とす
る第１のトランジスタ１０を形成するための素子領域９
と、第２の絶縁膜１１をゲート絶縁膜とする第２のトラ
ンジスタ２０を形成するための素子領域１９とが形成さ
れる。
【００１５】以下の工程は第１及び第２の素子領域９、
１９に対して共通して同時に行う。まず、各トランジス
タ１０、２０の閾値制御のための不純物をフォトリソグ
ラフィ法及びイオン注入法を用いて第１及び第２の素子
領域９、１９にそれぞれ導入し、閾値制御用不純物拡散
領域１３を形成する。次に、ゲート電極１４、トランジ
スタのＬＤＤ（Lightly Doped Drain）領域となる低濃
度不純物拡散領域１５、サイドウォール絶縁膜１６、ト
ランジスタのソース・ドレイン領域となる不純物拡散領
域１７を順次形成する（図６）。
１９に対して共通して同時に行う。まず、各トランジス
タ１０、２０の閾値制御のための不純物をフォトリソグ
ラフィ法及びイオン注入法を用いて第１及び第２の素子
領域９、１９にそれぞれ導入し、閾値制御用不純物拡散
領域１３を形成する。次に、ゲート電極１４、トランジ
スタのＬＤＤ（Lightly Doped Drain）領域となる低濃
度不純物拡散領域１５、サイドウォール絶縁膜１６、ト
ランジスタのソース・ドレイン領域となる不純物拡散領
域１７を順次形成する（図６）。
【００１６】このようにして、第１の素子領域９には比
較的薄いゲート絶縁膜（第１の絶縁膜４）を有する第１
のトランジスタ１０、第２の素子領域１９には比較的厚
いゲート絶縁膜（第２の絶縁膜１１）を有する第２のト
ランジスタが形成される。その後、配線パターンを形成
して半導体装置が完成する。
較的薄いゲート絶縁膜（第１の絶縁膜４）を有する第１
のトランジスタ１０、第２の素子領域１９には比較的厚
いゲート絶縁膜（第２の絶縁膜１１）を有する第２のト
ランジスタが形成される。その後、配線パターンを形成
して半導体装置が完成する。
【００１７】尚、本実施例では第２の絶縁膜を液相で成
長させたが、公知の気相成長法を用いても良い。また、
本実施例では第１の絶縁膜を熱酸化法により形成した
が、熱酸化法を用いず、例えば５ｎｍ〜１５ｎｍ程度の
膜厚となるようにＳｉＯ2膜を液相などで成長させ、そ
の後レジストを形成して第２の絶縁膜を成長させるよう
にしても良い。
長させたが、公知の気相成長法を用いても良い。また、
本実施例では第１の絶縁膜を熱酸化法により形成した
が、熱酸化法を用いず、例えば５ｎｍ〜１５ｎｍ程度の
膜厚となるようにＳｉＯ2膜を液相などで成長させ、そ
の後レジストを形成して第２の絶縁膜を成長させるよう
にしても良い。
【００１８】
【発明の効果】以上説明したように本発明によれば、半
導体基板上に第１の絶縁膜を形成し、その絶縁膜上に於
ける一方の種類のトランジスタのゲート絶縁膜をなす部
分にレジストを形成した後、レジストに被覆されない部
分にＳｉＯ2膜を成長させて第１の絶縁膜よりも厚い第
２の絶縁膜を形成した後にこれら第１の絶縁膜及び第２
の絶縁膜をゲート絶縁膜とする２種類のトランジスタを
形成することで、各トランジスタのゲート電極、サイド
ウォール絶縁膜等を共通に同時に形成することができる
ことから、ゲート電極或いはサイドウォール絶縁膜をオ
ーバーエッチングすることなく２種類のトランジスタを
簡便かつ安定に製造することができる。
導体基板上に第１の絶縁膜を形成し、その絶縁膜上に於
ける一方の種類のトランジスタのゲート絶縁膜をなす部
分にレジストを形成した後、レジストに被覆されない部
分にＳｉＯ2膜を成長させて第１の絶縁膜よりも厚い第
２の絶縁膜を形成した後にこれら第１の絶縁膜及び第２
の絶縁膜をゲート絶縁膜とする２種類のトランジスタを
形成することで、各トランジスタのゲート電極、サイド
ウォール絶縁膜等を共通に同時に形成することができる
ことから、ゲート電極或いはサイドウォール絶縁膜をオ
ーバーエッチングすることなく２種類のトランジスタを
簡便かつ安定に製造することができる。
【図１】図２〜図６と共に本発明が適用された半導体装
置の製造手順を示す断面図である。
置の製造手順を示す断面図である。
【図２】図１、図３〜図６と共に本発明が適用された半
導体装置の製造手順を示す断面図である。
導体装置の製造手順を示す断面図である。
【図３】図１、図２、図４〜図６と共に本発明が適用さ
れた半導体装置の製造手順を示す断面図である。
れた半導体装置の製造手順を示す断面図である。
【図４】図１〜図３、図５、図６と共に本発明が適用さ
れた半導体装置の製造手順を示す断面図である。
れた半導体装置の製造手順を示す断面図である。
【図５】図１〜図４、図６と共に本発明が適用された半
導体装置の製造手順を示す断面図である。
導体装置の製造手順を示す断面図である。
【図６】図１〜図５と共に本発明が適用された半導体装
置の製造手順を示す断面図である。
置の製造手順を示す断面図である。
【図７】図８〜図１０と共に従来の半導体装置の製造手
順を示す断面図である。
順を示す断面図である。
【図８】図７、図９、図１０と共に従来の半導体装置の
製造手順を示す断面図である。
製造手順を示す断面図である。
【図９】図７、図８、図１０と共に従来の半導体装置の
製造手順を示す断面図である。
製造手順を示す断面図である。
【図１０】図７〜図９と共に従来の半導体装置の製造手
順を示す断面図である。
順を示す断面図である。
１ シリコン基板 ２ 素子分離絶縁膜 ３ 不純物拡散領域 ４ 第１の絶縁膜 ５ レジスト ９ 第１の素子領域 １０ 第１のトランジスタ １１ 第２の絶縁膜 １３ 閾値制御用不純物拡散領域 １４ ゲート電極 １５ 低濃度不純物拡散領域 １６ サイドウォール絶縁膜 １７ 不純物拡散領域 １９ 第２の素子領域 ２０ 第２のトランジスタ ２１ 容器 ２２ Ｈ2ＳｉＦ6溶液 １０１ シリコン基板 １０２ 素子分離絶縁膜 １０３ 不純物拡散領域 １０４ ゲート絶縁膜 １０５ 閾値制御用不純物拡散領域 １０６ ゲート電極 １０７ 低濃度不純物拡散領域 １０８ サイドウォール絶縁膜 １０９ 不純物拡散領域 １１０ 第１のトランジスタ １１１ ゲート絶縁膜 １１２ 閾値制御用不純物拡散領域 １１３ ゲート電極 １１４ 低濃度不純物拡散層領域 １１５ サイドウォール絶縁膜 １１６ 不純物拡散層領域 １２０ 第２のトランジスタ
Claims (3)
- 【請求項１】 互いに厚さの異なるゲート絶縁膜を有
する２種類のトランジスタを有する半導体装置の製造方
法であって、 一導電型の半導体基板上に第１の絶縁膜を形成する過程
と、 前記第１の絶縁膜上に於ける第１のトランジスタの形成
領域にレジストを形成する過程と、 前記第１の絶縁膜上に於ける第２のトランジスタの形成
領域にＳｉＯ2膜を成長させて前記第１の絶縁膜よりも
厚い第２の絶縁膜を形成する過程と、 前記レジストを除去した後、前記第１のトランジスタの
形成領域に前記第１の絶縁膜のみをゲート絶縁膜として
第１のトランジスタを形成すると共に前記第２の絶縁膜
が形成された領域に該第２の絶縁膜をゲート絶縁膜とし
て第２のトランジスタを形成する過程とを有することを
特徴とする半導体装置の製造方法。 - 【請求項２】 前記ＳｉＯ2膜を成長させて第２の絶
縁膜を形成する過程が、ＳｉＯ2を過飽和に溶解したＨ2
ＳｉＦ6溶液にＨ3ＢＯ3を添加し、前記半導体基板を侵
漬することにより、前記第２のトランジスタの形成領域
に液相でＳｉＯ2を析出させる過程を有することを特徴
とする請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記第１の絶縁膜を熱酸化法により形
成することを特徴とする請求項１若しくは請求項２に記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5092157A JPH06283676A (ja) | 1993-03-26 | 1993-03-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5092157A JPH06283676A (ja) | 1993-03-26 | 1993-03-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06283676A true JPH06283676A (ja) | 1994-10-07 |
Family
ID=14046595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5092157A Withdrawn JPH06283676A (ja) | 1993-03-26 | 1993-03-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06283676A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173642A (ja) * | 2000-12-05 | 2006-06-29 | Seiko Instruments Inc | 半導体装置とその製造方法 |
-
1993
- 1993-03-26 JP JP5092157A patent/JPH06283676A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173642A (ja) * | 2000-12-05 | 2006-06-29 | Seiko Instruments Inc | 半導体装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980033016A (ko) | 반도체 집적 회로 제조 방법 | |
| US4923826A (en) | Method for forming dielectrically isolated transistor | |
| JPH02222161A (ja) | 半導体装置の製造方法 | |
| JP3658215B2 (ja) | 半導体素子の製造方法 | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| EP0233791A2 (en) | Insulated gate field effect transistor and method of manufacture thereof | |
| JPH06342911A (ja) | 半導体装置の製造方法 | |
| US6194319B1 (en) | Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings | |
| JPH05304202A (ja) | 半導体装置の製造方法 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| EP0601723A2 (en) | Integrated circuit fabrication | |
| JP3125429B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| KR100253268B1 (ko) | 반도체 소자 절연방법 | |
| JPH06132292A (ja) | 半導体装置及びその製造方法 | |
| KR950003900B1 (ko) | Soi 구조의 반도체 장치 제조 방법 | |
| KR0123842B1 (ko) | 반도체 집적회로의 분리영역 제조방법 | |
| JPS6097662A (ja) | 半導体装置の製造方法 | |
| JPH0217931B2 (ja) | ||
| JP2002118262A (ja) | 半導体装置及びその製造方法 | |
| JPH05335407A (ja) | 半導体装置の製造方法 | |
| KR0183971B1 (ko) | 반도체소자 분리방법 | |
| JPH05304203A (ja) | 半導体装置の製造方法 | |
| JPS5922343A (ja) | 半導体装置の製造方法 | |
| JPS63170922A (ja) | 配線方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |