JPH06283964A - 平滑回路 - Google Patents
平滑回路Info
- Publication number
- JPH06283964A JPH06283964A JP6628193A JP6628193A JPH06283964A JP H06283964 A JPH06283964 A JP H06283964A JP 6628193 A JP6628193 A JP 6628193A JP 6628193 A JP6628193 A JP 6628193A JP H06283964 A JPH06283964 A JP H06283964A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- transistor
- output
- input
- wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【構成】 入力波がハイレベルからローレベルに移行す
ると、コンデンサＣ１が充電され、定電流源２４の出力
電流Ｉ１がトランジスタ２０および２２を流れるととも
に、トランジスタ２６のベースからも引き込まれる。し
たがって、コンデンサＣ１の容量に応じて出力波が平滑
される。また、入力波がローレベルからハイレベルに移
行すると、トランジスタ１６，２０および２２が導通す
るため、トランジスタ２６は導通しなくなり、これによ
ってコンデンサＣ２が充電される。したがって、定電流
源３２の出力電流Ｉ２がトランジスタ３０および３４を
導通し、コンデンサＣ２の容量に応じて出力が変化す
る。すなわち、出力波が平滑される。 【効果】 小容量のコンデンサで時定数を大きくするこ
とができ、かつ立ち上がりおよび立ち下がりの時定数を
別々に制御できる。
ると、コンデンサＣ１が充電され、定電流源２４の出力
電流Ｉ１がトランジスタ２０および２２を流れるととも
に、トランジスタ２６のベースからも引き込まれる。し
たがって、コンデンサＣ１の容量に応じて出力波が平滑
される。また、入力波がローレベルからハイレベルに移
行すると、トランジスタ１６，２０および２２が導通す
るため、トランジスタ２６は導通しなくなり、これによ
ってコンデンサＣ２が充電される。したがって、定電流
源３２の出力電流Ｉ２がトランジスタ３０および３４を
導通し、コンデンサＣ２の容量に応じて出力が変化す
る。すなわち、出力波が平滑される。 【効果】 小容量のコンデンサで時定数を大きくするこ
とができ、かつ立ち上がりおよび立ち下がりの時定数を
別々に制御できる。
Description
【０００１】
【産業上の利用分野】この発明は、平滑回路に関し、特
にたとえば矩形波を平滑する際に用いられる平滑回路に
関する。
にたとえば矩形波を平滑する際に用いられる平滑回路に
関する。
【０００２】
【従来の技術】図３および図４を参照して、従来はミラ
ー積分回路１を平滑回路として用いていた。すなわち、
入力インピーダンスを無限大とし、出力インピーダンス
をゼロとすると、入力電流Ｉは次のようになる。
ー積分回路１を平滑回路として用いていた。すなわち、
入力インピーダンスを無限大とし、出力インピーダンス
をゼロとすると、入力電流Ｉは次のようになる。
【０００３】
【数１】
【０００４】ここで、アンプ２の増幅率を−Ａとする
と、Ｖ0 ＝−ＡＶi より
と、Ｖ0 ＝−ＡＶi より
【０００５】
【数２】
【０００６】となる。数２より図３のミラー積分回路１
は図４に示す回路１と等価となり、コンデンサＣの容量
が（１＋Ａ）倍される。したがって、時定数が大きくな
り、平滑回路として用いることができた。
は図４に示す回路１と等価となり、コンデンサＣの容量
が（１＋Ａ）倍される。したがって、時定数が大きくな
り、平滑回路として用いることができた。
【０００７】
【発明が解決しようとする課題】しかし、アンプ２の増
幅率Ａが小さいと十分な時定数が得られないので、この
場合には、コンデンサＣ３の容量を大きくするか、ある
いは別のコンデンサを追加することが考えられるが、Ｉ
Ｃ内でこのミラー積分回路１を使用するときは、あまり
容量を大きくとれないため、外付けのコンデンサが必要
となる。しかも、入力矩形波の立ち上がりおよび立ち下
がりの時定数を別々に制御することはできない。
幅率Ａが小さいと十分な時定数が得られないので、この
場合には、コンデンサＣ３の容量を大きくするか、ある
いは別のコンデンサを追加することが考えられるが、Ｉ
Ｃ内でこのミラー積分回路１を使用するときは、あまり
容量を大きくとれないため、外付けのコンデンサが必要
となる。しかも、入力矩形波の立ち上がりおよび立ち下
がりの時定数を別々に制御することはできない。
【０００８】それゆえに、この発明の主たる目的は、小
容量のコンデンサで時定数を大きくすることができ、か
つ容量の立ち上がりおよび立ち下がりの時定数を別々に
制御できる平滑回路を提供することである。
容量のコンデンサで時定数を大きくすることができ、か
つ容量の立ち上がりおよび立ち下がりの時定数を別々に
制御できる平滑回路を提供することである。
【０００９】
【課題を解決するための手段】この発明は、複数段目の
トランジスタのベース・コレクタ間にコンデンサを介挿
した第１および第２の多段ダーリントン回路を接続し、
それぞれによって入力波形の立ち上がりおよび立ち下が
りを平滑するようにした、平滑回路である。
トランジスタのベース・コレクタ間にコンデンサを介挿
した第１および第２の多段ダーリントン回路を接続し、
それぞれによって入力波形の立ち上がりおよび立ち下が
りを平滑するようにした、平滑回路である。
【００１０】
【作用】入力波形がハイレベルからローレベルに移行し
たときは、第１のダーリントン回路の第１段目のトラン
ジスタが導通しなくなる。したがって、たとえば第２段
目のトランジスタのベース・コレクタ間に介挿されたコ
ンデンサにたとえばバイアス電流が流れ、これに基づい
て出力波形が平滑される。一方、入力波形がローレベル
からハイレベルに移行したときには、第２のダーリント
ン回路の第１段目のトランジスタが導通しなくなる。し
たがって、上述と同様に第２のダーリントン回路の第２
段目の配置されたトランジスタのベース・コレクタ間に
介挿されたコンデンサにバイアス電流が流れ、これに基
づいて出力波形が平滑される。
たときは、第１のダーリントン回路の第１段目のトラン
ジスタが導通しなくなる。したがって、たとえば第２段
目のトランジスタのベース・コレクタ間に介挿されたコ
ンデンサにたとえばバイアス電流が流れ、これに基づい
て出力波形が平滑される。一方、入力波形がローレベル
からハイレベルに移行したときには、第２のダーリント
ン回路の第１段目のトランジスタが導通しなくなる。し
たがって、上述と同様に第２のダーリントン回路の第２
段目の配置されたトランジスタのベース・コレクタ間に
介挿されたコンデンサにバイアス電流が流れ、これに基
づいて出力波形が平滑される。
【００１１】
【発明の効果】この発明によれば、２つのダーリントン
回路を用いているので、小容量のコンデンサで時定数を
大きくすることができ、しかも入力波形の立ち上がりお
よび立ち下がりの時定数を別々に制御することができ
る。この発明の上述の目的，その他の目的，特徴および
利点は、図面を参照して行う以下の実施例の詳細な説明
から一層明らかとなろう。
回路を用いているので、小容量のコンデンサで時定数を
大きくすることができ、しかも入力波形の立ち上がりお
よび立ち下がりの時定数を別々に制御することができ
る。この発明の上述の目的，その他の目的，特徴および
利点は、図面を参照して行う以下の実施例の詳細な説明
から一層明らかとなろう。
【００１２】
【実施例】図１を参照して、この実施例の平滑回路１０
は、２つのダーリントン回路１２および１４を含む。こ
のうち、ダーリントン回路１２の第１段目にはＮＰＮト
ランジスタ１６が設けられており、このベースに入力端
子１８が接続されている。ＮＰＮトランジスタ１６のコ
レクタは第２段目のＰＮＰトランジスタ２０のベースと
接続されており、ＮＰＮトランジスタ１６のエミッタ
は、第３段目のＮＰＮトランジスタ２２のエミッタ，定
電流源２４の入力側およびダーリントン回路１４の第１
段目のＰＮＰトランジスタ２６のベースと接続されてい
る。なお、定電流源２４の出力側は接地されている。ま
た、ＰＮＰトランジスタ２０のエミッタはＮＰＮトラン
ジスタ２２のコレクタと接続されており、ここにバイア
スＶCCが印加されている。ＰＮＰトランジスタ２０のコ
レクタはＮＰＮトランジスタ２２のベースと接続されて
おり、ＰＮＰトランジスタ２０のベース・コレクタ間に
コンデンサＣ１が介挿されている。
は、２つのダーリントン回路１２および１４を含む。こ
のうち、ダーリントン回路１２の第１段目にはＮＰＮト
ランジスタ１６が設けられており、このベースに入力端
子１８が接続されている。ＮＰＮトランジスタ１６のコ
レクタは第２段目のＰＮＰトランジスタ２０のベースと
接続されており、ＮＰＮトランジスタ１６のエミッタ
は、第３段目のＮＰＮトランジスタ２２のエミッタ，定
電流源２４の入力側およびダーリントン回路１４の第１
段目のＰＮＰトランジスタ２６のベースと接続されてい
る。なお、定電流源２４の出力側は接地されている。ま
た、ＰＮＰトランジスタ２０のエミッタはＮＰＮトラン
ジスタ２２のコレクタと接続されており、ここにバイア
スＶCCが印加されている。ＰＮＰトランジスタ２０のコ
レクタはＮＰＮトランジスタ２２のベースと接続されて
おり、ＰＮＰトランジスタ２０のベース・コレクタ間に
コンデンサＣ１が介挿されている。
【００１３】ダーリントン回路１４の第１段目に配置さ
れたＰＮＰトランジスタ２６のエミッタは、出力端子２
８，第３段目のＰＮＰトランジスタ３０のエミッタおよ
び定電流源３２の出力側と接続されており、ＰＮＰトラ
ンジスタ２６のコレクタは第２段目のＮＰＮトランジス
タ３４のベースと接続されている。なお、定電流源３２
の入力側にはバイアスＶCCがかかっている。また、ＮＰ
Ｎトランジスタ３４のコレクタはＰＮＰトランジスタ３
０のベースに接続されており、ＮＰＮトランジスタ３４
のベース・コレクタ間にはコンデンサＣ２が介挿されて
いる。さらに、ＮＰＮトランジスタ３０のコレクタおよ
びＮＰＮトランジスタ３４のエミッタは接地されてい
る。
れたＰＮＰトランジスタ２６のエミッタは、出力端子２
８，第３段目のＰＮＰトランジスタ３０のエミッタおよ
び定電流源３２の出力側と接続されており、ＰＮＰトラ
ンジスタ２６のコレクタは第２段目のＮＰＮトランジス
タ３４のベースと接続されている。なお、定電流源３２
の入力側にはバイアスＶCCがかかっている。また、ＮＰ
Ｎトランジスタ３４のコレクタはＰＮＰトランジスタ３
０のベースに接続されており、ＮＰＮトランジスタ３４
のベース・コレクタ間にはコンデンサＣ２が介挿されて
いる。さらに、ＮＰＮトランジスタ３０のコレクタおよ
びＮＰＮトランジスタ３４のエミッタは接地されてい
る。
【００１４】入力端子１８には図２（Ａ）に示すような
矩形波が入力され、出力端子２８からは図２（Ｂ）に示
すような波形が出力される。入力波がハイレベルからロ
ーレベルに移行した場合は、ＮＰＮトランジスタ１６が
導通しなくなり、コンデンサＣ１にかかる電圧が大きく
なるので、コンデンサＣ１は充電される。コンデンサＣ
１を流れる電流をＩC1、定電流源２４から出力される電
流をＩ１、ＮＰＮトランジスタおよびＰＮＰトランジス
タの電流増幅率をそれぞれβN およびβP とすると、Ｉ
C1の最大値は
矩形波が入力され、出力端子２８からは図２（Ｂ）に示
すような波形が出力される。入力波がハイレベルからロ
ーレベルに移行した場合は、ＮＰＮトランジスタ１６が
導通しなくなり、コンデンサＣ１にかかる電圧が大きく
なるので、コンデンサＣ１は充電される。コンデンサＣ
１を流れる電流をＩC1、定電流源２４から出力される電
流をＩ１、ＮＰＮトランジスタおよびＰＮＰトランジス
タの電流増幅率をそれぞれβN およびβP とすると、Ｉ
C1の最大値は
【００１５】
【数３】
【００１６】より、
【００１７】
【数４】
【００１８】となる。ここで、入力波のハイレベルとロ
ーレベルとの電位差をΔＶとすると、コンデンサＣ１を
充電するのに必要な時間ｔd1は
ーレベルとの電位差をΔＶとすると、コンデンサＣ１を
充電するのに必要な時間ｔd1は
【００１９】
【数５】
【００２０】となる。ここで、Ｃ１＝１０（ＰＦ），Ｉ
１＝１０（μＡ），ΔＶ＝５００（ｍＶ）およびβN ＝
βP ＝１００とすると、ｔd ＝５×１０-3（sec ）とな
り、小容量のコンデンサで時定数を大きくすることがで
きる。したがって、充電当初はＰＮＰトランジスタ２０
およびＮＰＮトランジスタ２２が導通状態となり、ＮＰ
Ｎトランジスタ２２を介して定電流源２４に電流Ｉ１が
流れ込むが、コンデンサＣ１に電荷が蓄積されるに従っ
て、ＮＰＮトランジスタ２２のベース電流が小さくなる
ため、ＮＰＮトランジスタ２２の導通量は小さくなる。
残りの電流は定電流源３２およびＰＮＰトランジスタ２
６を介して定電流源２４に流れ込む。このため、入力波
のローレベル期間出力波は図２（Ｂ）に示すように弓状
に立ち上がる。
１＝１０（μＡ），ΔＶ＝５００（ｍＶ）およびβN ＝
βP ＝１００とすると、ｔd ＝５×１０-3（sec ）とな
り、小容量のコンデンサで時定数を大きくすることがで
きる。したがって、充電当初はＰＮＰトランジスタ２０
およびＮＰＮトランジスタ２２が導通状態となり、ＮＰ
Ｎトランジスタ２２を介して定電流源２４に電流Ｉ１が
流れ込むが、コンデンサＣ１に電荷が蓄積されるに従っ
て、ＮＰＮトランジスタ２２のベース電流が小さくなる
ため、ＮＰＮトランジスタ２２の導通量は小さくなる。
残りの電流は定電流源３２およびＰＮＰトランジスタ２
６を介して定電流源２４に流れ込む。このため、入力波
のローレベル期間出力波は図２（Ｂ）に示すように弓状
に立ち上がる。
【００２１】一方、入力波がローレベルからハイレベル
に移行したときは、コンデンサＣ１は放電する。このと
きの放電電流ＩC1の最大値を求めると、
に移行したときは、コンデンサＣ１は放電する。このと
きの放電電流ＩC1の最大値を求めると、
【００２２】
【数６】
【００２３】より、
【００２４】
【数７】
【００２５】となり、充電のときよりも十分大きい電流
が流れるので、比較的短時間で放電される。したがっ
て、ハイレベル期間はＰＮＰトランジスタ２６が非導通
状態となり、コンデンサＣ３にかかる電圧が大きくな
り、コンデンサＣ２が充電される。コンデンサＣ２を流
れる電流をＩC2、定電流源３２から出力される電流をＩ
２とすると、上述と同様にＩC2の最大値は
が流れるので、比較的短時間で放電される。したがっ
て、ハイレベル期間はＰＮＰトランジスタ２６が非導通
状態となり、コンデンサＣ３にかかる電圧が大きくな
り、コンデンサＣ２が充電される。コンデンサＣ２を流
れる電流をＩC2、定電流源３２から出力される電流をＩ
２とすると、上述と同様にＩC2の最大値は
【００２６】
【数８】
【００２７】となり、コンデンサＣ２を充電するのに必
要な時間ｔd2は
要な時間ｔd2は
【００２８】
【数９】
【００２９】となる。したがって、小容量のコンデンサ
で時定数を大きくすることができる。これより、上述と
同様に充電当初はＰＮＰトランジスタ３０およびＮＰＮ
トランジスタ３４が導通状態となり、定電流源３２から
の電流Ｉ２が全て両トランジスタ３０および３４を流れ
るが、コンデンサＣ２が充電されるにつれて導通量は小
さくなる。このため、残りの電流は出力端子２８から出
力され、入力波のハイレベル期間出力波は図２（Ｂ）に
示すように弓状に立ち下がる。なお、入力波がハイレベ
ルからローレベルに移行したときの放電電流ＩC2の最大
値は
で時定数を大きくすることができる。これより、上述と
同様に充電当初はＰＮＰトランジスタ３０およびＮＰＮ
トランジスタ３４が導通状態となり、定電流源３２から
の電流Ｉ２が全て両トランジスタ３０および３４を流れ
るが、コンデンサＣ２が充電されるにつれて導通量は小
さくなる。このため、残りの電流は出力端子２８から出
力され、入力波のハイレベル期間出力波は図２（Ｂ）に
示すように弓状に立ち下がる。なお、入力波がハイレベ
ルからローレベルに移行したときの放電電流ＩC2の最大
値は
【００３０】
【数１０】
【００３１】となるので短期間で放電される。以上よ
り、出力波形は図２（Ａ）に示す入力波形に対して平滑
されるが、コンデンサＣ１およびＣ２の容量を変えるこ
とによって、立ち上がりと立ち下がりの時定数を別々に
制御できることは明らかであろう。
り、出力波形は図２（Ａ）に示す入力波形に対して平滑
されるが、コンデンサＣ１およびＣ２の容量を変えるこ
とによって、立ち上がりと立ち下がりの時定数を別々に
制御できることは明らかであろう。
【図１】この発明の一実施例を示す回路図である。
【図２】（Ａ）は入力波であり、（Ｂ）は出力波であ
る。
る。
【図３】従来技術を示す回路図である。
【図４】図３に示す回路の等価回路図である。
１０ …平滑回路 １２，１４ …ダーリントン回路 １６，２０，３４ …ＮＰＮトランジスタ ２２，２６，３０ …ＰＮＰトランジスタ ２４，３２ …定電流源
Claims (1)
- 【請求項１】複数段目のトランジスタのベース・コレク
タ間にコンデンサを介挿した第１および第２の多段ダー
リントン回路を接続し、それぞれによって入力波形の立
ち上がりおよび立ち下がりを平滑するようにした、平滑
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5066281A JP2994904B2 (ja) | 1993-03-25 | 1993-03-25 | 平滑回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5066281A JP2994904B2 (ja) | 1993-03-25 | 1993-03-25 | 平滑回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283964A true JPH06283964A (ja) | 1994-10-07 |
| JP2994904B2 JP2994904B2 (ja) | 1999-12-27 |
Family
ID=13311297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5066281A Expired - Fee Related JP2994904B2 (ja) | 1993-03-25 | 1993-03-25 | 平滑回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2994904B2 (ja) |
-
1993
- 1993-03-25 JP JP5066281A patent/JP2994904B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2994904B2 (ja) | 1999-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0442492B1 (en) | Active filter | |
| JPS614310A (ja) | レベルシフト回路 | |
| JP2608551B2 (ja) | 高周波差動増幅段およびこの増幅段を具える増幅器 | |
| US4283683A (en) | Audio bridge circuit | |
| JP2707461B2 (ja) | 波形整形回路 | |
| EP0196883B1 (en) | Active filter circuits | |
| JP2994904B2 (ja) | 平滑回路 | |
| US4598213A (en) | Bipolar transient driver | |
| US4280103A (en) | Multistage transistor amplifier | |
| JP3128315B2 (ja) | 差動増幅回路 | |
| US6744306B2 (en) | Filter circuit | |
| JP3148469B2 (ja) | フィルタ回路 | |
| JP2821612B2 (ja) | 出力回路 | |
| JP2595732B2 (ja) | Ａｍ検波回路 | |
| JP2687480B2 (ja) | ドライブ回路 | |
| JPH0113480Y2 (ja) | ||
| JPH0562842B2 (ja) | ||
| JPS635433Y2 (ja) | ||
| JP3837263B2 (ja) | 半導体集積回路 | |
| JPS6122484B2 (ja) | ||
| JPS63245004A (ja) | 低周波増幅回路 | |
| JPH0389711A (ja) | フィルタ回路 | |
| JPH069020B2 (ja) | 基準電圧発生回路 | |
| JPS6258566B2 (ja) | ||
| JPH03154510A (ja) | フィルタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991005 |
|
| LAPS | Cancellation because of no payment of annual fees |