JPH0628862Y2 - ピ−クabl回路 - Google Patents
ピ−クabl回路Info
- Publication number
- JPH0628862Y2 JPH0628862Y2 JP1986083976U JP8397686U JPH0628862Y2 JP H0628862 Y2 JPH0628862 Y2 JP H0628862Y2 JP 1986083976 U JP1986083976 U JP 1986083976U JP 8397686 U JP8397686 U JP 8397686U JP H0628862 Y2 JPH0628862 Y2 JP H0628862Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- peak
- voltage
- output
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Receiver Circuits (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、テレビ受像機,ビデオプロジェクター等に使
用されるピークABL回路に関する。
用されるピークABL回路に関する。
本考案はピークABL回路に関し、所定の不感領域を有
する回路を挿入することによって応答特性を変更するこ
となく、画面の安定性を向上できるようにしたものであ
る。
する回路を挿入することによって応答特性を変更するこ
となく、画面の安定性を向上できるようにしたものであ
る。
テレビ受像機等において、入力映像信号のピーク値に応
じて映像信号の利得制御を行うピークABLが行われて
いる。すなわち第3図において入力端子(31)に供給され
た映像信号Vinが利得制御回路(32)に供給され、この制
御回路(32)からの信号が映像出力回路(33)を通じて陰極
線管(CRT)(34)に供給される。そして制御回路(32)
からの信号がピークABL回路(35)に供給され、検出さ
れた利得制御信号VGが加算器(36)に供給されると共
に、いわゆるピクチャーコントロール用に電圧源(37)か
らの信号が抵抗器(38)を通じて加算器(36)に供給され、
この加算された信号が利得制御回路(32)に供給される。
じて映像信号の利得制御を行うピークABLが行われて
いる。すなわち第3図において入力端子(31)に供給され
た映像信号Vinが利得制御回路(32)に供給され、この制
御回路(32)からの信号が映像出力回路(33)を通じて陰極
線管(CRT)(34)に供給される。そして制御回路(32)
からの信号がピークABL回路(35)に供給され、検出さ
れた利得制御信号VGが加算器(36)に供給されると共
に、いわゆるピクチャーコントロール用に電圧源(37)か
らの信号が抵抗器(38)を通じて加算器(36)に供給され、
この加算された信号が利得制御回路(32)に供給される。
この装置において、ピークABL回路(35)は、ピーク値
を検出して制御を行う性格上、制御の起動の応答が速
く、解除が遅くなるように設計される。しかしその場合
に、解除をあまり遅くすると、信号の切換時等に前の画
面の制御が残留して明暗が不自然な期間が長くなってし
まうおそれがあり、解除を極端に遅くすることはできな
い。このため通常数フレーム程度で解除が行われるよう
に回路の設計が行われるが、その結果検出出力にいわゆ
るサグが発生し、次のような欠点が生じることになっ
た。
を検出して制御を行う性格上、制御の起動の応答が速
く、解除が遅くなるように設計される。しかしその場合
に、解除をあまり遅くすると、信号の切換時等に前の画
面の制御が残留して明暗が不自然な期間が長くなってし
まうおそれがあり、解除を極端に遅くすることはできな
い。このため通常数フレーム程度で解除が行われるよう
に回路の設計が行われるが、その結果検出出力にいわゆ
るサグが発生し、次のような欠点が生じることになっ
た。
すなわち第4図に示すように画面の途中に高輝度の部分
があった場合に、この部分で映像信号の利得が低下さ
れ、その後1フィールド期間で解除が進み利得が多少上
昇された所で再び利得が低下されるために、図中に示す
ように画面の高輝度部分より下側の背景の輝度が上側よ
り暗く表示され、垂直方向の輝度むらが発生する。
があった場合に、この部分で映像信号の利得が低下さ
れ、その後1フィールド期間で解除が進み利得が多少上
昇された所で再び利得が低下されるために、図中に示す
ように画面の高輝度部分より下側の背景の輝度が上側よ
り暗く表示され、垂直方向の輝度むらが発生する。
また1フレームの一方のフィールドのみにピークが存在
するような信号、例えばVIRSがピークABL回路(35)で
検出されると、第5図に示すように1フレーム周期の鋸
歯状の制御信号が形成され、この信号で制御が行われる
とフレーム周期のフリッカーが発生してしまう。
するような信号、例えばVIRSがピークABL回路(35)で
検出されると、第5図に示すように1フレーム周期の鋸
歯状の制御信号が形成され、この信号で制御が行われる
とフレーム周期のフリッカーが発生してしまう。
従って上述の装置では、映像信号の内容によって輝度む
らやフリッターが発生するなどのおそれがあった。
らやフリッターが発生するなどのおそれがあった。
以上述べたように従来の技術では、解除を速めた場合に
画面に輝度むらやフリッカーが発生するおそれがあるな
どの問題点があった。
画面に輝度むらやフリッカーが発生するおそれがあるな
どの問題点があった。
本考案は、入力映像信号のピーク値を検出し、この検出
されたピーク値を所定の応答特性を有する回路(抵抗器
(4)(5),演算増幅器(6),コンデンサ(8)を介して取出し
て映像信号の利得制御を行うようにしたピークABL回
路において、上記所定の応答特性を有する回路の出力側
に所定の不感領域の設けられた回路(ダイオード(9)(1
0))を挿入したことを特徴とするピークABL回路であ
る。
されたピーク値を所定の応答特性を有する回路(抵抗器
(4)(5),演算増幅器(6),コンデンサ(8)を介して取出し
て映像信号の利得制御を行うようにしたピークABL回
路において、上記所定の応答特性を有する回路の出力側
に所定の不感領域の設けられた回路(ダイオード(9)(1
0))を挿入したことを特徴とするピークABL回路であ
る。
これによれば、不感領域を有する回路を挿入したことに
よって検出出力のサグが除去され、これによって起動及
び解除の応答特性を変更することなく、ピークABL動
作時の画質を安定に保つことができる。
よって検出出力のサグが除去され、これによって起動及
び解除の応答特性を変更することなく、ピークABL動
作時の画質を安定に保つことができる。
第1図において、入力映像信号Vinの供給される入力端
子(1)がnpnトランジスタ(2)のベースに接続され、こ
のトランジスタ(2)のコレクタが電源端子(3)に接続され
エミッタが抵抗器(4)を通じて接地されると共に、この
エミッタが抵抗器(5)を通じて演算増幅器(6)の反転入力
に接続される。この増幅器(6)の非反転入力には参照電
圧Vrefの電圧源(7)が接続される。また増幅器(6)の出
力がコンデンサ(8)を通じて増幅器(6)の反転入力に接続
される。さらに増幅器(6)の出力が互いに逆方向に接続
されたダイオード(9)(10)の並列回路を通じてコンデン
サ(11)の一端に接続され、このコンデンサ(11)の他端が
接地される。そしてこのコンデンサ(11)の一端がpnp
トランジスタ(12)のベースに接続され、このトランジス
タ(12)のコレクタが接地されると共に、ピクチャーコン
トロール用の電圧源(13)が抵抗器(14)を通じてトランジ
スタ(12)のエミッタに接続され、このトランジスタ(12)
のエミッタが利得制御回路(図示せず)に接続される出
力端子(15)に接続される。
子(1)がnpnトランジスタ(2)のベースに接続され、こ
のトランジスタ(2)のコレクタが電源端子(3)に接続され
エミッタが抵抗器(4)を通じて接地されると共に、この
エミッタが抵抗器(5)を通じて演算増幅器(6)の反転入力
に接続される。この増幅器(6)の非反転入力には参照電
圧Vrefの電圧源(7)が接続される。また増幅器(6)の出
力がコンデンサ(8)を通じて増幅器(6)の反転入力に接続
される。さらに増幅器(6)の出力が互いに逆方向に接続
されたダイオード(9)(10)の並列回路を通じてコンデン
サ(11)の一端に接続され、このコンデンサ(11)の他端が
接地される。そしてこのコンデンサ(11)の一端がpnp
トランジスタ(12)のベースに接続され、このトランジス
タ(12)のコレクタが接地されると共に、ピクチャーコン
トロール用の電圧源(13)が抵抗器(14)を通じてトランジ
スタ(12)のエミッタに接続され、このトランジスタ(12)
のエミッタが利得制御回路(図示せず)に接続される出
力端子(15)に接続される。
この回路において、入力信号Vinに対応するトランジス
タ(2)のエミッタの電位がVrefを越えると、電流I1が
矢印で示すように流れ は抵抗器(5)の抵抗値)、増幅器(6)の出力の電位V1が
下がり始める。そしてコンデンサ(11)の一端の電位をV
2,ダイオード(10)の順方向降下電圧をVD2としたとき
に、V1<V2−VD2となったところでV2も同様に下
がり始め(V2=V1+VD2)、この電圧V2に対応す
る後述の制御電圧VGによって映像信号の利得が制御さ
れてVin=Vrefとなるところで安定する。
タ(2)のエミッタの電位がVrefを越えると、電流I1が
矢印で示すように流れ は抵抗器(5)の抵抗値)、増幅器(6)の出力の電位V1が
下がり始める。そしてコンデンサ(11)の一端の電位をV
2,ダイオード(10)の順方向降下電圧をVD2としたとき
に、V1<V2−VD2となったところでV2も同様に下
がり始め(V2=V1+VD2)、この電圧V2に対応す
る後述の制御電圧VGによって映像信号の利得が制御さ
れてVin=Vrefとなるところで安定する。
また入力信号Vinが小さくなると、トランジスタ(2)が
オフし、電流I2が矢印で示すように流れ は抵抗器(4)の抵抗値)、V1が上がり始める。そして
ダイオード(9)の順方向降下電圧をVD1としたときに、
V1>V2+VD1になったところでV2も同様に上がり
始め(V2=V1−VD1)、この電圧V2に対応する制
御電圧VGによって映像信号の利得が制御されてVin=
Vrefとなる。
オフし、電流I2が矢印で示すように流れ は抵抗器(4)の抵抗値)、V1が上がり始める。そして
ダイオード(9)の順方向降下電圧をVD1としたときに、
V1>V2+VD1になったところでV2も同様に上がり
始め(V2=V1−VD1)、この電圧V2に対応する制
御電圧VGによって映像信号の利得が制御されてVin=
Vrefとなる。
なお電圧源(13)の電圧をVc、トランジスタ(12)のベー
スエミッタ間降下電圧をVBEとしたときに、V2>Vc
−VBEになるとトランジスタ(12)がオフし、このトラン
ジスタ(12)のエミッタ電圧である制御電圧VGは最大V
cに制限され、これ以上ではピークABLは不動作とさ
れる。
スエミッタ間降下電圧をVBEとしたときに、V2>Vc
−VBEになるとトランジスタ(12)がオフし、このトラン
ジスタ(12)のエミッタ電圧である制御電圧VGは最大V
cに制限され、これ以上ではピークABLは不動作とさ
れる。
従ってこの回路において各部の電圧は第2図に示すよう
になり、入力信号Vinが大きくなると範囲aに示すよう
に制御電圧VGが低下される。そしてこの後はコンデン
サ(8)の充放電によって電圧V1は範囲bに示すように
変化されるが、この変化がVD1+VD2を越えない部分で
は電圧V2は変化されず、制御電圧VGは一定とされ
る。さらに電圧V1がVD2以上に変化されると、範囲c
に示すように電圧V2及びVGも上昇される。また電圧
VGは範囲dに示すように最大電圧Vcによって制限さ
れる。
になり、入力信号Vinが大きくなると範囲aに示すよう
に制御電圧VGが低下される。そしてこの後はコンデン
サ(8)の充放電によって電圧V1は範囲bに示すように
変化されるが、この変化がVD1+VD2を越えない部分で
は電圧V2は変化されず、制御電圧VGは一定とされ
る。さらに電圧V1がVD2以上に変化されると、範囲c
に示すように電圧V2及びVGも上昇される。また電圧
VGは範囲dに示すように最大電圧Vcによって制限さ
れる。
すなわちこの回路において、範囲bに示すように電圧V
1のVD1+VD2以内での変動に対しては電圧V2が変動
されず(不感とされ)、この電圧VD1+VD2(不感領
域)を例えば電圧V1が解除によって1フレーム期間に
変化される電圧とすることによって、上述のサグを除去
し、輝度むらやフリッカーの発生を防止することができ
る。
1のVD1+VD2以内での変動に対しては電圧V2が変動
されず(不感とされ)、この電圧VD1+VD2(不感領
域)を例えば電圧V1が解除によって1フレーム期間に
変化される電圧とすることによって、上述のサグを除去
し、輝度むらやフリッカーの発生を防止することができ
る。
なお上述の回路で不感領域を得るための構成はダイオー
ド(9)(10)の構成に限られるものではなく、他の構成を
用いてもよい。
ド(9)(10)の構成に限られるものではなく、他の構成を
用いてもよい。
〔考案の効果〕 この考案によれば、不感領域を有する回路を挿入したこ
とによって検出出力のサグが除去され、これによって起
動及び解除の応答特性を変更することなく、ピークAB
L動作時の画質を安定に保つことができるようになっ
た。
とによって検出出力のサグが除去され、これによって起
動及び解除の応答特性を変更することなく、ピークAB
L動作時の画質を安定に保つことができるようになっ
た。
第1図は本考案の一例の構成図、第2図はその説明のた
めの図、第3図〜第5図は従来の技術の説明のための図
である。 (1)は入力端子、(2)(12)はトランジスタ、(3)は電源端
子、(4)(5)(14)は抵抗器、(6)は演算増幅器、(7)(13)は
電圧源、(8)(11)はコンデンサ、(9)(10)はダイオード、
(15)は出力端子である。
めの図、第3図〜第5図は従来の技術の説明のための図
である。 (1)は入力端子、(2)(12)はトランジスタ、(3)は電源端
子、(4)(5)(14)は抵抗器、(6)は演算増幅器、(7)(13)は
電圧源、(8)(11)はコンデンサ、(9)(10)はダイオード、
(15)は出力端子である。
Claims (1)
- 【請求項1】入力映像信号のピーク値を検出し、 この検出されたピーク値が所定値以上の時所定の応答特
性を有する回路を介して取出して映像信号の利得制御を
行うようにしたピークABL回路において、 上記入力映像信号を利得制御回路に供給し、この出力を
演算増幅器に供給して上記利得制御回路の出力と基準と
なる参照電圧値とを比較し、この比較出力を所定幅の不
感領域を有する回路を介して処理し、この出力を上記利
得制御回路の制御端子に帰還するようにしたことを特徴
とするピークABL回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986083976U JPH0628862Y2 (ja) | 1986-06-02 | 1986-06-02 | ピ−クabl回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986083976U JPH0628862Y2 (ja) | 1986-06-02 | 1986-06-02 | ピ−クabl回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62196474U JPS62196474U (ja) | 1987-12-14 |
| JPH0628862Y2 true JPH0628862Y2 (ja) | 1994-08-03 |
Family
ID=30938060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986083976U Expired - Lifetime JPH0628862Y2 (ja) | 1986-06-02 | 1986-06-02 | ピ−クabl回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628862Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4562479A (en) * | 1984-04-26 | 1985-12-31 | Rca Corporation | Automatic kinescope beam current limiter |
-
1986
- 1986-06-02 JP JP1986083976U patent/JPH0628862Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62196474U (ja) | 1987-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2122839A (en) | Video signal display system | |
| US4369466A (en) | Video signal processing circuit | |
| US4587554A (en) | CRT drive control circuit | |
| JPS5842997B2 (ja) | ビデオ信号処理装置 | |
| JPH0795833B2 (ja) | 映像表示装置の黒映像電流レベルを自動的に制御する装置 | |
| CA2229701C (en) | Automatic black level stabilizing apparatus | |
| JPH0344475B2 (ja) | ||
| JPH0628862Y2 (ja) | ピ−クabl回路 | |
| US6563495B1 (en) | Automatic screen saver | |
| JPH0750791A (ja) | ビデオ信号処理装置 | |
| KR920003724B1 (ko) | 자동 영상관 바이어스 제어장치 | |
| JPH05308593A (ja) | ビーム電流制限装置 | |
| JP2000196973A (ja) | ディスプレイ・システムにおけるパルス補正装置 | |
| JP4343429B2 (ja) | ビデオ信号を処理する信号処理装置 | |
| JPS6112429B2 (ja) | ||
| US4979044A (en) | Automatic contrast circuit for instantaneous compensation | |
| JPH05347717A (ja) | 高圧安定化回路 | |
| JP3522345B2 (ja) | ホットスタートフラッシュを防止するakb装置 | |
| US4760450A (en) | Limiter circuit for preventing blooming in a video display terminal | |
| JPS5829034B2 (ja) | ゲ−テッド自動ビ−ム電流制限器 | |
| JPH0779449B2 (ja) | ビデオ信号処理装置 | |
| JPH0568203A (ja) | ビデオカメラ | |
| JP3049506B2 (ja) | ビーム電流制御回路 | |
| JP2537959B2 (ja) | 映像信号振幅制限装置 | |
| JP3057697B2 (ja) | 映像信号処理装置と同期信号検知回路 |