JPH06291316A

JPH06291316A - 薄膜状絶縁ゲイト型半導体装置およびその作製方法

Info

Publication number: JPH06291316A
Application number: JP4089992A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Yasuhiko Takemura; 保彦竹村; Kouyuu Chiyou; 宏勇張
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1992-02-25
Filing date: 1992-03-13
Publication date: 1994-10-18

Abstract

(57)【要約】（修正有）【目的】薄膜状絶縁ゲイト型半導体装置において、Ｏ
ＦＦ電流を低減するための構造を提供する。【構成】薄膜状絶縁ゲイト型半導体装置において、ゲ
イト絶縁膜の下にチャネル領域１０３を設け、さらに、
その下にチャネル領域１０３の半導体よりもバンドギャ
ップの大きな半導体からなる領域１０９を設け、基板の
影響が該アモルファス半導体領域で遮蔽されて、チャネ
ル領域１０３にまで到達しないようにした絶縁ゲイト型
半導体装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＯＮ電流とＯＦＦ電流
の比率（ＯＮ／ＯＦＦ比）が大きく、特にＯＦＦ電流が
少ない薄膜状絶縁ゲイト半導体装置、特に薄膜トランジ
スタ（ＴＦＴ）に関する。

【０００２】

【従来の技術】最近、絶縁基板上に、薄膜状のチャネル
領域を有する絶縁ゲイト型の半導体装置の研究がなされ
ている。特に、薄膜状の絶縁ゲイトトランジスタ、いわ
ゆる薄膜トランジスタ（ＴＦＴ）が熱心に研究されてい
る。これらは、液晶等の表示装置において、マトリクス
構造を有するものの各画素の制御用に利用することが目
的であり、利用する半導体の材料・結晶状態によって、
アモルファスシリコンＴＦＴや多結晶シリコンＴＦＴと
いうように区別されている。もっとも、最近では多結晶
シリコンとアモルファスの中間的な状態を呈する材料も
利用する研究がなされている。これは、セミアモルファ
スといわれ、アモルファス状の組織に小さな結晶が浮か
んだ状態であると考えられている。

【０００３】また、単結晶シリコン集積回路において
も、いわゆるＳＯＩ技術として多結晶シリコンＴＦＴが
用いられており、これは、例えば高集積度ＳＲＡＭにお
いて、負荷トランジスタとして使用される。ただし、こ
の場合には、アモルファスシリコンＴＦＴを用いること
はほとんどない。

【０００４】一般にアモルファス状態の半導体の電界移
動度は小さく、したがって、高速動作が要求されるＴＦ
Ｔには利用できない。また、アモルファスシリコンで
は、Ｐ型の電界移動度は著しく小さいので、Ｐチャネル
型のＴＦＴ（ＰＴＦＴ）を作製することができず、した
がって、Ｎチャネル型ＴＦＴ（ＮＴＦＴ）と組み合わせ
て、相補型のＭＯＳ回路（ＣＭＯＳ）を形成することが
できない。

【０００５】しかしながら、アモルファス半導体によっ
て形成したＴＦＴはＯＦＦ電流が小さいという特徴を持
つ。そこで、液晶のアクティブマトリクスのトランジス
タのように、それほどの高速動作が要求されず、一方の
導電型だけで十分であり、かつ、電荷保持能力の高いＴ
ＦＴが必要とされる用途に利用されている。

【０００６】一方、多結晶半導体は、アモルファス半導
体よりも電界移動度が大きく、したがって、高速動作が
可能である。例えば、レーザーアニールによって再結晶
化させたシリコン膜を用いたＴＦＴでは、電界移動度と
して３００ｃｍ²／Ｖｓもの値が得られている。通常の
単結晶シリコン基板上に形成されたＭＯＳトランジスタ
の電界移動度が５００ｃｍ²／Ｖｓ程度であることから
すると、極めて大きな値であり、単結晶シリコン上のＭ
ＯＳ回路が基板と配線間の寄生容量によって、動作速度
が制限されるのに対して、絶縁基板上であるのでそのよ
うな制約は何ら無く、著しい高速動作が期待されてい
る。

【０００７】また、多結晶シリコンでは、ＮＴＦＴだけ
でなく、ＰＴＦＴも同様に得られるのでＣＭＯＳ回路を
形成することが可能で、例えば、アクティブマトリクス
方式の液晶表示装置においては、アクティブマトリクス
部分のみならず、周辺回路（ドライバー等）をもＣＭＯ
Ｓの多結晶ＴＦＴで構成する、いわゆるモノリシック構
造を有するものが知られている。

【０００８】前述のＳＲＡＭに使用されるＴＦＴもこの
点に注目したものであり、ＰＭＯＳをＴＦＴで構成し、
これを負荷トランジスタとして用いている。

【０００９】しかしながら、一般に多結晶ＴＦＴはアモ
ルファスＴＦＴに比べて、電界移動度が大きな分だけ、
ＯＦＦ電流が大きく、アクティブマトリクスの画素の電
荷を保持する能力には劣っていた。従来は画素の大きさ
が数１００μｍ角で、画素容量が大きかったために特に
問題となることはなかったが、最近では、高精細化とと
もに画素の微細化が進み、画素容量が小さくなり、安定
なスタティック表示をおこなうのに不十分となってい
る。

【００１０】また、通常のアモルファスＴＦＴにおいて
は、単結晶ＩＣ技術で使用されるようなセルフアライン
プロセスによってソース／ドレイン領域を形成すること
は困難であり、ゲイト電極とソース／ドレイン領域の幾
何学的な重なりによる寄生容量が問題となるのに対し、
多結晶ＴＦＴはセルフアラインプロセスが採用できるた
め、寄生容量が著しく抑えられるという特徴を持つ。

【００１１】すなわち、従来の多結晶ＴＦＴは図２に示
すように、ほぼ同じ厚さのソース領域２０４とドレイン
領域２０２、チャネル領域２０３が基板２０１上に形成
され、セルフアラインプロセスを採用して作製されたＴ
ＦＴでは、チャネル領域（活性層）２０３はゲイト電極
２０５とほぼ同じ形状に形成された。図において、２０
６は層間絶縁物であり、２０７、２０８はそれぞれドレ
イン電極、ソース電極である。

【００１２】

【発明が解決しようとする課題】このような多結晶ＴＦ
Ｔの利点に対して、いくつかの問題点も指摘されてい
る。そのうちの一つである、ＯＦＦ電流の問題に対して
は、いくつかの解決法が提案されている。その一つは、
活性化領域を薄くする方法である。こうすることによっ
て、ＯＦＦ電流が小さくなることが報告されている。例
えば、チャネル領域の厚さを２５ｎｍとすることによっ
て、ＯＦＦ電流が１０^-13Ａ以下にできることが知られ
ている。しかしながら、薄い半導体膜を結晶化させるこ
とは非常に難しく、容易に結晶化しないことが知られて
いる。すなわち、十分な結晶度を得て、実用に耐える電
界移動度を有する活性化領域（チャネル領域）を形成す
るには高温でアニールするか、長時間のアニールをおこ
なうかという方法が必要とされる。高温アニールを採用
する場合には、基板としては石英のような耐熱性のある
材料が求められる。しかしながら、石英基板は、特に大
面積のものは非常に高価であり、コスト的に問題があ
る。また、長時間のアニールをおこなうこともスループ
ットの低下をもたらし、やはりコスト的に難がある。

【００１３】一方、活性層を薄くすることはソース／ド
レイン領域も薄くすることにつながる。すなわち、通常
の作製方法ではソース／ドレインも活性領域も同時に作
製された半導体膜から形成され、同じ厚さを有するから
である。このことはソース／ドレイン領域の抵抗が大き
くなることにつながる。

【００１４】そのためには、ソース／ドレイン領域の大
部分を厚くなるように別に形成する方法が採用される
が、そのことはマスクプロセスを余分に追加することで
あり、歩留りの点から好ましくない。

【００１５】また、本発明人等の知見によると、活性層
が５０ｎｍ以下のＴＦＴでは、ＭＯＳしきい値電圧の絶
対値が小さく、したがって、このようなＴＦＴでＣＭＯ
Ｓを作製すると、動作が極めて不安定となる。

【００１６】一方、活性化層を厚くするとＯＦＦ電流が
大きくなるが、その大きさは活性層の厚さに比例するも
のでなく、したがって、何らかの要因によってＯＦＦ電
流が非線型的に大きくなるものと考えられる。活性層の
厚さが１００ｎｍであるＴＦＴの特性の例を図３（Ａ）
に示す。これは、ゲイト酸化膜の厚さが１５０ｎｍであ
り、活性層は減圧ＣＶＤ（ＬＰＣＶＤ）法によって形成
され、６００℃で２４時間アニールされたものである。
ソース／ドレイン間の電圧は１Ｖである。図に示すよう
にＯＮ電流は大きいが、ＯＦＦ電流も大きい。しかも、
ゲイト電極に逆バイアスを印加するとコブ状の異常な特
性を示す。

【００１７】活性層が厚い場合には、活性層の結晶性は
良く、電界移動度の大きなＴＦＴが得られる。特別な高
温や長時間のアニールが必要とされることはない。本発
明人等の研究の結果、活性層の厚いＴＦＴのＯＦＦ電流
の大部分は、図２に矢印２０９で示されるように活性層
の基板側の部分を経由してバイパス的に流れることが明
らかにされた。理想的なＯＦＦ電流をＩ_OFF、ＯＮ電流
をＩ_ONとした場合には、ＴＦＴのＯＮ／ＯＦＦ比はＩ_ON
／Ｉ_OFFで表される。しかしながら、もし、ゲイト電圧
にほとんど反応しないバイパス的なリーク電流Ｉ_LKが流
れていた場合には、ＯＮ／ＯＦＦ比は、（Ｉ_ON＋Ｉ_LK）
／（Ｉ_OFF＋Ｉ_LK）で表される。実際にはＩ_LKはＩ_OFF
に比べると非常に大きく、しかし、Ｉ_ONよりかは小さい
ものと推定されるので、みかけのＯＮ／ＯＦＦ比は、Ｉ
_ON／Ｉ_LKで表される。このため、ＴＦＴの特性の重要な
指標であるＯＮ／ＯＦＦ比が著しく小さくなっているよ
うに見えるものと考えられる。

【００１８】このようなリーク電流の原因としては２つ
のことが考えられる。１つは、活性層の基板側の結晶度
が良くないためである。すなわち、あまりに粒界が多い
ため、そこに多くのトラップ準位ができ、このトラップ
準位をホッピングして電荷が移動するためである。この
トラップ準位はゲイトの電圧にかかわらず存在するた
め、常にオフセット的な電流の源となる。この場合には
結晶成長の条件の最適化によって克服できるはずである
が、それは非常に困難であることが予想される。

【００１９】もう一つは、基板側からナトリウム等の可
動イオンが活性層に侵入し、基板側の部分を導通化する
ためである。これはプロセスの清浄度を高めることによ
って克服される。

【００２０】しかしながら、いずれの方法によって解決
するにしても、チャネル層（活性層）が厚い場合にはオ
ーム的にＯＦＦ電流が大きくなる。一方、ソース／ドレ
インの厚さは十分であるので、その部分の抵抗は十分に
小さい。

【００２１】理想的なＴＦＴとしては電界移動度は大き
いことが望まれる。また、ソース／ドレインの抵抗も小
さいことが望まれる。一方、ＯＦＦ電流は小さいことが
望まれる。もちろん、作製に複雑なプロセスを導入する
ことは避けるべきである。このような現状を踏まえ、本
発明は、以上のような問題点の一部、もしくは全部を解
決し、理想的なＴＦＴに近いＴＦＴを提供せんとして成
されたものである。

【００２２】

【問題を解決する方法】以上の問題点を解決する方法と
して、本発明では、活性層のうち、結晶性がよくない、
あるいは可動イオンが残存している等の理由のため、特
性のよくない基板側の部分をチャネルとして使用しない
ＴＦＴを提案する。

【００２３】そのために本発明では基板側の活性層の部
分をバンドギャップのより大きな半導体材料によって形
成し、その部分を実質的にチャネルとして機能しないよ
うにさせる。バンドギャップの大きな領域ではリーク電
流は著しく小さくなる。

【００２４】具体的には、ゲイト絶縁膜側の活性層の材
料をセミアモルファス、あるいは多結晶、単結晶シリコ
ン（以下、特に断りが無いかぎりこれらを結晶性シリコ
ンという）とした場合には、バンドギャップの大きな材
料としては、酸化珪素（ＳｉＯ_2-x；０＜ｘ＜２、望ま
しくは０．１＜ｘ＜２）あるいは窒化珪素（Ｓｉ₃Ｎ
_4-x；０＜ｘ＜４、望ましくは０．３７５＜ｘ＜４）あ
るいは炭化珪素（ＳｉＣ_1-x；０＜ｘ＜１、望ましくは
０．０５＜ｘ＜４）あるいはそれらの化合物であるＳｉ
Ｃ_1-xＮ_1.33-yＯ_2-Z（０＜ｘ＜１、０＜ｙ＜１．３
３、０＜ｚ＜２）等の珪素系半導体が望ましい。あるい
は、アモルファスシリコンであってもよい。というの
は、上記結晶性シリコンのエネルギーバンドギャップが
１．１ｅＶであるのに対し、アモルファスシリコンは
１．２〜１．８ｅＶというように大きなエネルギーバン
ドギャップを有するからである。また、アモルファスシ
リコンは、作製方法や水素濃度にも依存するが、６００
℃程度のアニールでは結晶化しにくく、しかしながら、
レーザーアニールのような強力なアニールでは結晶化し
て、結晶性シリコンとなるという性質をも有するので、
その特性をうまく使用することによって、特性のよいＴ
ＦＴを形成することができる。

【００２５】本発明によるＴＦＴの概念図を図１に示
す。絶縁基板１０１上には、ソース領域１０４とドレイ
ン領域１０２が設けられ、その間にチャネル領域１０３
が存在する。また、チャネル領域１０３の下にはチャネ
ル領域よりも大きなバンドギャップを有する半導体でで
きた領域１０９が存在する。チャネル領域が結晶性珪素
からなる場合には、この領域１０８を構成する半導体の
材料としては、酸化珪素（ＳｉＯ_2-x；０＜ｘ＜２、望
ましくは０．１＜ｘ＜２）あるいは窒化珪素（Ｓｉ₃Ｎ
_4-x；０＜ｘ＜４、望ましくは０．３７５＜ｘ＜４）あ
るいは炭化珪素（ＳｉＣ_1-x；０＜ｘ＜１、望ましくは
０．０５＜ｘ＜１）あるいはそれらの化合物であるＳｉ
Ｃ_1-xＮ_1.33-yＯ_2-Z（０＜ｘ＜１、０＜ｙ＜１．３
３、０＜ｚ＜２）等の珪素系半導体を用いればよい。こ
れらの珪素系半導体の効果が得られる最小添加量は８×
１０¹⁹ｃｍ^-3以上である。これ以下では、これらの元素
を添加した効果は表に表れない。適当な組成比を有する
これらの半導体はバンドギャップが大きいため、実質的
にチャネルとして機能せず、ゲイト絶縁膜側の結晶性シ
リコンのみがチャネルとして作用する。このときには、
該結晶性シリコンにはその下にある珪素系半導体に比し
て、炭素、窒素、酸素の濃度が小さく、望ましくは、実
質的にそれらの添加元素によるエネルギーバンドギャッ
プへの影響が無視できる程度の濃度であることが望まれ
る。具体的には、炭素、窒素、酸素の濃度は７×１０¹⁹
ｃｍ^-3以下が望ましい。

【００２６】また、これらの半導体は結晶化が難しいの
で、粒界も少なく、したがって、粒界を介したホッピン
グ電流、すなわちリーク電流が少ない。このような構造
を得るためには、最初に上記のような材料の半導体被膜
を形成したのち、チャネルとなるべき被膜を重ねて形成
すればよい。

【００２７】また、領域１０９は実質的にアモルファス
シリコンであってもよい。アモルファスシリコンはバン
ドギャップが大きい上に移動度が小さく、抵抗は大きい
のでリーク電流が極めて少ない。この場合にも、最初に
アモルファスシリコンとなるべき被膜を形成したのち
に、結晶性シリコンとなるべき被膜を重ねて形成し、そ
の後は通常のセルフアラインプロセスによってＴＦＴを
形成すればよい。

【００２８】本発明人等の知見によれば減圧ＣＶＤ法に
よってアモルファスシリコンを成膜する際に、基板温度
によって特性のことなる被膜が得られた。すなわち、基
板温度を４３０〜４８０℃として成膜した場合には、そ
の後、６００℃でアニールしても、ほとんど結晶化しな
かった。一方、基板温度を５２０〜５６０℃として成膜
した場合には、６００℃１２時間のアニールによってセ
ミアモルファスないし多結晶状態の結晶性シリコン膜が
得られた。

【００２９】したがって、最初に基板温度の低い（４３
０〜４８０℃）状態でアモルファスシリコンを成膜した
後に、連続的にあるいは不連続的に基板温度を変化さ
せ、基板温度を高い（５２０〜５６０℃）状態にしてア
モルファスシリコンを成膜して、その後、５６０〜６５
０℃でアニールをおこなえば、被膜の上部には結晶性シ
リコンが、被膜の下部（基板側）にはアモルファスシリ
コンが得られる。このとき、アニール温度が高すぎると
下部の層まで結晶性シリコンに変化してしまうので注意
が必要である。

【００３０】図１では、チャネル領域１０３とその下の
領域１０９の間には明確な境界があるように記述されて
いるが、本発明の趣旨からして、そのような明確な境界
が存在しなければならない必要は全く無く、なだらかに
不純物や組成元素が変化しているような材料であっても
構わないことは明らかであろう。

【００３１】本発明では、図３（Ｂ）に示すようなバン
ドギャップが形成されていると推測される。すなわち、
図３（Ｂ）は、図１で記述された構造を有するＴＦＴ
の、またソース／ドレインとチャネル、およびその下の
部分のバンドギャップである。これらの図では、ＰＴＦ
Ｔを示しているが、ＮＴＦＴであっても同様である。こ
のようなバンド図から明らかなように、価電子帯のホー
ル（ＮＴＦＴでは伝導帯の電子）は、チャネルの下のバ
ンドギャップの大きな領域１０９には入り込むことが困
難であり、結果として、その部分を介して電流がリーク
することが少ない。

【００３２】本発明は、そのまま従来のＴＦＴに適用し
ても構わないが、本発明人らの発明である特願平３−２
３１１８８、あるいは特願平３−２３８７１３に記述さ
れるようなオフセット領域を有するＴＦＴに対して適用
すると、より一層の効果がもたらされる。いずれの発明
もＯＦＦ電流を低下させ、特にゲイト電極に逆電圧を印
加した場合の逆方向リークを改善することには効果があ
ったが、ＯＦＦ電流の絶対値を減らすうえでは効果が薄
かった。しかしながら、本発明とこれらの発明を併用す
ることにより、逆方向リークを抑えるとともに、ＯＦＦ
電流の絶対値を小さくし、よってＯＮ／ＯＦＦ比を大き
くすることができた。

【００３３】その効果の例を図３（Ａ）に示す。図にお
いて、（ｃ）は従来のＴＦＴ（ＮＴＦＴ）の特性を示し
ている。（ｂ）は、従来のＴＦＴに本発明を適用したも
のであり、具体的には、チャネル領域を結晶性シリコ
ン、その下の部分を組成式ＳｉＣ_0.2で表される多結晶
材料で形成したものである。ゲイトはシリコンゲイトで
ある。この場合には、ゲイト電圧が０のときのＯＦＦ電
流は、従来例に比べて著しく削減されるが、逆方向リー
ク電流は依然大きい。これは負のゲイト電圧によってチ
ャネルがＰ型となり、ソース／ドレイン（Ｎ型）とチャ
ネル（Ｐ型）のバンド構造がブロークン（Ｂｒｏｋｅ
ｎ）状態となり、多結晶半導体のような結晶性のよくな
い半導体では、この境界に存在する準位を経由してホッ
ピング電流が流れるためであると考えられる。

【００３４】そこで、例えば特願平３−２３１１８８に
記述されるようなオフセット領域を有するＴＦＴ（アル
ミニウムゲイト）に本発明を適用すれば、このような逆
方向リークは抑えられ、（ａ）に示すような良好な特性
が得られる。特に、特願平３−２３１１８８、あるいは
特願平３−２３８７１３に記述されるようなオフセット
領域をＴＦＴに設ける場合においても、結晶間の特性
（粒界等）が良くないものには効果が薄い。これは、逆
方向リークの原因が先に説明したように粒界に存在する
準位によるためであるから、粒界の性質のよくない半導
体にいくらオフセット領域を設けてもあまり意味を成さ
ないのである。

【００３５】すなわち、前記特願平３−２３１１８８、
あるいは特願平３−２３８７１３に記述されるようなオ
フセット領域を設けるという発明を実施するには半導体
の特性については充分に注意を払わなければならない。
その意味で、本発明のように、特性の良くない部分（基
板側の活性層部分）を実質的にチャネルとして機能しな
いようにする方法を併せて実施することは相乗効果をも
たらす。

【００３６】以上の記述では、ＴＦＴとしては単純なソ
ース／ドレインを有するもの、あるいはオフセット領域
を有するもののみが扱われたが、公知の低濃度ドレイン
（ＬＤＤ）構造を有するものであってもよい。さらに、
このＬＤＤ構造も、通常の方法で作製される以外に、例
えば、本発明人等の発明である、特願平３−２３８７１
０乃至３−２３８７１２で記述される方法によって形成
されるものであってもよい。以下に実施例を示し、さら
に本発明を説明する。

【００３７】

【実施例】〔実施例１〕図４に本発明を用いたＣＭＯ
Ｓの作製実施例を説明する。本実施例では基板４０１と
してコーニング社の７０５９番ガラス基板を使用した。
基板４０１上には基板からの可動イオンの侵入を阻止す
る目的で、厚さ２０〜１００ｎｍ、例えば５０ｎｍの窒
化珪素膜４０２をＲＦプラズマＣＶＤ法で形成した。さ
らに、窒化珪素膜上に、ＲＦプラズマＣＶＤ法によっ
て、厚さ２０〜１００ｎｍ、例えば５０ｎｍの酸化珪素
膜４０３を形成した。これらの皮膜の膜厚は、可動イオ
ンの侵入の程度、あるいは活性層への影響に応じて設計
される。

【００３８】例えば、窒化珪素膜４０２の質が良くな
く、電荷のトラップが大きいと酸化珪素膜を通して、上
の半導体層に影響を及ぼすので、その場合には酸化珪素
膜を厚くする必要がある。

【００３９】これらの被膜の形成には、上記のようなプ
ラズマＣＶＤ法だけでなく、減圧ＣＶＤ法やスパッタ法
等の方法によって作製してもよい。それらの手段の選択
は投資規模や量産性等を考慮して決定すればよい。これ
らの被膜は連続的に成膜されてもよいことはいうまでも
ない。

【００４０】その後、ＲＦプラズマＣＶＤ法によって、
厚さ２０〜２００ｎｍ、例えば１００ｎｍのアモルファ
ス状態の炭化珪素被膜４０４を形成した。一般に、炭化
珪素膜４０４が厚いほど、下地の酸化珪素や基板のＴＦ
Ｔのチャネルに対する影響は小さくなる。しかし、あま
りに厚い被膜を形成するには時間がかかり、量産性に難
がある。また、２０ｎｍ以下では、基板の効果を遮蔽で
きない。したがって、上記の厚さが適当であると判断し
た。最適な値は、目的とするＴＦＴの諸条件を考慮して
決定すればよい。炭化珪素被膜の組成式はＳｉＣ_0.2と
したが、その組成は目的とするＴＦＴの特性や下地の酸
化珪素膜、窒化珪素膜の特性によって変えてやればよ
い。この組成では、被膜がアモルファス状態であること
もあって、エネルギーバンドギャップは２．２ｅＶ程度
である。

【００４１】その後、マルチチャンバー方式のＲＦプラ
ズマＣＶＤ法によって、すなわち、基板を大気にさらす
ことなく連続的に、厚さ２０〜２００ｎｍ、例えば１０
０ｎｍのアモルファスシリコン膜４０５を形成した。原
料はモノシランを使用した。基板温度は５５０℃とし
た。基板温度は後の結晶化の際に重要な影響を与えるこ
とが本発明人等の研究の結果、明らかにされた。例え
ば、モノシランを原料とし、４８０℃以下で成膜したも
のは結晶化させることが難しかった。一方、ジシランを
原料としたものは、基板温度が４８０℃でも、その後の
６００℃の熱アニールで十分結晶化した。このようにし
て得られたアモルファスシリコン膜は、６００℃で２４
時間熱アニールして、結晶化させ、いわゆるセミアモル
ファスシリコンと言われる結晶性シリコンを得た。

【００４２】また、アモルファスシリコン膜４０５の結
晶化を促進するため、シリコン膜中の炭素、酸素、窒素
の濃度は７×１０¹⁹ｃｍ^-3以下が望ましい。本実施例で
は、ＳＩＭＳ分析によって１×１０¹⁷ｃｍ^-3以下である
ことを確認した。一方、炭化珪素膜４０４はこの条件で
は、ほとんど結晶化しなかった。

【００４３】従来のＴＦＴにおいては、酸化珪素膜４０
３の上には半導体皮膜の活性層が形成されるため、その
作製には細心の注意が必要であった。例えば、酸化珪素
膜４０３に可動イオンが存在することは絶対にあっては
ならないことであったが、それにもまして、トラップ準
位が存在することは致命的であった。可動イオンの侵入
はプロセスの清浄化によってある程度は解決できるもの
であったが、トラップ準位の問題はプロセスの制約から
ある一定以上の改善は不可能であった。特に酸化珪素膜
とその上の半導体活性層間の界面準位密度はそのＴＦＴ
の特性を左右する重要なファクターであった。通常の単
結晶半導体のＭＯＳＩＣで使用される熱酸化のゲイト酸
化膜（酸化珪素）と単結晶半導体の界面の準位密度は１
０¹⁰ｃｍ^-2程度であったが、例えば本実施例のようなＲ
ＦプラズマＣＶＤ法あるいは減圧ＣＶＤ法（ＬＰＣＶＤ
法）や大気圧ＣＶＤ法（ＡＰＣＶＤ法）によって作製し
た酸化珪素膜とその上の多結晶シリコン膜との界面準位
密度は１０¹²ｃｍ^-2以上であり、とても実用に耐えるも
のではなかった。

【００４４】すなわち、このように界面準位密度が大き
いと、様々な電荷がトラップされ、これらの電荷によっ
て活性層の導電型が、ゲイト電圧に依存しないで決定さ
れてしまい、リーク電流の増加を招いた。このため、従
来はこのような下地の酸化膜であってもゲイト酸化膜と
同じだけの高い品位が要求された。熱酸化方式が採用で
きない低温プロセスや中温プロセスにあっては、スパッ
タ法やＥＣＲプラズマＣＶＤ法が採用されたが、これら
の方法によって得られる界面での準位密度は、熱酸化法
よりも１桁程度大きなものであった。

【００４５】しかしながら、本発明では後のプロセスに
おいて、酸化珪素膜４０３上の半導体膜のうち、酸化珪
素膜に接する部分はバンドギャップの大きな半導体材料
で構成するので、従来に問題とされたようなことはほと
んど生じない。すなわち、酸化珪素膜４０３にどのよう
なトラップ準位が存在して、どのような電荷がトラップ
されたとしても、バンドギャップが大きいため、その層
はチャネルとしては機能せず、その上のチャネル層にま
で影響が及ばないからである。

【００４６】したがって、先のようなＲＦプラズマＣＶ
Ｄ法やその他の簡便なＣＶＤ法によって酸化珪素膜を形
成することができる。ＲＦプラズマＣＶＤ法やＬＰＣＶ
Ｄ法、ＡＰＣＶＤ法は、スパッタ法やＥＣＲプラズマＣ
ＶＤ法に比べて量産性に優れた方法である。すなわち、
スパッタ法ではバッチ方式が採用できず、量産性に欠け
る上、ターゲットに可動イオンが付着しないように細心
の注意を払わなくてはならない。また、ターゲットのサ
イズをむやみに大きくできないので大面積化には不適当
である。ＥＣＲプラズマＣＶＤ法は、装置に対する投資
が巨額となり、また、一度に処理できる基板の枚数や大
きさも大きな制約を受ける。

【００４７】さて、アモルファスシリコン膜を熱アニー
ルによって、結晶性シリコン膜としたのち、これを適当
なパターンにエッチングして、ＮＴＦＴ用の島状半導体
領域４０７とＰＴＦＴ用の島状半導体領域４０６とを形
成する。このときのパターニングによって、各島状領域
には、炭化珪素層４０９（ＮＴＦＴ）と同４０８（ＰＴ
ＦＴ）が形成されている。各島状半導体領域の上部は実
質的に真性であった。

【００４８】その後、酸素雰囲気中での酸化珪素をター
ゲットとするスパッタ法によって、ゲイト絶縁膜（酸化
珪素）４１０を厚さ１５０ｎｍだけ形成した。この厚さ
は、ＴＦＴの動作条件等によって決定される。

【００４９】次にスパッタ法によって、アルミニウム皮
膜を厚さ５００ｎｍだけ形成し、これを混酸（５％の硝
酸を添加した燐酸溶液）によってパターニングし、ゲイ
ト電極・配線４１２および４１１を形成した。エッチン
グレートは、エッチングの温度を４０℃としたときに２
２５ｎｍ／分であった。このようにして、ＴＦＴの外形
を整えた。このときのチャネルの大きさは、いずれも長
さ８μｍ、幅２０μｍとした。このときの状態を図４
（Ｂ）に示す。

【００５０】さらに、陽極酸化法によってアルミニウム
配線の表面に酸化アルミニウムを形成した。陽極酸化の
方法としては、本発明人等の発明である特願平３−２３
１１８８もしくは特願平３−２３８７１３に記述される
方法を用いた。詳細な実施の様態については、目的とす
る素子の特性やプロセス条件、投資規模等によって変更
を加えればよい。本実施例では、陽極酸化によって、厚
さ３５０ｎｍの酸化アルミニウム皮膜４１４および４１
３を形成した。

【００５１】その後、ゲイト酸化膜を通したイオン注入
法によって、公知のＣＭＯＳ作製技術を援用し、Ｎ型ソ
ース／ドレイン領域４１６とＰ型ソース／ドレイン領域
４１５を形成した。いずれも不純物濃度は８×１０¹⁹ｃ
ｍ^-3となるようにした。イオン源としては、Ｐ型はフッ
化ホウ素イオンを、Ｎ型はリンイオンを用い、前者は加
速電圧８０ｋｅＶで、後者は加速電圧１１０ｋｅＶで注
入した。加速電圧はゲイト酸化膜の厚さや半導体領域４
０６、４０７の厚さを考慮して設定される。イオン注入
法のかわりに、イオンドーピング法を用いてもよい。イ
オン注入法では注入されるイオンは質量によって分離さ
れるので、不必要なイオンは注入されることがないが、
イオン注入装置で処理できる基板の大きさは限定され
る。一方、イオンドーピング法では、比較的大きな基板
（例えば対角３０インチ角以上）も処理する能力を有す
るが、水素イオンやその他不必要なイオンまで同時に加
速されて注入されるので、基板が加熱されやすい。この
場合にはイオン注入法で使用するようなフォトレジスト
をマスクとした選択的な不純物注入は難しい。

【００５２】このようにして、オフセット領域を有する
ＴＦＴが作製された。その様子を図４（Ｃ）に示す。最
後に、レーザーアニール法によって、ゲイト電極部をマ
スクとしてソース／ドレイン領域の再結晶化をおこなっ
た。レーアーアニールの条件は、例えば特願平３−２３
１１８８や同３−２３８７１３に記述されている方法を
使用した。そして層間絶縁物４１９として、酸化珪素を
ＲＦプラズマＣＶＤ法で形成し、これに電極形成用の穴
を開け、アルミニウム配線４２０〜４２２を形成して、
素子を完成させた。

【００５３】本実施例ではソース／ドレイン領域の下部
にある炭化珪素層はレーザーアニールによっても結晶化
しなかった。したがって、その部分は不純物ドープがな
されているけれども実質的にはソース／ドレインとして
は機能しなかったものと考えられる。また、図に示すよ
うに初期の炭化珪素層４０８、４０９は、各ＴＦＴのチ
ャネルの下に領域４１７、７１８として残存した。

【００５４】〔実施例２〕図５に本発明を用いたＮＴ
ＦＴとＰＴＦＴの作製実施例を示す。本実施例では基板
５０１として日本電気硝子社のＮ−０ガラス基板を使用
した。Ｎ−０ガラス基板は、実施例１で使用したコーニ
ング７０５９に比べてガラス転移点が１５０℃程高く、
６５０〜７５０℃のアニールに対しても有効である。し
かし、基板中に含まれる稼働イオンの量が多いので、そ
れに対する十分な対策が必要である。基板５０１上には
基板からの可動イオンの侵入を阻止する目的で、厚さ２
０〜２００ｎｍ、例えば５０ｎｍの窒化珪素膜５０２を
ＲＦプラズマＣＶＤ法で形成した。さらに、窒化珪素膜
上に、ＲＦプラズマＣＶＤ法によって、厚さ２０〜２０
０ｎｍ、例えば１００ｎｍの酸化珪素膜５０３を形成し
た。

【００５５】さらに、ＲＦプラズマＣＶＤ法によって組
成式Ｓｉ_0.7Ｃ_0.3と表される炭化珪素膜５０４を厚さ
１０〜５０ｎｍ、例えば３０ｎｍだけ形成した。そし
て、フォトレジスト５０７を塗布し、これをマスクとし
てＰ型領域５０６とＮ型領域５０５を形成した。Ｐ型不
純物としては、ボロンを用い、例えば２×１０¹³ｃｍ^-2
だけ、イオンドープ法によって注入した。加速電圧は１
０ｋｅＶとした。また、Ｎ型不純物としては、リンを用
い、例えば５×１０¹³ｃｍ^-2だけ、イオンドープ法によ
って注入した。加速電圧は１０ｋｅＶとした。こうして
図４（Ａ）の状態を得た。

【００５６】その後、減圧ＣＶＤ法によって、厚さ１０
〜１５０ｎｍ、例えば１０ｎｍのアモルファスシリコン
膜を形成した。基板温度は５５０℃とした。この際に
は、アモルファスシリコン膜中の炭素、窒素、酸素の濃
度は７×１０¹⁹ｃｍ^-3以下である事が必要であり、本実
施例ではＳＩＭＳ分析で１×１０¹⁷ｃｍ^-3以下であるこ
とを確認した。このようにして得られたアモルファスシ
リコン膜は、６００〜７５０℃、例えば６５０℃で４８
時間熱アニールして、結晶化させ、いわゆるセミアモル
ファスシリコンと言われる結晶性シリコンを得た。この
とき、炭化珪素膜５０４も部分的に結晶化されるが、そ
の程度は低い。

【００５７】従来のＴＦＴにおいては、実施例１におい
て述べたように、酸化珪素膜５０３の上には半導体皮膜
の活性層が形成されるため、その作製には細心の注意が
必要であった。しかしながら、本発明では後のプロセス
において、酸化珪素膜５０３上には炭化珪素等の半導体
膜５０４が形成されるが、これらは実質的にチャネル領
域として利用されないので、従来に問題とされたような
ことはほとんど生じない。すなわち、酸化珪素膜５０３
にどのようなトラップ準位が存在して、どのような電荷
がトラップされたとしても、半導体皮膜５０４のバンド
ギャップが大きいためチャネルとしては利用されず、半
導体膜５０４と酸化珪素膜５０３の界面の準位に依存し
たリーク電流はほとんどないのである。特に本実施例の
ように、半導体膜５０４に、各ＴＦＴのソース／ドレイ
ン領域とは逆の導電型の不純物領域が設けられると、そ
の効果は一層強まる。したがって、先のようなＲＦプラ
ズマＣＶＤ法によって酸化珪素膜を形成することができ
る。

【００５８】さて、アモルファスシリコン膜を熱アニー
ルによって、結晶性シリコン膜としたのち、これを適当
なパターンにエッチングして、ＮＴＦＴ用の島状半導体
領域５０９とＰＴＦＴ用の島状半導体領域５０８とを形
成した。各島状半導体領域の上部は実質的に真性であっ
た。

【００５９】その後、酸素雰囲気中での酸化珪素をター
ゲットとするスパッタ法によって、ゲイト絶縁膜（酸化
珪素）５１０を厚さ１５０ｎｍだけ形成した。この厚さ
は、ＴＦＴの動作条件等によって決定される。

【００６０】次に減圧ＣＶＤ法によって、リンを１．２
×１０²⁰ｃｎ^-3含有するシリコン膜を厚さ５００ｎｍだ
け形成し、これをパターニングし、ゲイト電極・配線５
１１および５１２を形成した。このようにして、ＴＦＴ
の外形を整えた。このときのチャネルの大きさは、いず
れも長さ８μｍ、幅２０μｍとした。このときの状態を
図５（Ｂ）に示す。

【００６１】その後、図５（Ｃ）に示すようにゲイト酸
化膜を通したイオン注入法によって、公知のＣＭＯＳ作
製技術（すなわち、ＮＴＦＴのソース／ドレイン領域を
形成する際にはフォトレジスト５１３によってＰＴＦＴ
側を覆い、ＰＴＦＴのソース／ドレインを形成中には、
ＮＴＦＴを覆う）を援用し、各ＴＦＴのソース／ドレイ
ン領域を形成した。

【００６２】その後、６００℃で２４時間アニールをお
こない、イオン注入によって与えられたダメージを回復
させた。このようにして、図５（Ｄ）に示すように、Ｎ
型ソース／ドレイン領域５１５とＰ型ソース／ドレイン
領域５１４を形成した。また、各ＴＦＴのチャネルの下
にはＰ型およびＮ型の炭化珪素領域５１６および５１７
が残された。

【００６３】〔実施例３〕図６に本発明を用いたＮＴ
ＦＴとＰＴＦＴの作製実施例を示す。本実施例では、基
板６０１として、旭硝子社製、ＡＮガラス基板を用い
た。実施例２と同様に基板６０１上に、基板からの可動
イオンの侵入を阻止する目的で減圧ＣＶＤ法で窒化珪素
膜６０２を厚さ２０〜５０ｎｍだけ形成した。さらに窒
化珪素膜６０２上にスパッタ法で酸化珪素膜を厚さ８０
０〜１０００ｎｍだけ形成した。

【００６４】その後、減圧ＣＶＤ法によって厚さ１００
ｎｍのシリコン膜６０４を形成した。このときの基板温
度は５５０℃とした。さらに、その上にフォトレジスト
を塗布し、マスクによって、パターニングをおこな
い、炭素、窒素、酸素のいずれか、あるいはそれらの組
合せのイオンを導入した。例えば、イオンドーピング法
を使用すればよい。ドーズ量は、８×１０¹⁹ｃｍ^-3以上
とした。しかしながら、これらの元素を過大に注入する
ことは不必要であり、処理時間が長引く分だけ生産性が
低下する。イオンドーピング法では、長時間のドーピン
グ処理によって、基板がチャージアップし、かえってド
ーピング効率が低下するので、必要な量だけドーピング
することがのぞましい。本実施例では、酸素を注入し、
例えば２×１０²⁰〜５×１０²¹ｃｍ^-3注入した。このよ
うにして、図６（Ａ）に示すようにＰＴＦＴのチャネル
下の領域６０６とＮＴＦＴのチャネル下の領域６０７を
形成した。

【００６５】その後、図６（Ｂ）に示すように、再び減
圧ＣＶＤ法によって厚さ２０ｎｍのシリコン膜６０８を
形成し、その上にスパッタ法によって、保護膜（酸化珪
素）を厚さ５０〜２００ｎｍ、例えば７０ｎｍだけ形成
した。そして、５５０〜６５０℃、好ましくは５９０〜
６１０℃のアニールを２４時間おこなって、シリコン膜
を結晶化させた。このとき、ノンストイキオメトリック
酸化珪素領域６０６と６０７はほとんど結晶化しなかっ
たが、その他のシリコン膜６０４は良好に結晶化し、そ
の結晶成長が第２のシリコン膜６０８にまでおよんで、
シリコン膜６０８はほぼ全面的に結晶化した。

【００６６】あるいは、熱的な結晶化のかわりに、本発
明人らの発明である特願平３−５０７９３の実施例１に
記述するように、エキシマーレーザーアニールをおこな
ってもよい。エキシマーレーザーアニール法はレーザー
出力のばらつきから歩留りは低いが、高い移動度の半導
体が得られる。

【００６７】次に、マスクを用いて、ＰＴＦＴの領域
６１０とＮＴＦＴの領域６１１とを形成し、保護層６０
９を除去して、あらたに、ゲイト酸化膜（酸化珪素）６
１２を酸素雰囲気中のスパッタ法で形成した。さらに、
アルミニウム被膜（厚さ２５０〜５００ｎｍ）とその上
に酸化珪素膜（厚さ１５０〜７００ｎｍ）とを形成し、
これをマスクでパターニングして、ＰＴＦＴのゲイト
電極部６１３とその上のキャップ６１５、およびＮＴＦ
Ｔのゲイト電極部６１４とその上のキャップ６１６とを
形成した。このキャップ材料は窒化珪素のような材料で
もよい。

【００６８】このようなキャップ６１４、６１６を形成
する目的は、後で立体配線をおこなった際に、配線間の
絶縁特性を向上せしめるためである。また、ゲイト配線
の上面に穴を開けて、層間の配線接続を容易にするため
でもある。すなわち、酸化アルミニウムは極めてエッチ
ングがしづらい材料であり、エッチング条件も一般的な
層間絶縁物材料の酸化珪素等とは異なる。例えば、実施
例１のように、ゲイト電極・配線上に酸化アルミニウム
膜と層間絶縁物としての酸化珪素を重ねて形成し、それ
らを貫いて電極穴を形成しようとしても、ウェットエッ
チング法では、両者のエッチングレートが異なるので、
酸化珪素膜に形成された穴は大きく拡がり、酸化アルミ
ニウムには穴が形成できない場合がある。このような困
難を避けるために、ゲイト電極・配線の上部は、層間絶
縁物と同じエッチングレートの材料、望ましくは同じ材
料で形成することがよい。

【００６９】特に酸化珪素を用いた場合には比誘電率が
３．８と、酸化アルミニウム（比誘電率８）より小さい
ため、配線層間のキャパシタンスを低く出来る。ただ、
このような構造で陽極酸化をおこなうと、後にゲイト電
極の側面に形成される酸化アルミニウムの応力をキャッ
プ材が受けることとなり、剥離することもあるので注意
が必要である。このようにして得られた素子の状態を図
６（Ｃ）に示す。

【００７０】その後、アルミニウムのゲイト配線を陽極
酸化し、ゲイト電極の側面に酸化アルミニウムの被膜６
１９、６２１を厚さ２００ｎｍだけ形成した。ゲイト電
極の実質的な表面は後退し、ゲイト電極６２０、６２２
が内部に残る。

【００７１】その後、イオン注入法によって、最初にリ
ンイオンを注入して、リンドープ領域６１８を形成し
た。このとき、領域６１７にもリンが注入されるが、リ
ンの注入工程の後に領域６１６をフォトレジスト（マス
クでパターン化）６２３でカバーして、ホウソイオン
（図中にＢで示す）を注入し、領域６１７だけにホウソ
を注入した。ここまでの状態を図６（Ｄ）に示す。

【００７２】その後、実施例１と同様にレーザーアニー
ル法によって、領域６１７および６１８の結晶化をおこ
ない、Ｐ型領域６２４とＮ型領域６２６を形成した。
（図６（Ｅ））一方、チャネル領域は上記の工程によっ
てゲイト電極に自己整合的に形成され、ＰＴＦＴのチャ
ネル領域６２５とＮＴＦＴのチャネル領域６２７とな
る。これらのチャネル領域の厚さは２０ｎｍであった。
チャネルの下の酸化珪素層６０６、６０７は本発明で明
らかにされたように、実質的にチャネルとして機能しな
い。このような薄いチャネル領域を設けることによっ
て、ＴＦＴのＯＦＦ電流を著しく低減させることができ
た。

【００７３】一方、ソース／ドレイン領域の大部分は図
から明らかなように非常に厚く、したがって、その部分
での抵抗を小さくし、結局、ＯＮ抵抗を小さくすること
ができた。

【００７４】図６では、ＴＦＴのゲイト電極と不純物領
域の形成までしか示されていないが、その後、実施例１
の場合と同じく、金属配線を形成することによってＴＦ
Ｔとして動作するようにした。

【００７５】従来のＴＦＴでも、ＯＦＦ電流の低減と、
ソース／ドレイン領域の抵抗の低減は重要な問題となっ
ていた。そこで、図７（Ａ）に示すように、ＯＦＦ電流
を減らすためにチャネル層７０３を薄く、一方、ソース
／ドレイン領域の抵抗を減らすためにパッド状の不純物
領域を形成することがなされていた。このような構造の
ＴＦＴを作製するのに、必要なマスクは、ＣＭＯＳの場
合、パッド領域７０２の形成、チャネル層７０３の
形成、ゲイト電極・配線の形成、Ｐ型領域の形成、
の以上４枚であり、本実施例の場合と同じである。しか
し、、この場合には、図中に７０１で示すように、ＴＦ
Ｔのチャネル層およびゲイト絶縁膜に段差が形成され、
ゲイト絶縁膜の厚さの非均一性のためのリーク電流や絶
縁破壊が問題となる。

【００７６】図７（Ｂ）は図７（Ａ）を改良したもので
あり、チャネル層の薄い部分を減らした構造のものであ
る。このようにすることによって、さらにソース／ドレ
イン領域の抵抗を減らすことができる。しかしながら、
先に指摘した段差の問題は、図中に７０７に示すよう
に、依然として残る。この段差の問題を解決するには、
パッド部分をテーパー状に形成することが望まれるが、
そのためにはさらに工程を追加しなければならなかっ
た。

【００７７】これに対し、図６から明らかなように、本
実施例では段差は生じない。図８は本実施例を応用した
ものであるが、これは、図７（Ｂ）の構造を本実施例に
適用したものである。すなわち、チャネル領域８０３は
その中央部では薄くなっているが、ソース／ドレインの
近傍では厚くなっている。このことによって、ソース／
ドレイン領域の抵抗を有効に低減させることができる。
しかも、不純物領域８０２とチャネル層８０３、酸化珪
素領域８０４は実質的に同一平面に形成されるので、段
差が生じない。このように、本発明は、マスクプロセス
では同じ工程数であっても、素子の信頼性では格段に効
果を示すのである。

【００７８】さらに、例えば、図６（Ａ）の工程におい
て、酸素等のイオンを注入する際に、そのエネルギーを
調節して、被膜６０４の下部に集中的に注入されるよう
に設計することや、あるいはエネルギー分布の広いイオ
ン源（イオンドーピング法によって使用するイオン源は
そのようなものである）を使用して、イオン注入量の深
さ分布を加減することができる。その場合には領域６０
６あるいは６０７の表面には酸素等のイオンはほとんど
分布しないようにすることが望ましい。

【００７９】そのような方法によって、例えば図８に示
されるような素子を形成した場合には、ＮＴＦＴの断面
Ａ−Ａ’のエネルギーバンド図は図９のようになる。特
に酸化珪素層８０４とその上のチャネル層（シリコン）
８０３のエネルギーバンドの界面を急峻に形成すること
は容易であるが、その場合には、界面の欠陥のために、
しばしば界面にトラップ準位が多数形成されてしまい、
ソース／ドレイン間のリークの要因となることがある。
図９のような連続的なエネルギーバンドがある場合には
そのようなトラップ準位が高密度に発生することは防げ
る。また、領域８０４内では、電荷は比較的移動し易い
（もちろん、通常のＴＦＴ動作に比べれば極めて移動し
にくいのであるが）ので、固定的な電荷は中和されて存
在できない。

【００８０】〔実施例４〕本実施例を図１０に示す。
他の実施例と同様に適当な基板９０１上に窒化珪素膜９
０２と酸化珪素膜９０３を堆積し、さらにシリコン膜９
０４を堆積する。そして、フォトレジスト９０５を塗布
し、フォトリソグラフィー法で穴あけを施し、さらに酸
素イオンを実施例３と同じドーズ量で注入する。ただ
し、そのときにはイオン注入法を用い、イオン加速エネ
ルギーを５０〜１５０ｋｅＶとすることで、酸素イオン
の分布をシリコン層９０４と下地の酸化珪素層９０３と
の界面付近にピークを有し、かつ、シリコン層９０４の
表面付近には酸素イオンが分布しないようにした。その
ためにはイオン加速エネルギーの精密な制御とエネルギ
ー分布の均一性が必要である。こうして、ＳｉＯ_x（０
＜ｘ＜２）領域９０６、９０７を形成した。その後、実
施例１および３と同じ条件でシリコン層の固相結晶化を
おこなった。このようにして得られた素子の様子を図１
０（Ａ）に示す。

【００８１】その後、実施例１と同様にシリコン層９０
４をパターニングして島状領域９０８、９０９を形成
し、ゲイト絶縁膜９１０と、アルミゲイト電極９１１、
９１３、さらにそれを覆う酸化アルミニウム被膜（陽極
酸化法によって形成）９１２、９１４を形成した。この
様子は図１０（Ｂ）に示される。

【００８２】最後に、実施例１と同様にイオン注入法に
よって不純物イオンを注入し、レーザーアニール法によ
って再結晶化をおこなった。こうして、Ｐ型不純物領域
９１５、９１７とＮ型不純物領域９１８、９２０、さら
にＰＴＦＴチャネル形成領域９１６とＮＴＦＴチャネル
形成領域９１９を形成した。この様子を図１０（Ｃ）に
示す。

【００８３】本実施例では、注入される酸素の分布は連
続的であるので、ゲイト電極から基板に到る断面のエネ
ルギーバンド図は、定性的には図８と同じであった。本
実施例の方法が実施例３の方法と異なるのは、予め酸素
イオンの注入を深さ分布を考慮しておこなうので、実施
例３のような、イオン注入後にチャネル層の形成をおこ
なう必要がないことである。そのため工程が少なく、ま
た、より一層信頼性の高い素子が形成できる。なぜなら
ば、実施例３の方法では、例えば図８におけるチャネル
層８０３と酸化珪素層８０４は連続的に成膜するのでは
ないので界面が汚染される恐れがあるからである。本方
法ではそのような心配はない。

【００８４】

【発明の効果】本発明によって、ゲイトに逆の電圧が印
加された場合のＯＦＦ電流の極めて少ない良好なＴＦＴ
を作製することができた。本発明は他の発明と組み合わ
せるとより一層、効果的である。例えば、実施例にも示
したように本発明人等の発明である特願平３−２３１１
８８や特願平３−２３８７１３と組み合わせることによ
って、より一層の効果を示す。

【００８５】従来、特に液晶表示装置のアクティブマト
リクスのような目的に対しては多結晶ＴＦＴはＯＮ／Ｏ
ＦＦ比が低く、実用化にはさまざまな困難があったが、
本発明によってそのような問題はほぼ解決されたと思わ
れる。また、単結晶半導体集積回路の立体化の手段とし
て用いられるＴＦＴにおいても本発明を使用できること
は明白である。このように本発明は産業上、極めて有益
な発明であると考えられる。

【図面の簡単な説明】

【図１】本発明のＴＦＴの概念図を示す。

【図２】従来のＴＦＴの概念図を示す。

【図３】本発明および従来のＴＦＴの特性の例、および
本発明のＴＦＴの予想されるエネルギーバンド図を示
す。

【図４】本発明のＴＦＴの作製工程を示す。

【図５】本発明のＴＦＴの作製工程を示す。

【図６】本発明のＴＦＴの作製工程を示す。

【図７】従来の相補型ＴＦＴの例を示す。

【図８】本発明の相補型ＴＦＴの例を示す。

【図９】本発明のＴＦＴのエネルギーバンド図の例を示
す。

【図１０】本発明のＴＦＴの作製工程を示す。

【符号の説明】

１０１・・・基板１０２・・・ドレイン領域１０３・・・チャネル領域１０４・・・ソース領域１０５・・・ゲイト電極１０６・・・層間絶縁物１０７・・・ドレイン電極・配線１０８・・・ソース電極・配線１０９・・・高バンドギャップ半導体層

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に形成され、ソース領域およ
びドレイン領域と、前記ソース／ドレイン領域に挟まれ
たチャネル領域と、前記チャネル領域の下にあり、前記
チャネル領域よりもバンドギャップの大きな材料からな
る領域を有することを特徴とする絶縁ゲイト型半導体装
置。
【請求項２】請求項１において、前記チャネル下の領
域は、主として珪素からなり、酸素を８×１０¹⁹ｃｍ^-3
以上含有し、珪素の９５体積％以下であることを特徴と
する絶縁ゲイト型半導体装置。
【請求項３】請求項１において、前記チャネル下の領
域は、主として珪素からなり、窒素を８×１０¹⁹ｃｍ^-3
以上含有し、珪素の９５体積％以下であることを特徴と
する絶縁ゲイト型半導体装置。
【請求項４】請求項１において、前記チャネル下の領
域は、主として珪素からなり、炭素を８×１０¹⁹ｃｍ^-3
以上含有し、珪素の９５体積％以下であることを特徴と
する絶縁ゲイト型半導体装置。
【請求項５】請求項１において、前記チャネル下の領
域は、主として珪素と酸素からなり、酸素の珪素に対す
る比率は、９５体積％以上１９０体積％以下であること
を特徴とする絶縁ゲイト型半導体装置。
【請求項６】請求項１において、前記チャネル下の領
域は、主として珪素と窒素からなり、酸素の珪素に対す
る比率は、９５体積％以上１２５体積％以下であること
を特徴とする絶縁ゲイト型半導体装置。
【請求項７】絶縁基板上に、第１の半導体被膜を形成
する工程と、前記第１の半導体被膜よりもエネルギーバ
ンドギャップの小さな第２の半導体被膜を形成する工程
と、その後、ゲイト電極を設ける工程とを有することを
特徴とする絶縁ゲイト型半導体装置の作製方法。
【請求項８】ソース領域、ドレイン領域と該ソース／
ドレイン領域に挟まれた半導体領域を有し、該半導体領
域は少なくとも２層の互いに異なる電気特性を有する半
導体層において、１層の半導体層のエネルギーバンドギ
ャップは、他の半導体層のエネルギーバンドギャップよ
りも大きいことを特徴とする薄膜状絶縁ゲイト型半導体
装置。
【請求項９】請求項８において、前記半導体領域を構
成する１層の半導体層は、ソース／ドレイン領域とは異
なる導電型を有する半導体からなり、他の１層の半導体
領域は実質的に真性の導電型を有する半導体からなるこ
とを特徴とする絶縁ゲイト型半導体装置。
【請求項１０】請求項８において、前記半導体領域を
挟むソース／ドレイン領域の少なくとも一部はレーザー
照射によって活性化されたことを特徴とする絶縁ゲイト
型半導体装置。