JPH0629239A - リフト−オフプロセスを利用した半導体素子におけるセルフアライン拡散バリアの製造方法及び拡散バリアを有する半導体素子 - Google Patents
リフト−オフプロセスを利用した半導体素子におけるセルフアライン拡散バリアの製造方法及び拡散バリアを有する半導体素子Info
- Publication number
- JPH0629239A JPH0629239A JP5035986A JP3598693A JPH0629239A JP H0629239 A JPH0629239 A JP H0629239A JP 5035986 A JP5035986 A JP 5035986A JP 3598693 A JP3598693 A JP 3598693A JP H0629239 A JPH0629239 A JP H0629239A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion barrier
- dielectric layer
- intermediate auxiliary
- photoresist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
- H10P76/202—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials for lift-off processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 セルフアラインリフト−オフ工程を使用して
導電性セルフアライン拡散バリアを形成する。 【構成】 中間補助コーティング１８上に形成したホト
レジスト層２０のパターンに基づき誘電体層１２に穴を
あける。次にこの穴の中及びホトレジスト層２０上に拡
散バリア物質２２ａ，２２ｂをデポジットする。次に中
間補助コーティング１８、ホトレジスト層２０、拡散バ
リア物質２２ａをリフトオフする。最後に穴の中及び周
囲にアルミニウム層１６を形成することを特徴とする。
導電性セルフアライン拡散バリアを形成する。 【構成】 中間補助コーティング１８上に形成したホト
レジスト層２０のパターンに基づき誘電体層１２に穴を
あける。次にこの穴の中及びホトレジスト層２０上に拡
散バリア物質２２ａ，２２ｂをデポジットする。次に中
間補助コーティング１８、ホトレジスト層２０、拡散バ
リア物質２２ａをリフトオフする。最後に穴の中及び周
囲にアルミニウム層１６を形成することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子においてセ
ルフアライン拡散バリアを形成する方法に関する。
ルフアライン拡散バリアを形成する方法に関する。
【０００２】
【従来の技術】シリコンもしくはガリウムひ素基板を用
いた半導体素子において、相互連結物質と基板との間の
拡散バリアが非常に必要とされている。これらの拡散バ
リアは相互連結物質と基板との間の重大な接触を阻止す
る。典型的な従来の技術の半導体素子の配置を図１に示
す。シリコン基板１０の上に誘電体層１２がある。誘電
体層中に穴がエッチングされ、アルミニウム層１６とシ
リコン基板１０の間にある誘電体の穴の中に拡散バリア
１４が提供される。拡散バリアを設置する理由は、熱処
理におけるアルミニウムフィルムとその下のシリコンと
の相互作用を阻止することにある。この相互作用は通
常、基板１０からのシリコンの溶出及び再デポジットを
引き起こして接触抵抗を増大させ、また、アルミニウム
のスパイキング（spiking ）を引き起こしてコンタクト
穴の下側に存在するいかなる接合においても過剰電流漏
れの原因となる。典型的な拡散バリアは、例えば窒化チ
タン（ＴｉＮ）、タングステンチタン（ＴｉＷ）もしく
はタングステン（Ｗ）のような、この反応を阻害する物
質でできた薄層（５０〜３００ｎｍ）である。
いた半導体素子において、相互連結物質と基板との間の
拡散バリアが非常に必要とされている。これらの拡散バ
リアは相互連結物質と基板との間の重大な接触を阻止す
る。典型的な従来の技術の半導体素子の配置を図１に示
す。シリコン基板１０の上に誘電体層１２がある。誘電
体層中に穴がエッチングされ、アルミニウム層１６とシ
リコン基板１０の間にある誘電体の穴の中に拡散バリア
１４が提供される。拡散バリアを設置する理由は、熱処
理におけるアルミニウムフィルムとその下のシリコンと
の相互作用を阻止することにある。この相互作用は通
常、基板１０からのシリコンの溶出及び再デポジットを
引き起こして接触抵抗を増大させ、また、アルミニウム
のスパイキング（spiking ）を引き起こしてコンタクト
穴の下側に存在するいかなる接合においても過剰電流漏
れの原因となる。典型的な拡散バリアは、例えば窒化チ
タン（ＴｉＮ）、タングステンチタン（ＴｉＷ）もしく
はタングステン（Ｗ）のような、この反応を阻害する物
質でできた薄層（５０〜３００ｎｍ）である。
【０００３】
【発明が解決しようとする課題】図１に示す構造を形成
するためには、拡散バリア（金属性であり、そのため導
電性である）を上層金属化層（本発明の場合アルミニウ
ム）に隣接してエッチングする必要がある。これは、エ
ッチング化学が未知の場合、もしくは腐食傾向が増大す
る場合（例えばアルミニウムがＴｉＷ拡散バリア上にあ
る場合）に問題を生じることが多い。さらに、ある特定
のケースにおいて、例えば赤外素子の場合に、アルミニ
ウムフィルムの下側がＩＲリフレクタとして働く。Ｔｉ
Ｗのような隣接拡散バリアを有することによりアルミニ
ウムフィルムのＩＲ反射性が低下する。
するためには、拡散バリア（金属性であり、そのため導
電性である）を上層金属化層（本発明の場合アルミニウ
ム）に隣接してエッチングする必要がある。これは、エ
ッチング化学が未知の場合、もしくは腐食傾向が増大す
る場合（例えばアルミニウムがＴｉＷ拡散バリア上にあ
る場合）に問題を生じることが多い。さらに、ある特定
のケースにおいて、例えば赤外素子の場合に、アルミニ
ウムフィルムの下側がＩＲリフレクタとして働く。Ｔｉ
Ｗのような隣接拡散バリアを有することによりアルミニ
ウムフィルムのＩＲ反射性が低下する。
【０００４】上述の特別なＩＲ反射性の問題に加えて、
この従来の技術による配置における問題点は、例えばア
モルファス合金のようなより望ましいバリア物質が、こ
れらは容易にプラズマエッチングできないため使用でき
ないことである。ウエットエッチングの利用はＶＬＳＩ
技術において適切ではない。さらに、アルミニウムエッ
チングを完成するにあたり連続的な金属性フィルム（拡
散バリア）が下側に保持され、腐食に必要なガルバーニ
電気作用を増大させる場合、上述の腐食はひどくなる。
これらの理由から、アルミニウム相互連結物質のデポジ
ットに先立ってパターン化される拡散バリアが求められ
ている。
この従来の技術による配置における問題点は、例えばア
モルファス合金のようなより望ましいバリア物質が、こ
れらは容易にプラズマエッチングできないため使用でき
ないことである。ウエットエッチングの利用はＶＬＳＩ
技術において適切ではない。さらに、アルミニウムエッ
チングを完成するにあたり連続的な金属性フィルム（拡
散バリア）が下側に保持され、腐食に必要なガルバーニ
電気作用を増大させる場合、上述の腐食はひどくなる。
これらの理由から、アルミニウム相互連結物質のデポジ
ットに先立ってパターン化される拡散バリアが求められ
ている。
【０００５】本発明の目的は、上述のエッチング上の問
題を取り除く導電性拡散バリアを形成する工程を提供す
ることにある。さらに、この工程において、この拡散バ
リアを、他のいかなるマスキング工程の追加をも必要と
せずに下方のコンタクトホールとセルフアラインさせる
ことも目的とする。
題を取り除く導電性拡散バリアを形成する工程を提供す
ることにある。さらに、この工程において、この拡散バ
リアを、他のいかなるマスキング工程の追加をも必要と
せずに下方のコンタクトホールとセルフアラインさせる
ことも目的とする。
【０００６】
【課題を解決するための手段】シリコンとアルミニウム
の相互連結という本発明の特殊な素材システムでは、以
下の過程から成る半導体素子におけるセルフアライン拡
散バリアの形成方法の中でこの目的が達成される： （ａ）シリコン基板上における誘電体層の形成； （ｂ）誘電体層上における中間補助コーティングの形
成； （ｃ）塗装上におけるホトレジスト層の形成； （ｄ）中間補助コーティングを攻撃することによりホト
レジスト層をアンダカットするデベロッパを用いたホト
レジストにおける穴の作製； （ｅ）誘電体中に基板への穴を形成するための、ホトレ
ジスト層中の穴を通しての誘電体と中間補助コーティン
グのプラズマエッチング； （ｆ）誘電体中の穴の中及びホトレジスト層上への導電
性拡散バリア物質のデポジット； （ｇ）（ｅ）工程で形成した穴にセルフアラインする拡
散バリアを形成するための、中間補助塗装を溶解する溶
媒を用いたホトレジスト層及びホトレジスト層上の拡散
バリア物質のリフトオフ； （ｈ）誘電体層中の穴における拡散バリア上へのアルミ
ニウムコンタクトの形成。
の相互連結という本発明の特殊な素材システムでは、以
下の過程から成る半導体素子におけるセルフアライン拡
散バリアの形成方法の中でこの目的が達成される： （ａ）シリコン基板上における誘電体層の形成； （ｂ）誘電体層上における中間補助コーティングの形
成； （ｃ）塗装上におけるホトレジスト層の形成； （ｄ）中間補助コーティングを攻撃することによりホト
レジスト層をアンダカットするデベロッパを用いたホト
レジストにおける穴の作製； （ｅ）誘電体中に基板への穴を形成するための、ホトレ
ジスト層中の穴を通しての誘電体と中間補助コーティン
グのプラズマエッチング； （ｆ）誘電体中の穴の中及びホトレジスト層上への導電
性拡散バリア物質のデポジット； （ｇ）（ｅ）工程で形成した穴にセルフアラインする拡
散バリアを形成するための、中間補助塗装を溶解する溶
媒を用いたホトレジスト層及びホトレジスト層上の拡散
バリア物質のリフトオフ； （ｈ）誘電体層中の穴における拡散バリア上へのアルミ
ニウムコンタクトの形成。
【０００７】
【作用】本発明によれば、従来の技術に見られるエッチ
ング性が必要ではないため拡散バリアに使用できる素材
の範囲を広くできる。
ング性が必要ではないため拡散バリアに使用できる素材
の範囲を広くできる。
【０００８】また、本発明によれば、複雑なマスキング
やパターン化（patterning）過程を必要とせずに拡散バ
リアをスパッタ（sputtering）、蒸着（evaporation ）
もしくは適切な気体を反応させる低温化学デポジット
（ＣＶＤ）などによりデポジットすることができる。
やパターン化（patterning）過程を必要とせずに拡散バ
リアをスパッタ（sputtering）、蒸着（evaporation ）
もしくは適切な気体を反応させる低温化学デポジット
（ＣＶＤ）などによりデポジットすることができる。
【０００９】さらに本発明によれば、この拡散バリアを
コンタクトホールにセルフアラインさせることができ
る；これによりその後のコンタクトへの相互連結におけ
る整列許容性（alignment tolerance ）が向上する。
コンタクトホールにセルフアラインさせることができ
る；これによりその後のコンタクトへの相互連結におけ
る整列許容性（alignment tolerance ）が向上する。
【００１０】
【実施例】次に図によって本発明を詳細に説明する。
【００１１】図２においては、各部分は図１に対応して
おり、同一の参照番号が使用されている。図２Ａに示し
たとおり、シリコン基板１０上には誘電体層１２が形成
されている。誘電体層１２は通常二酸化シリコン（Ｓｉ
Ｏ2 ）であり、シリコン基板上に熱により成長させる
か、またはＣＶＤ法を用いて等写的にデポジットさせ
る。この誘電体層１２には、オキシ窒化物として二酸化
シリコンの変形物も使用することができる。
おり、同一の参照番号が使用されている。図２Ａに示し
たとおり、シリコン基板１０上には誘電体層１２が形成
されている。誘電体層１２は通常二酸化シリコン（Ｓｉ
Ｏ2 ）であり、シリコン基板上に熱により成長させる
か、またはＣＶＤ法を用いて等写的にデポジットさせ
る。この誘電体層１２には、オキシ窒化物として二酸化
シリコンの変形物も使用することができる。
【００１２】図２Ｂに示したとおり、誘電体層に中間補
助コーティング１８が形成され、中間補助コーティング
１８上にポジ型ホトレジスト層２０が形成される。ホト
レジスト層は１〜１．５μｍの厚さであることが好まし
い。本発明はリフト−オフ工程を利用するため、図２Ｃ
に示したとおり中間補助コーティング１８はアンダカッ
トできる素材で形成されていることが重要である。この
末端に面した部分は、リフト−オフ工程中に、溶解され
ることも必要である。このような層を形成するために
は、中間補助コーティング（層）１８を、誘電体層１２
の表面に、典型的には１分間につき５０００回転の回転
数で、好ましくはBrewer Science Arc PN-2 の１６０か
ら２００ｎｍの厚さで回転塗布する。
助コーティング１８が形成され、中間補助コーティング
１８上にポジ型ホトレジスト層２０が形成される。ホト
レジスト層は１〜１．５μｍの厚さであることが好まし
い。本発明はリフト−オフ工程を利用するため、図２Ｃ
に示したとおり中間補助コーティング１８はアンダカッ
トできる素材で形成されていることが重要である。この
末端に面した部分は、リフト−オフ工程中に、溶解され
ることも必要である。このような層を形成するために
は、中間補助コーティング（層）１８を、誘電体層１２
の表面に、典型的には１分間につき５０００回転の回転
数で、好ましくはBrewer Science Arc PN-2 の１６０か
ら２００ｎｍの厚さで回転塗布する。
【００１３】次いで、中間補助コーティング１８をその
後形成されるリフトオフマスクの中間補助コーティング
として使用するために、回転塗布された中間補助コーテ
ィングを加熱板−冷却板（図示せず）上で約９３秒間約
１６３℃で焼結することにより部分的にイミド化する。
後形成されるリフトオフマスクの中間補助コーティング
として使用するために、回転塗布された中間補助コーテ
ィングを加熱板−冷却板（図示せず）上で約９３秒間約
１６３℃で焼結することにより部分的にイミド化する。
【００１４】次いで、中間補助コーティング１８を、合
計の厚さが約１．２ミクロンになるようＫＴＩ８２０な
どの物質でできているホトレジスト層２０により塗装す
る。但しホトレジスト層は４００ｎｍの薄さまで実現可
能である。
計の厚さが約１．２ミクロンになるようＫＴＩ８２０な
どの物質でできているホトレジスト層２０により塗装す
る。但しホトレジスト層は４００ｎｍの薄さまで実現可
能である。
【００１５】次いで、ホトレジスト層２０を加熱板（図
示せず）に非常に近接して約１２５℃で１９秒間予熱さ
れたあと加熱板に接着して３０秒間加熱する。これによ
り層２０及び１８から成るコンポジットマスク層が完成
する。
示せず）に非常に近接して約１２５℃で１９秒間予熱さ
れたあと加熱板に接着して３０秒間加熱する。これによ
り層２０及び１８から成るコンポジットマスク層が完成
する。
【００１６】次いで、常法に従い、このホトレジスト層
２０に適切な波長（例えば４３６ｎｍ）の光を、望まし
いパターンを有する光マスク（図示せず）を通して典型
的には約１００ミリ秒、市販のＡＳＥＴ ＳＬＲ ８０
０ステッパ中で照射することにより、ホトレジスト層２
０を望ましいパターンに暴露する。
２０に適切な波長（例えば４３６ｎｍ）の光を、望まし
いパターンを有する光マスク（図示せず）を通して典型
的には約１００ミリ秒、市販のＡＳＥＴ ＳＬＲ ８０
０ステッパ中で照射することにより、ホトレジスト層２
０を望ましいパターンに暴露する。
【００１７】次いで、ホトレジスト層２０及び中間補助
コーティング１８を１つの工程でＫＴＯ９３４デベロッ
パ（濃度１：１）中に撹拌せずに約１１０秒間浸漬する
ことにより共に現像またはエッチングする。この様な浸
漬によりホトレジスト層２０の暴露された部分は最初異
方的にエッチングされるが、中間補助コーティング１８
に到達した後は等方的にエッチングが進み、これにより
中間補助コーティング１８のアンダカットが引き起こさ
れる。もし下側にある導電体層１２の表面に到達した時
に浸漬が中断されれば、中間補助コーティング１８の元
の厚さにほぼ等しい側面アンダカットに対応して、中間
補助コーティング１８の縦横比が約１である穴が形成さ
れる。
コーティング１８を１つの工程でＫＴＯ９３４デベロッ
パ（濃度１：１）中に撹拌せずに約１１０秒間浸漬する
ことにより共に現像またはエッチングする。この様な浸
漬によりホトレジスト層２０の暴露された部分は最初異
方的にエッチングされるが、中間補助コーティング１８
に到達した後は等方的にエッチングが進み、これにより
中間補助コーティング１８のアンダカットが引き起こさ
れる。もし下側にある導電体層１２の表面に到達した時
に浸漬が中断されれば、中間補助コーティング１８の元
の厚さにほぼ等しい側面アンダカットに対応して、中間
補助コーティング１８の縦横比が約１である穴が形成さ
れる。
【００１８】図２Ｃから容易に判るように、過度のアン
ダカットがあるとホトレジスト層２０は十分に支持され
ない。典型例の断面図を図２Ｃに示す。基板１０は導電
帯層１２を支持する。この層の上部には中間補助コーテ
ィング１８及び最上層２０から成るコンポジットマスク
がある。中間補助コーティング１８中のアンダカット側
面の幅は約２００ｎｍ（中間補助コーティング１８とほ
ぼ同じ厚さ）であることが好ましい。より低いARC PN-2
焼結温度、例えば１５８℃、を用いた他の例において
は、８００ｎｍものアンダカットが得られた。スパタリ
ングへの応用に使用されるリフト−オフ工程に関する詳
細についてはMcColginに譲渡された米国特許第5,017,45
9 号を参照のこと。尚、この特許の開示は本発明の参考
文献として取り入れられている。
ダカットがあるとホトレジスト層２０は十分に支持され
ない。典型例の断面図を図２Ｃに示す。基板１０は導電
帯層１２を支持する。この層の上部には中間補助コーテ
ィング１８及び最上層２０から成るコンポジットマスク
がある。中間補助コーティング１８中のアンダカット側
面の幅は約２００ｎｍ（中間補助コーティング１８とほ
ぼ同じ厚さ）であることが好ましい。より低いARC PN-2
焼結温度、例えば１５８℃、を用いた他の例において
は、８００ｎｍものアンダカットが得られた。スパタリ
ングへの応用に使用されるリフト−オフ工程に関する詳
細についてはMcColginに譲渡された米国特許第5,017,45
9 号を参照のこと。尚、この特許の開示は本発明の参考
文献として取り入れられている。
【００１９】次いで、基板１０を、誘電体層１２、中間
補助コーティング１８とホトレジスト層２０から成るコ
ンポジットマスクと共にTegal 903eのような標準的なプ
ラズマエッチャ（図示せず）中に置き、リアクティブイ
オンエッチング（ＲＩＥ）モードでエッチングした。エ
ッチャ中で使用される化学的条件は誘電体層１２に対し
て最適化した。エッチングは、基板１０の表面が露出す
るまで継続する。ＲＩＥが異方性であるため、誘電体層
１２中に形成されたパターンは中間補助コーティング１
８の側壁ではなくマスキング層２０の側壁に基づいて形
成されている。これを図２Ｄに示す。
補助コーティング１８とホトレジスト層２０から成るコ
ンポジットマスクと共にTegal 903eのような標準的なプ
ラズマエッチャ（図示せず）中に置き、リアクティブイ
オンエッチング（ＲＩＥ）モードでエッチングした。エ
ッチャ中で使用される化学的条件は誘電体層１２に対し
て最適化した。エッチングは、基板１０の表面が露出す
るまで継続する。ＲＩＥが異方性であるため、誘電体層
１２中に形成されたパターンは中間補助コーティング１
８の側壁ではなくマスキング層２０の側壁に基づいて形
成されている。これを図２Ｄに示す。
【００２０】次いで、基板１０を、パターン化された誘
電体層１２及び、中間補助コーティング１８とホトレジ
スト層２０から成るコンポジットマスクと共に標準的な
スパタリングチャンバ（図示せず）に入れ、拡散バリア
物質の層２２をデポジットした。本発明の例においては
この層２２の素材としてタングステンチタン（ＴｉＷ）
を選択した。この結果を図２Ｅに示す。ここには、ホト
レジスト層２０の上部及び側面をカバーする２２ａ部
分、及誘電体層１２のエッチング部分を直接カバーし、
基板１０の露出部分と接触する２２ｂを含むＴｉＷの非
接合層２２が含まれる。
電体層１２及び、中間補助コーティング１８とホトレジ
スト層２０から成るコンポジットマスクと共に標準的な
スパタリングチャンバ（図示せず）に入れ、拡散バリア
物質の層２２をデポジットした。本発明の例においては
この層２２の素材としてタングステンチタン（ＴｉＷ）
を選択した。この結果を図２Ｅに示す。ここには、ホト
レジスト層２０の上部及び側面をカバーする２２ａ部
分、及誘電体層１２のエッチング部分を直接カバーし、
基板１０の露出部分と接触する２２ｂを含むＴｉＷの非
接合層２２が含まれる。
【００２１】次いで、基板１０を、Ｎ−メチルピロリジ
ノンを含む超音波浴（図示せず）中で処理し、ホトレジ
スト層２０と中間補助コーティング１８から成るコンポ
ジットマスク層２２の２２ａ部分を除去した。その結果
が図２Ｆに示される基板１０である。この基板１０は、
パターン化された誘電体層１２を有し、ホトレジスト層
２０と中間補助コーティング１８を有さず、デポジット
されたＴｉＷの層２２の２２ｂ部分により形成されたフ
ィルムパターンのみを含む。この結果により、拡散バリ
ア層２２ｂの形成においては誘電体層１２中の穴にセル
フアラインする。基板１０を、パターン化された誘電体
層１２とＴｉＷの層２２のセルフアラインした部分２２
ｂと共に標準的なスパタリングシステムに導入し、アル
ミニウム層１６をデポジットすることにより工程は完了
する。次いで、アルミニウム層１６は常法によりパター
ン化され、これにより相互連結が形成される。
ノンを含む超音波浴（図示せず）中で処理し、ホトレジ
スト層２０と中間補助コーティング１８から成るコンポ
ジットマスク層２２の２２ａ部分を除去した。その結果
が図２Ｆに示される基板１０である。この基板１０は、
パターン化された誘電体層１２を有し、ホトレジスト層
２０と中間補助コーティング１８を有さず、デポジット
されたＴｉＷの層２２の２２ｂ部分により形成されたフ
ィルムパターンのみを含む。この結果により、拡散バリ
ア層２２ｂの形成においては誘電体層１２中の穴にセル
フアラインする。基板１０を、パターン化された誘電体
層１２とＴｉＷの層２２のセルフアラインした部分２２
ｂと共に標準的なスパタリングシステムに導入し、アル
ミニウム層１６をデポジットすることにより工程は完了
する。次いで、アルミニウム層１６は常法によりパター
ン化され、これにより相互連結が形成される。
【００２２】以上に述べた本発明の実施例は本発明の一
般的原理の説明に過ぎないことは理解されるところであ
る。ここに述べた原理に反しない様々な変更態様が可能
である。例えば、前述のとおり、ARC PN-2の焼結及び現
像のパラメータは変更可能である。これらすべての変更
によっても、ホトレジスト層２０及び中間補助コーティ
ング１８から成るコンポジットマスクは誘電体層１２の
エッチングに耐えられる堅固さを有するであろう。さら
に、選択する拡散バリアは、ＶＬＳＩ処理に通常用いら
れる素材でも、アモルファス合金のような素材でもよ
い。さらに、基板システムはシリコンに制限されるもの
ではなく、熱不安定性に起因する変質のない電気的コン
タクトが要求されるいずれのシステムでもよい。これら
の例には、ガリウムヒ素及びカドミウム−テルル化物の
ようなＩＩＩ−Ｖ及びＩＩ−ＶＩシステムなどが含まれ
る。
般的原理の説明に過ぎないことは理解されるところであ
る。ここに述べた原理に反しない様々な変更態様が可能
である。例えば、前述のとおり、ARC PN-2の焼結及び現
像のパラメータは変更可能である。これらすべての変更
によっても、ホトレジスト層２０及び中間補助コーティ
ング１８から成るコンポジットマスクは誘電体層１２の
エッチングに耐えられる堅固さを有するであろう。さら
に、選択する拡散バリアは、ＶＬＳＩ処理に通常用いら
れる素材でも、アモルファス合金のような素材でもよ
い。さらに、基板システムはシリコンに制限されるもの
ではなく、熱不安定性に起因する変質のない電気的コン
タクトが要求されるいずれのシステムでもよい。これら
の例には、ガリウムヒ素及びカドミウム−テルル化物の
ようなＩＩＩ−Ｖ及びＩＩ−ＶＩシステムなどが含まれ
る。
【００２３】本発明の特徴は、コンタクトホールへのセ
ルフアライン導電性拡散バリアにおいてリフト−オフス
キームを使用することにある。ホトレジストの堅固な特
性がこれを可能にする。J.M. FraryとP. Reiseにより示
されたリフト−オフ法（“Lift-off Techniques for Fi
ne Line Metal Pattering ”,pp.72-82, Semiconduct or
International, December, 1981）のような従来のリフ
ト−オフ法と違い、本発明ではARC 層の薄層（１６０〜
２００ｎｍ）上に厚い（例えば１〜１．５μｍ）ポジ型
レジスト層を用いた。この厚いポジ型レジストは、プラ
ズマエッチング工程において、リフト−オフに最適な特
徴の喪失による悪影響を受けることなく腐食に耐える。
ルフアライン導電性拡散バリアにおいてリフト−オフス
キームを使用することにある。ホトレジストの堅固な特
性がこれを可能にする。J.M. FraryとP. Reiseにより示
されたリフト−オフ法（“Lift-off Techniques for Fi
ne Line Metal Pattering ”,pp.72-82, Semiconduct or
International, December, 1981）のような従来のリフ
ト−オフ法と違い、本発明ではARC 層の薄層（１６０〜
２００ｎｍ）上に厚い（例えば１〜１．５μｍ）ポジ型
レジスト層を用いた。この厚いポジ型レジストは、プラ
ズマエッチング工程において、リフト−オフに最適な特
徴の喪失による悪影響を受けることなく腐食に耐える。
【図１】従来の技術による半導体素子の配置を示す図で
ある。
ある。
【図２】本発明に係る工程を基本的段階順序に従い示す
図である。
図である。
【図３】本発明により完成した半導体素子の構造を示す
図である。
図である。
１０ シリコン基板 １２ 誘電体層 １４ 拡散バリア １６ アルミニウム層 １８ 中間補助コーティング ２０ ホトレジスト層 ２２ 拡散バリア物質の層
Claims (4)
- 【請求項１】 シリコン基板上に誘電体層を形成する工
程と；誘電体層上に中間補助コーティングを形成する工
程と；前記コーティング上にホトレジスト層を形成する
工程と；前記中間補助コーティングを攻撃することによ
りホトレジスト層をアンダカットするデベロッパを用い
て、ホトレジストに穴を作製する工程と；誘電体中に基
板への穴を形成するために、ホトレジスト層及び中間補
助コーティングの中の穴を通して誘電体層をプラズマエ
ッチングする工程と；誘電体中の穴の中及びホトレジス
ト層上へ、導電性拡散バリア物質をデポジットする工程
と；前記プラズマエッチングする工程で形成した穴にセ
ルフアラインする拡散バリアを形成するために、中間補
助コーティングを溶解する溶媒を用いて、ホトレジスト
層及びホトレジスト層上の拡散バリア物質をリフトオフ
する工程と；誘電体層中の穴の中の拡散バリア上にアル
ミニウムコンタクトを形成する工程を有することを特徴
とする、半導体素子におけるセルフアライン拡散バリア
の製造方法。 - 【請求項２】 ホトレジスト層の厚さが１〜１．５μｍ
であることを特徴とする請求項１に記載の方法。 - 【請求項３】 塗装の厚さが１６０〜２００ｎｍである
ことを特徴とする請求項２に記載の方法。 - 【請求項４】 シリコン基板と、 前記シリコン基板上に形成された誘電体層と、 前記誘電体層の所定の部分に設けられ、前記誘電体層の
主表面から前記シリコン基板に達する穴と、 前記穴の側壁と前記穴の底部にあたる前記誘電体層表面
とを覆う拡散バリアと、 前記穴の中及び前記穴の周囲を覆うアルミニウムコンタ
クトと、 を含む、拡散バリアを有する半導体素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US84268192A | 1992-02-27 | 1992-02-27 | |
| US842681 | 1992-02-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629239A true JPH0629239A (ja) | 1994-02-04 |
Family
ID=25287983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5035986A Pending JPH0629239A (ja) | 1992-02-27 | 1993-02-25 | リフト−オフプロセスを利用した半導体素子におけるセルフアライン拡散バリアの製造方法及び拡散バリアを有する半導体素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5360697A (ja) |
| JP (1) | JPH0629239A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147524A (ja) * | 2006-12-12 | 2008-06-26 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193121A (ja) * | 1993-12-27 | 1995-07-28 | Toshiba Corp | 半導体装置の製造方法 |
| US6156665A (en) * | 1998-04-13 | 2000-12-05 | Lucent Technologies Inc. | Trilayer lift-off process for semiconductor device metallization |
| US6420252B1 (en) | 2000-05-10 | 2002-07-16 | Emcore Corporation | Methods of forming robust metal contacts on compound semiconductors |
| GB0213695D0 (en) * | 2002-06-14 | 2002-07-24 | Filtronic Compound Semiconduct | Fabrication method |
| GB0218868D0 (en) * | 2002-08-14 | 2002-09-25 | Nasir Muhammed A | Improved airway management device |
| US7806119B2 (en) * | 2003-08-14 | 2010-10-05 | Intersurgical Uab | Airway device |
| US20070134943A2 (en) * | 2006-04-02 | 2007-06-14 | Dunnrowicz Clarence J | Subtractive - Additive Edge Defined Lithography |
| US7902066B2 (en) * | 2006-09-26 | 2011-03-08 | Chartered Semiconductor Manufacturing, Ltd. | Damascene contact structure for integrated circuits |
| GB0719054D0 (en) * | 2007-09-29 | 2007-11-07 | Nasir Muhammed A | Airway device |
| TWI380452B (en) * | 2008-03-27 | 2012-12-21 | Au Optronics Corp | Thin film transistor, active array substrate and method for manufacturing the same |
| GB201010647D0 (en) | 2010-06-24 | 2010-08-11 | Docsinnovent Ltd | Stopper device |
| DE102011075888B4 (de) * | 2011-05-16 | 2014-07-10 | Robert Bosch Gmbh | Halbleitervorrichtung mit mindestens einem Kontakt und Herstellungsverfahren für eine Halbleitervorrichtung mit mindestens einem Kontakt |
| US20180072570A1 (en) | 2015-03-30 | 2018-03-15 | Tosoh Corporation | Gallium nitride-based sintered compact and method for manufacturing same |
| US9620373B1 (en) * | 2015-12-31 | 2017-04-11 | Globalfoundries Singaporepte. Ltd. | Methods for fabricating semiconductor or micromachined devices with metal structures and methods for forming self-aligned deep cavity metal structures |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5017459A (en) * | 1989-04-26 | 1991-05-21 | Eastman Kodak Company | Lift-off process |
| US5057186A (en) * | 1989-07-28 | 1991-10-15 | At&T Bell Laboratories | Method of taper-etching with photoresist adhesion layer |
-
1993
- 1993-02-25 JP JP5035986A patent/JPH0629239A/ja active Pending
- 1993-06-11 US US08/075,659 patent/US5360697A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147524A (ja) * | 2006-12-12 | 2008-06-26 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5360697A (en) | 1994-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4914056A (en) | Method of manufacturing a semiconductor device having tapered pillars | |
| JPH0629239A (ja) | リフト−オフプロセスを利用した半導体素子におけるセルフアライン拡散バリアの製造方法及び拡散バリアを有する半導体素子 | |
| JP2002513207A (ja) | 低ｋ誘電体層をエッチングする方法 | |
| US5961791A (en) | Process for fabricating a semiconductor device | |
| US6313030B1 (en) | Method of making a conductive layer covering a hole of decreasing diameter in an insulation layer in a semiconductor device | |
| JP2524091B2 (ja) | 金属プラグ製造方法 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2002110654A (ja) | 半導体装置の製造方法 | |
| JPH08255835A (ja) | 半導体素子のプラグ形成方法 | |
| JPH03200330A (ja) | 半導体装置の製造方法 | |
| JP2842405B2 (ja) | 半導体装置の製造方法 | |
| JPH09260647A (ja) | 半導体装置およびその製造方法 | |
| JPH07202124A (ja) | 半導体装置の製造方法 | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| JPH01100946A (ja) | 半導体装置の製造方法 | |
| JPS5834917A (ja) | 半導体装置の製造方法 | |
| JP2753098B2 (ja) | 半導体装置の製造方法 | |
| KR100356621B1 (ko) | 반도체 소자의 제조 방법 및 이를 이용한 반사형 마이크로액정 표시 장치용 기판의 제조 방법 | |
| JP2003264228A (ja) | 半導体装置の製造方法 | |
| JPS58200530A (ja) | 半導体装置の製造方法 | |
| KR100458589B1 (ko) | 반도체 소자 제조 방법 | |
| JPH0114709B2 (ja) | ||
| JPS6111468B2 (ja) | ||
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPH04326553A (ja) | 半導体装置の製造方法 |