JPH0629347A - Ｔａｂパッケージ及びその製造方法 - Google Patents
Ｔａｂパッケージ及びその製造方法Info
- Publication number
- JPH0629347A JPH0629347A JP18200992A JP18200992A JPH0629347A JP H0629347 A JPH0629347 A JP H0629347A JP 18200992 A JP18200992 A JP 18200992A JP 18200992 A JP18200992 A JP 18200992A JP H0629347 A JPH0629347 A JP H0629347A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- capacitor
- package
- layer
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 37
- 239000010409 thin film Substances 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000012212 insulator Substances 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 abstract description 13
- 239000011347 resin Substances 0.000 abstract description 6
- 229920005989 resin Polymers 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000010445 mica Substances 0.000 description 2
- 229910052618 mica group Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【構成】ＴＡＢフィルム１上に金属配線層２を設ける工
程において、電源電極４とグラウンド電極６の２層の金
属電極と絶縁層５からなる薄膜コンデンサ３を設け、さ
らに、金属配線２中の電源及びグラウンド配線をそれぞ
れ２層の金属電極に接続することによってＴＡＢフィル
ム１上に電源−グラウンド間のバイパスコンデンサを設
けている。 【効果】ＴＡＢパッケージ上に電源−グラウンド間のバ
イパスコンデンサを備えているので、電源及びグラウン
ド配線のインダクタンス成分を相殺することができ、電
源−グラウンド間のノイズを低減することが出来る。ま
た、半導体チップ真下に金属層が設けられることによっ
て、半導体チップの発熱を金属を通して放熱する効果も
副次的に得られる。
程において、電源電極４とグラウンド電極６の２層の金
属電極と絶縁層５からなる薄膜コンデンサ３を設け、さ
らに、金属配線２中の電源及びグラウンド配線をそれぞ
れ２層の金属電極に接続することによってＴＡＢフィル
ム１上に電源−グラウンド間のバイパスコンデンサを設
けている。 【効果】ＴＡＢパッケージ上に電源−グラウンド間のバ
イパスコンデンサを備えているので、電源及びグラウン
ド配線のインダクタンス成分を相殺することができ、電
源−グラウンド間のノイズを低減することが出来る。ま
た、半導体チップ真下に金属層が設けられることによっ
て、半導体チップの発熱を金属を通して放熱する効果も
副次的に得られる。
Description
【０００１】
【産業上の利用分野】本発明はＴＡＢパッケージ及びそ
の製造方法に関し、特にＬＳＩの一種であるＴＡＢパッ
ケージ及びその製造方法に関する。
の製造方法に関し、特にＬＳＩの一種であるＴＡＢパッ
ケージ及びその製造方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩの高速化の進展に伴い、Ｌ
ＳＩ自身が発生するスイッチングノイズが増大してい
る。一方、ＬＳＩの高機能化に伴い、信号本数が増大し
パッケージの大型化が進んでいる。従来、ＬＳＩ自身が
発生するスイッチングノイズを除去する方法としては、
ＬＳＩが実装されるプリント基板上にバイパスコンデン
サを設けるのが一般的であったが、パッケージの大型化
によりパッケージ内部配線でのインダクタンスが増加
し、従来の方法では充分なノイズ除去が出来ず、ＬＳＩ
チップにより近い位置にコンデンサを設ける必要が生じ
てきている。
ＳＩ自身が発生するスイッチングノイズが増大してい
る。一方、ＬＳＩの高機能化に伴い、信号本数が増大し
パッケージの大型化が進んでいる。従来、ＬＳＩ自身が
発生するスイッチングノイズを除去する方法としては、
ＬＳＩが実装されるプリント基板上にバイパスコンデン
サを設けるのが一般的であったが、パッケージの大型化
によりパッケージ内部配線でのインダクタンスが増加
し、従来の方法では充分なノイズ除去が出来ず、ＬＳＩ
チップにより近い位置にコンデンサを設ける必要が生じ
てきている。
【０００３】ＬＳＩチップの近傍にコンデンサを設けた
従来技術としては、フラットパッケージによるものとＰ
ＧＡパッケージによるものがある。これを以下に説明す
る。
従来技術としては、フラットパッケージによるものとＰ
ＧＡパッケージによるものがある。これを以下に説明す
る。
【０００４】フラットパッケージによるものとしては、
特開平１−２５１６４４号広報に記載されている技術が
ある。これは、セラミックフラットパッケージを封止す
るキャップにキャパシタンスを形成し、コンデンサとす
る技術である。
特開平１−２５１６４４号広報に記載されている技術が
ある。これは、セラミックフラットパッケージを封止す
るキャップにキャパシタンスを形成し、コンデンサとす
る技術である。
【０００５】ＰＧＡパッケージによるものとしては、特
開昭６３−８６５５４号公報に記載されている技術があ
る。これは、通常の多層セラミックＰＧＡ基板の電源層
とグラウンド層の間の層を誘電体層とすることで、パッ
ケージ内部にコンデンサを設ける技術である。
開昭６３−８６５５４号公報に記載されている技術があ
る。これは、通常の多層セラミックＰＧＡ基板の電源層
とグラウンド層の間の層を誘電体層とすることで、パッ
ケージ内部にコンデンサを設ける技術である。
【０００６】ＴＡＢパッケージは、近年、装置の小型化
に伴い、ＬＳＩの小型化が必要になり、それを実現する
ために開発されたＬＳＩパッケージの一種類である。Ｔ
ＡＢパッケージは絶縁体であるフィルム上に金属配線層
をエッチング技術を利用して形成し、そのテープ上に半
導体チップを実装し、絶縁体で半導体チップを封止する
ＬＳＩパッケージである。
に伴い、ＬＳＩの小型化が必要になり、それを実現する
ために開発されたＬＳＩパッケージの一種類である。Ｔ
ＡＢパッケージは絶縁体であるフィルム上に金属配線層
をエッチング技術を利用して形成し、そのテープ上に半
導体チップを実装し、絶縁体で半導体チップを封止する
ＬＳＩパッケージである。
【０００７】図８（ａ），（ｂ）は従来のＴＡＢパッケ
ージの一例の構造を示す断面図及び平面図である。
ージの一例の構造を示す断面図及び平面図である。
【０００８】図８（ａ），（ｂ）の例では、まず、ポリ
イミド等の樹脂製のＴＡＢフィルム１上に、一般には銅
の金属配線層２をエッチングにより形成し、一方、半導
体チップ７はボンディングパッド上に金またはハンダ等
のバンプを形成する。
イミド等の樹脂製のＴＡＢフィルム１上に、一般には銅
の金属配線層２をエッチングにより形成し、一方、半導
体チップ７はボンディングパッド上に金またはハンダ等
のバンプを形成する。
【０００９】次に、半導体チップ７上のバンプとＴＡＢ
フィルム１上の金属配線層２とを接続して、半導体チッ
プ７をＴＡＢフィルム１上に実装し、その後、樹脂によ
り半導体チップ７を封止する。
フィルム１上の金属配線層２とを接続して、半導体チッ
プ７をＴＡＢフィルム１上に実装し、その後、樹脂によ
り半導体チップ７を封止する。
【００１０】
【発明が解決しようとする課題】従来のＴＡＢパッケー
ジは、非常に小型であるという特徴を有しているが、Ｐ
ＧＡパッケージのような多層配線が可能なパッケージと
異なり、配線層が単一層しかないため、電源やグラウン
ド線も配線層により外部に取り出されることになるの
で、ＰＧＡパッケージ等の他のパッケージと比べて、電
源やグラウンド配線のインダクタンスが増大する。この
インダクタンスの影響により電源やグラウンドに大きな
ノイズが発生するという問題点があった。
ジは、非常に小型であるという特徴を有しているが、Ｐ
ＧＡパッケージのような多層配線が可能なパッケージと
異なり、配線層が単一層しかないため、電源やグラウン
ド線も配線層により外部に取り出されることになるの
で、ＰＧＡパッケージ等の他のパッケージと比べて、電
源やグラウンド配線のインダクタンスが増大する。この
インダクタンスの影響により電源やグラウンドに大きな
ノイズが発生するという問題点があった。
【００１１】しかし、樹脂によりパッケージを封止する
構造のため、パッケージ上にコンデンサを設けることが
できず、また、配線層が単一で電源とグラウンド層が同
一平面上に配置される構造になっているため、パッケー
ジ内部で電源とグラウンド間にキャパシタンスを形成す
ることができなかった。
構造のため、パッケージ上にコンデンサを設けることが
できず、また、配線層が単一で電源とグラウンド層が同
一平面上に配置される構造になっているため、パッケー
ジ内部で電源とグラウンド間にキャパシタンスを形成す
ることができなかった。
【００１２】本発明の目的は、電源やグラウンド配線の
インダクタンスの増大による電源やグラウンドにノズル
の発生のないＴＡＢパッケージ及びその製造方法を提供
することにある。
インダクタンスの増大による電源やグラウンドにノズル
の発生のないＴＡＢパッケージ及びその製造方法を提供
することにある。
【００１３】
【課題を解決するための手段】本発明のＴＡＢパッケー
ジは、ＴＡＢテープ上の半導体チップが実装される部分
の少くとも一部に、金属層と絶縁体層からなる薄膜コン
デンサを有し、該薄膜コンデンサが電源配線層とグラウ
ンド配線層との間に接続されている。
ジは、ＴＡＢテープ上の半導体チップが実装される部分
の少くとも一部に、金属層と絶縁体層からなる薄膜コン
デンサを有し、該薄膜コンデンサが電源配線層とグラウ
ンド配線層との間に接続されている。
【００１４】本発明のＴＡＢパッケージの製造方法は、
ＴＡＢテープ上に形成される金属層と絶縁体層からなる
薄膜コンデンサの前記金属層を前記ＴＡＢテープ上に金
属配線層を形成する工程において同時に形成する。
ＴＡＢテープ上に形成される金属層と絶縁体層からなる
薄膜コンデンサの前記金属層を前記ＴＡＢテープ上に金
属配線層を形成する工程において同時に形成する。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１６】図１（ａ），（ｂ）は本発明の第１の実施
例の構造を示す断面図及び平面図、図２（ａ），（ｂ）
〜図４（ａ），（ｂ）は本発明の第１の実施例の製造方
法を説明する工程順に示した断面図及び平面図である。
例の構造を示す断面図及び平面図、図２（ａ），（ｂ）
〜図４（ａ），（ｂ）は本発明の第１の実施例の製造方
法を説明する工程順に示した断面図及び平面図である。
【００１７】以下に、図面を参照して本発明のＴＡＢパ
ッケージの構造を説明する。
ッケージの構造を説明する。
【００１８】図１（ａ），（ｂ）に示すように、ＴＡＢ
フィルム１は樹脂フィルムで、ＴＡＢフィルム１上に金
属配線層２と薄膜コンデンサ３が形成されている。
フィルム１は樹脂フィルムで、ＴＡＢフィルム１上に金
属配線層２と薄膜コンデンサ３が形成されている。
【００１９】第１の実施例の配線層２と薄膜コンデンサ
３の製造工程は、まず、図２（ａ），（ｂ）に示すよう
に、ＴＡＢフィルム１上に、銅等の金属薄膜を蒸着し、
必要箇所を残しエッチングする。この金属層が薄膜コン
デンサの電源電極４となる。
３の製造工程は、まず、図２（ａ），（ｂ）に示すよう
に、ＴＡＢフィルム１上に、銅等の金属薄膜を蒸着し、
必要箇所を残しエッチングする。この金属層が薄膜コン
デンサの電源電極４となる。
【００２０】次に、図３（ａ），（ｂ）に示すように、
電源電極４上にポリイミドやマイカ等の絶縁薄膜を形成
する。この絶縁薄膜が薄膜コンデンサの絶縁層５とな
る。
電源電極４上にポリイミドやマイカ等の絶縁薄膜を形成
する。この絶縁薄膜が薄膜コンデンサの絶縁層５とな
る。
【００２１】次に、図４（ａ），（ｂ）に示すように、
再度銅等の金属薄膜を蒸着し、必要箇所を残しエッチン
グする。この金属層が薄膜コンデンサのグラウンド電極
６及び配線層２となる。また、この工程で配線層２中の
電源及びグラウンド信号線が、それぞれ薄膜コンデンサ
３の電源電極４とグラウンド電極６とに接続される。
再度銅等の金属薄膜を蒸着し、必要箇所を残しエッチン
グする。この金属層が薄膜コンデンサのグラウンド電極
６及び配線層２となる。また、この工程で配線層２中の
電源及びグラウンド信号線が、それぞれ薄膜コンデンサ
３の電源電極４とグラウンド電極６とに接続される。
【００２２】以上の工程で得られたＴＡＢフィルム１
に、ボンディングパッド上にバンプが形成された半導体
チップ７を実装し、それを樹脂で封止してＴＡＢパッケ
ージが完成する。
に、ボンディングパッド上にバンプが形成された半導体
チップ７を実装し、それを樹脂で封止してＴＡＢパッケ
ージが完成する。
【００２３】図５（ａ），（ｂ）〜図７（ａ），（ｂ）
は本発明の第２の実施例の製造方法を説明する工程順に
示した断面図及び平面図である。
は本発明の第２の実施例の製造方法を説明する工程順に
示した断面図及び平面図である。
【００２４】第２の実施例の配線層２と薄膜コンデンサ
３の製造工程は、まず、図５（ａ），（ｂ）に示すよう
に、ＴＡＢフィルム１上に、銅等の金属薄膜を蒸着し、
必要箇所を残しエッチングする。この金属層が配線層２
及び薄膜コンデンサの電源電極４となる。
３の製造工程は、まず、図５（ａ），（ｂ）に示すよう
に、ＴＡＢフィルム１上に、銅等の金属薄膜を蒸着し、
必要箇所を残しエッチングする。この金属層が配線層２
及び薄膜コンデンサの電源電極４となる。
【００２５】次に図６（ａ），（ｂ）に示すように、電
源電極４上にポリイミドやマイカ等の絶縁薄膜を形成す
る。この絶縁薄膜が薄膜コンデンサの絶縁層５となる。
源電極４上にポリイミドやマイカ等の絶縁薄膜を形成す
る。この絶縁薄膜が薄膜コンデンサの絶縁層５となる。
【００２６】次に、図７（ａ），（ｂ）に示すように、
再度銅等の金属薄膜を蒸着し、必要箇所を残しエッチン
グする。この金属層が薄膜コンデンサのグラウンド電極
６となる。またこの工程で配線層中の電源及びグラウン
ド信号線が、それぞれ薄膜コンデンサ３の電源電極４と
グラウンド電極６とに接続される。
再度銅等の金属薄膜を蒸着し、必要箇所を残しエッチン
グする。この金属層が薄膜コンデンサのグラウンド電極
６となる。またこの工程で配線層中の電源及びグラウン
ド信号線が、それぞれ薄膜コンデンサ３の電源電極４と
グラウンド電極６とに接続される。
【００２７】これらの実施例において、一般的な３５ｍ
ｍＴＡＢフィルムに１０ｍｍ角の半導体チップを実装し
た場合の効果を、特開平１−２５１６４４号公報に記載
されているセラミックフラットパッケージ（パッケージ
寸法を２５ｍｍ角と仮定する）及び特開昭６３−８６５
５４号公報に記載されているＰＧＡパッケージ（パッケ
ージ寸法を３０ｍｍ角と仮定する）と比較すると、誘電
体層の材質及び厚さを同一と仮定した場合に、容量はセ
ラミックフラットパッケージの場合の約４０％、ＰＧＡ
パッケージの場合の約１０％となる。誘電体層の材質及
び厚さを変えることによって、従来の技術とほぼ同等の
キャパシタンスを得ることができる。また、コンデンサ
の形成される位置は、本実施例の場合、半導体チップか
ら数百μｍの距離となり、従来技術より近い位置にコン
デンサを設けることができる。従って半導体チップとコ
ンデンサの間のインダクタンスを小さくすることがで
き、周波数特性は、従来技術と比較して最も良好な特性
が得られる。
ｍＴＡＢフィルムに１０ｍｍ角の半導体チップを実装し
た場合の効果を、特開平１−２５１６４４号公報に記載
されているセラミックフラットパッケージ（パッケージ
寸法を２５ｍｍ角と仮定する）及び特開昭６３−８６５
５４号公報に記載されているＰＧＡパッケージ（パッケ
ージ寸法を３０ｍｍ角と仮定する）と比較すると、誘電
体層の材質及び厚さを同一と仮定した場合に、容量はセ
ラミックフラットパッケージの場合の約４０％、ＰＧＡ
パッケージの場合の約１０％となる。誘電体層の材質及
び厚さを変えることによって、従来の技術とほぼ同等の
キャパシタンスを得ることができる。また、コンデンサ
の形成される位置は、本実施例の場合、半導体チップか
ら数百μｍの距離となり、従来技術より近い位置にコン
デンサを設けることができる。従って半導体チップとコ
ンデンサの間のインダクタンスを小さくすることがで
き、周波数特性は、従来技術と比較して最も良好な特性
が得られる。
【００２８】また、何れの実施例も、コンデンサを形成
する工程は、従来のＴＡＢパッケージの製造工程を利用
したものであり、コンデンサを形成するために、新たな
製造設備を必要とすることはない。
する工程は、従来のＴＡＢパッケージの製造工程を利用
したものであり、コンデンサを形成するために、新たな
製造設備を必要とすることはない。
【００２９】
【発明の効果】上述した従来のＴＡＢパッケージに対し
本発明は、ＴＡＢパッケージ上に電源−グラウンド間の
バイパスコンデンサを半導体チップから数百μｍの位置
に備えているので、電源−グラウンド間のノイズを有効
に除去することができ、電源及びグラウンド配線のイン
ダクタンス成分を相殺することができる効果がある。
本発明は、ＴＡＢパッケージ上に電源−グラウンド間の
バイパスコンデンサを半導体チップから数百μｍの位置
に備えているので、電源−グラウンド間のノイズを有効
に除去することができ、電源及びグラウンド配線のイン
ダクタンス成分を相殺することができる効果がある。
【００３０】また、コンデンサがパッケージ内部に形成
されるので、装置の実装密度の向上及び装置製造工程の
簡略化が実現できる効果がある。
されるので、装置の実装密度の向上及び装置製造工程の
簡略化が実現できる効果がある。
【００３１】さらに、半導体チップ真下に金属層が設け
られることによって、半導体チップの発熱を金属を通し
て放熱する効果も副次的に得られる。
られることによって、半導体チップの発熱を金属を通し
て放熱する効果も副次的に得られる。
【図１】本発明の第１の実施例の構造を示す断面図及び
平面図である。
平面図である。
【図２】本発明の第１の実施例の製造方法を説明する工
程順に示した断面図及び平面図である。
程順に示した断面図及び平面図である。
【図３】本発明の第１の実施例の製造方法を説明する工
程順に示した断面図及び平面図である。
程順に示した断面図及び平面図である。
【図４】本発明の第１の実施例の製造方法を説明する工
程順に示した断面図及び平面図である。
程順に示した断面図及び平面図である。
【図５】本発明の第２の実施例の製造方法を説明する工
程順に示した断面図及び平面図である。
程順に示した断面図及び平面図である。
【図６】本発明の第２の実施例の製造方法を説明する工
程順に示した断面図及び平面図である。
程順に示した断面図及び平面図である。
【図７】本発明の第２の実施例の製造方法を説明する工
程順に示した断面図及び平面図である。
程順に示した断面図及び平面図である。
【図８】従来のＴＡＢパッケージの一例の構造を示す断
面図及び平面図である。
面図及び平面図である。
１ ＴＡＢフィルム ２ 配線層 ３ 薄膜コンデンサ ４ 電源電極 ５ 絶縁層 ６ グラウンド電極 ７ 半導体チップ
Claims (2)
- 【請求項１】 ＴＡＢテープ上の半導体チップが実装さ
れる部分の少くとも一部に、金属層と絶縁体層からなる
薄膜コンデンサを有し、該薄膜コンデンサが電源配線層
とグラウンド配線層との間に接続されていることを特徴
とするＴＡＢパッケージ。 - 【請求項２】 ＴＡＢテープ上に形成される金属層と絶
縁体層からなる薄膜コンデンサの前記金属層を前記ＴＡ
Ｂテープ上に金属配線層を形成する工程において同時に
形成することを特徴とするＴＡＢパッケージの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18200992A JPH0629347A (ja) | 1992-07-09 | 1992-07-09 | Ｔａｂパッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18200992A JPH0629347A (ja) | 1992-07-09 | 1992-07-09 | Ｔａｂパッケージ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629347A true JPH0629347A (ja) | 1994-02-04 |
Family
ID=16110733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18200992A Withdrawn JPH0629347A (ja) | 1992-07-09 | 1992-07-09 | Ｔａｂパッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629347A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0380667A4 (en) * | 1987-10-07 | 1991-04-24 | Terumo Kabushiki Kaisha | Ultraviolet-absorbing polymer material and photoetching process |
| JP2006324611A (ja) * | 2005-05-20 | 2006-11-30 | Mitsui Mining & Smelting Co Ltd | キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法 |
-
1992
- 1992-07-09 JP JP18200992A patent/JPH0629347A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0380667A4 (en) * | 1987-10-07 | 1991-04-24 | Terumo Kabushiki Kaisha | Ultraviolet-absorbing polymer material and photoetching process |
| JP2006324611A (ja) * | 2005-05-20 | 2006-11-30 | Mitsui Mining & Smelting Co Ltd | キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7565737B2 (en) | Manufacturing method of package substrate | |
| US20070035020A1 (en) | Semiconductor Apparatus and Semiconductor Module | |
| JPH02133943A (ja) | 高集積回路及びその製造方法 | |
| KR20080057190A (ko) | 향상된 접지 성능과 매립된 안테나를 갖는 3ｄ 전자 패키징구조체 | |
| JP2001267350A (ja) | 半導体装置及びその製造方法 | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| JP2003007910A (ja) | 半導体装置 | |
| JP2007157844A (ja) | 半導体装置、および半導体装置の製造方法 | |
| JP2008085362A (ja) | 半導体装置及び半導体モジュール | |
| JP4190111B2 (ja) | 高周波モジュール | |
| JPH06181119A (ja) | Ｌｃ複合部品 | |
| JPS5988864A (ja) | 半導体装置の製造方法 | |
| JP3081786B2 (ja) | 高周波半導体装置 | |
| JP2903013B2 (ja) | 金属基板を含む回路パッケージ及び実装方法 | |
| JPH0629347A (ja) | Ｔａｂパッケージ及びその製造方法 | |
| JP2002164658A (ja) | モジュール基板 | |
| JPH06181289A (ja) | 半導体装置 | |
| US20060160348A1 (en) | Semiconductor element with under bump metallurgy structure and fabrication method thereof | |
| JP2001148457A (ja) | 高周波用半導体装置 | |
| JP2003124430A (ja) | 集積回路装置および集積回路用コンデンサ | |
| JPS6079763A (ja) | 半導体装置 | |
| US20250183185A1 (en) | Electronic package and manufacturing method thereof | |
| JPS58125859A (ja) | 半導体装置 | |
| JP4356196B2 (ja) | 半導体装置組立体 | |
| US20050001307A1 (en) | [wafer level passive component] |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |