JPH06294847A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH06294847A JPH06294847A JP5084849A JP8484993A JPH06294847A JP H06294847 A JPH06294847 A JP H06294847A JP 5084849 A JP5084849 A JP 5084849A JP 8484993 A JP8484993 A JP 8484993A JP H06294847 A JPH06294847 A JP H06294847A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- state
- signal
- selection
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000012360 testing method Methods 0.000 claims abstract description 33
- 238000010586 diagram Methods 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】複数の３状態回路の出力が１本の信号線に接続
された構成において、３状態回路の解放状態を試験する
際に、アクティブでない３状態回路の入力信号を設定す
るテスト回路を提供する。 【構成】３状態回路の入力にそれぞれ設けられた選択回
路と、３状態回路の制御信号とテストモード制御信号に
よって制御される選択制御回路から構成する。 【効果】簡単な選択制御回路および選択回路をテスト回
路として付加することにより、３状態回路の解放状態の
試験で最も困難な、非アクティブ回路の入力状態設定が
不要となり、テストパターン作成が容易になる。
された構成において、３状態回路の解放状態を試験する
際に、アクティブでない３状態回路の入力信号を設定す
るテスト回路を提供する。 【構成】３状態回路の入力にそれぞれ設けられた選択回
路と、３状態回路の制御信号とテストモード制御信号に
よって制御される選択制御回路から構成する。 【効果】簡単な選択制御回路および選択回路をテスト回
路として付加することにより、３状態回路の解放状態の
試験で最も困難な、非アクティブ回路の入力状態設定が
不要となり、テストパターン作成が容易になる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路のテスト
回路に関する。
回路に関する。
【０００２】
【従来の技術】図５に示すような複数の３状態回路１，
２，…，３の出力が１本の信号線４に接続された回路が
半導体集積回路の内部に含まれていた場合、これを試験
する従来の方法は、まず３状態回路１の制御信号１１を
適当に設定して、３状態回路１の出力が高電位および低
電位の２出力状態をとるようにする（以下３状態回路を
このような状態にすることをアクティブにすると表現す
る）。そして、入力信号２１にＨｉｇｈレベル（以下Ｈ
レベルと表現する）及びＬｏｗレベル（以下Ｌレベルと
表現する）を与えて信号線４を観測し、他の３状態回路
２，…，３についても同様に行う。しかしこれだけの試
験では３状態回路のそれぞれが解放状態を有することを
確認したことにならないため、さらに次の試験を行う。
２，…，３の出力が１本の信号線４に接続された回路が
半導体集積回路の内部に含まれていた場合、これを試験
する従来の方法は、まず３状態回路１の制御信号１１を
適当に設定して、３状態回路１の出力が高電位および低
電位の２出力状態をとるようにする（以下３状態回路を
このような状態にすることをアクティブにすると表現す
る）。そして、入力信号２１にＨｉｇｈレベル（以下Ｈ
レベルと表現する）及びＬｏｗレベル（以下Ｌレベルと
表現する）を与えて信号線４を観測し、他の３状態回路
２，…，３についても同様に行う。しかしこれだけの試
験では３状態回路のそれぞれが解放状態を有することを
確認したことにならないため、さらに次の試験を行う。
【０００３】任意の３状態回路、例えば３状態回路１の
制御信号１１をアクティブにして、入力信号２１にＨレ
ベル及びＬレベルを与えると同時に、他の３状態回路
２，…，３の入力信号２２，…，２３には入力信号２１
の反転レベルを与える。これで３状態回路２，…，３の
解放状態が試験される。残る３状態回路１の解放状態を
試験するには、他の３状態回路２，…，３の任意の一
つ、例えば３状態回路２の制御信号１２をアクティブに
して、入力信号２２にＨレベル及びＬレベルを与えると
同時に、３状態回路１の入力信号２１に入力信号２２の
反転レベルを与える。これですべての３状態回路１，
２，…，３の試験が完了する。
制御信号１１をアクティブにして、入力信号２１にＨレ
ベル及びＬレベルを与えると同時に、他の３状態回路
２，…，３の入力信号２２，…，２３には入力信号２１
の反転レベルを与える。これで３状態回路２，…，３の
解放状態が試験される。残る３状態回路１の解放状態を
試験するには、他の３状態回路２，…，３の任意の一
つ、例えば３状態回路２の制御信号１２をアクティブに
して、入力信号２２にＨレベル及びＬレベルを与えると
同時に、３状態回路１の入力信号２１に入力信号２２の
反転レベルを与える。これですべての３状態回路１，
２，…，３の試験が完了する。
【０００４】
【発明が解決しようとする課題】しかし、前述の試験方
法では、３状態回路の解放状態を試験する際に、アクテ
ィブでない３状態回路の入力信号まで設定しなければな
らないという問題点を有していた。大規模で複雑な半導
体集積回路においてこのような設定を行うことは極めて
困難で、かかる設定のために膨大なテストパターン作成
工数を必要とする。
法では、３状態回路の解放状態を試験する際に、アクテ
ィブでない３状態回路の入力信号まで設定しなければな
らないという問題点を有していた。大規模で複雑な半導
体集積回路においてこのような設定を行うことは極めて
困難で、かかる設定のために膨大なテストパターン作成
工数を必要とする。
【０００５】また、アクティブでない３状態回路の入力
信号の設定が前述のようにできない場合は、それぞれ個
別に３状態回路の制御信号と入力信号を組み合わせて、
前述の状態設定を網羅しなければならないため、テスト
パターンが長大になり試験時間も増大する。
信号の設定が前述のようにできない場合は、それぞれ個
別に３状態回路の制御信号と入力信号を組み合わせて、
前述の状態設定を網羅しなければならないため、テスト
パターンが長大になり試験時間も増大する。
【０００６】そこで本発明は従来のこのような問題点を
解決するもので、その目的とするところは、３状態回路
の解放状態を試験する際に、アクティブでない３状態回
路の入力信号を設定するテスト回路を提供することにあ
る。
解決するもので、その目的とするところは、３状態回路
の解放状態を試験する際に、アクティブでない３状態回
路の入力信号を設定するテスト回路を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明の半導体集積回路
装置は、高電位状態、低電位状態、解放状態の３状態出
力を有する回路（以下３状態回路と表現する）の複数個
が、その各々の出力を１本の信号線に電気的に接続する
構造を有し、通常動作モードとテストモードとを切換え
る、少なくも１本のテストモード制御信号を有する集積
回路において、前記複数個の３状態回路のそれぞれの入
力に接続する複数個の選択回路と、前記複数個の３状態
回路の中の任意の１回路（以下第１回路と表現する）の
制御信号と、前記複数個の３状態回路の中の１回路で有
って、第１回路と異なる回路（以下第２回路と表現す
る）の制御信号と、前記テストモード制御信号とを入力
とし、前記複数個の選択回路のそれぞれの選択信号を発
生する選択制御回路と、前記複数個の選択回路の一方の
被選択信号入力としては、前記通常動作モード時に有効
となる信号（以下通常信号と表現する）が接続され、前
記第１回路に接続する選択回路の他の一方の被選択信号
入力としては、前記第２回路に接続する選択回路の前記
通常信号の反転信号が接続され、前記第１回路を除く他
の複数個の３状態回路に接続する選択回路の他の一方の
被選択信号入力としては、前記第１回路に接続する選択
回路の前記通常信号の反転信号が接続されることを特徴
とする。
装置は、高電位状態、低電位状態、解放状態の３状態出
力を有する回路（以下３状態回路と表現する）の複数個
が、その各々の出力を１本の信号線に電気的に接続する
構造を有し、通常動作モードとテストモードとを切換え
る、少なくも１本のテストモード制御信号を有する集積
回路において、前記複数個の３状態回路のそれぞれの入
力に接続する複数個の選択回路と、前記複数個の３状態
回路の中の任意の１回路（以下第１回路と表現する）の
制御信号と、前記複数個の３状態回路の中の１回路で有
って、第１回路と異なる回路（以下第２回路と表現す
る）の制御信号と、前記テストモード制御信号とを入力
とし、前記複数個の選択回路のそれぞれの選択信号を発
生する選択制御回路と、前記複数個の選択回路の一方の
被選択信号入力としては、前記通常動作モード時に有効
となる信号（以下通常信号と表現する）が接続され、前
記第１回路に接続する選択回路の他の一方の被選択信号
入力としては、前記第２回路に接続する選択回路の前記
通常信号の反転信号が接続され、前記第１回路を除く他
の複数個の３状態回路に接続する選択回路の他の一方の
被選択信号入力としては、前記第１回路に接続する選択
回路の前記通常信号の反転信号が接続されることを特徴
とする。
【０００８】
【実施例】以下本発明について実施例に基づいて詳細に
説明する。
説明する。
【０００９】図１は本発明の回路ブロック図である。複
数の３状態回路１，２，…，３の出力が１本の信号線４
に接続されている。それぞれの３状態回路１，２，…，
３の入力には選択回路３１，３２，…，３３が接続され
る。第１回路１の制御信号１１と、第２回路２の制御信
号１２と、テストモード制御信号６を入力とする選択制
御回路５の出力は、選択回路３１，３２，…，３３のそ
れぞれの選択信号４１，４２，…，４３に接続される。
選択回路３１，３２，…，３３の一方の被選択信号入力
としては、通常信号６１，６２，…，６３が接続され
る。第１回路１に接続する選択回路３１の他の一方の被
選択信号入力としては、第２回路２に接続する選択回路
３２の被選択入力である通常信号６２の反転信号５１が
接続される。第１回路１を除く他の複数個の３状態回路
２，…，３に接続する選択回路３２，…，３３の他の一
方の被選択信号入力としては、第１回路１に接続する選
択回路３１の被選択入力である通常信号６１の反転信号
５２，…，５３が接続される。
数の３状態回路１，２，…，３の出力が１本の信号線４
に接続されている。それぞれの３状態回路１，２，…，
３の入力には選択回路３１，３２，…，３３が接続され
る。第１回路１の制御信号１１と、第２回路２の制御信
号１２と、テストモード制御信号６を入力とする選択制
御回路５の出力は、選択回路３１，３２，…，３３のそ
れぞれの選択信号４１，４２，…，４３に接続される。
選択回路３１，３２，…，３３の一方の被選択信号入力
としては、通常信号６１，６２，…，６３が接続され
る。第１回路１に接続する選択回路３１の他の一方の被
選択信号入力としては、第２回路２に接続する選択回路
３２の被選択入力である通常信号６２の反転信号５１が
接続される。第１回路１を除く他の複数個の３状態回路
２，…，３に接続する選択回路３２，…，３３の他の一
方の被選択信号入力としては、第１回路１に接続する選
択回路３１の被選択入力である通常信号６１の反転信号
５２，…，５３が接続される。
【００１０】図２は、図１の回路ブロック図に示された
３状態回路の構成例である。
３状態回路の構成例である。
【００１１】信号３０１がＨレベルの時、３状態回路は
アクティブになる。
アクティブになる。
【００１２】図３は、図１の回路ブロック図に示された
選択回路の構成例である。
選択回路の構成例である。
【００１３】信号１１３がＬレベルの時、信号１１１が
選択され、信号１１３がＨレベルの時、信号１１２が選
択される。
選択され、信号１１３がＨレベルの時、信号１１２が選
択される。
【００１４】図４は、図１の回路ブロック図に示された
選択制御回路の構成例である。
選択制御回路の構成例である。
【００１５】信号１３３がＬレベルの時は、信号２３
１，２３２，…，２３３にＬレベルが出力される。信号
１３３がＨレベルの時、信号１３１がＬレベルであって
信号１３２がＨレベルの場合のみ、信号２３１にＨレベ
ルが出力され、信号１３１がＨレベルであって信号１３
２がＬレベルの場合のみ、信号２３２，…，２３３にＨ
レベルが出力される。
１，２３２，…，２３３にＬレベルが出力される。信号
１３３がＨレベルの時、信号１３１がＬレベルであって
信号１３２がＨレベルの場合のみ、信号２３１にＨレベ
ルが出力され、信号１３１がＨレベルであって信号１３
２がＬレベルの場合のみ、信号２３２，…，２３３にＨ
レベルが出力される。
【００１６】以下図２の回路ブロック図で動作を説明す
る。３状態回路２，…，３の解放状態を試験するため
に、テストモード制御信号６をＨレベルに保ち、制御信
号１１にＨレベルを与えて、３状態回路１をアクティブ
にする。この時、選択制御回路５は、選択回路３１の制
御信号４１をＬレベルに、選択回路３２，…，３３の制
御信号４２，…，４３をＨレベルに制御して、アクティ
ブでない３状態回路２，…，３の入力信号２２，…，２
３に、通常信号６１の反転信号５２，…，５３を印可す
る。つまり、アクティブな３状態回路１の入力信号２１
の反転信号が、アクティブでない３状態回路２，…，３
の入力信号２２，…，２３となるよう状態設定される。
この状態で信号線４の電位を観測するか、または電源電
流を測定することによって、３状態回路２，…，３の解
放状態が試験される。次に３状態回路１の解放状態を試
験するために、テストモード制御信号６をＨレベルに保
ったままで、制御信号１２にＨレベルを与えて、３状態
回路２をアクティブにする。この時、選択制御回路５
は、選択回路３２の制御信号４２をＬレベルに、選択回
路３１の制御信号４１をＨレベルに制御して、アクティ
ブでない３状態回路１の入力信号２１に、通常信号６２
の反転信号５１を印可する。つまり、アクティブな３状
態回路２の入力信号２２の反転信号が、アクティブでな
い３状態回路１の入力信号２１となるよう状態設定され
る。この状態で前述の測定を行えば３状態回路１の解放
状態が試験される。
る。３状態回路２，…，３の解放状態を試験するため
に、テストモード制御信号６をＨレベルに保ち、制御信
号１１にＨレベルを与えて、３状態回路１をアクティブ
にする。この時、選択制御回路５は、選択回路３１の制
御信号４１をＬレベルに、選択回路３２，…，３３の制
御信号４２，…，４３をＨレベルに制御して、アクティ
ブでない３状態回路２，…，３の入力信号２２，…，２
３に、通常信号６１の反転信号５２，…，５３を印可す
る。つまり、アクティブな３状態回路１の入力信号２１
の反転信号が、アクティブでない３状態回路２，…，３
の入力信号２２，…，２３となるよう状態設定される。
この状態で信号線４の電位を観測するか、または電源電
流を測定することによって、３状態回路２，…，３の解
放状態が試験される。次に３状態回路１の解放状態を試
験するために、テストモード制御信号６をＨレベルに保
ったままで、制御信号１２にＨレベルを与えて、３状態
回路２をアクティブにする。この時、選択制御回路５
は、選択回路３２の制御信号４２をＬレベルに、選択回
路３１の制御信号４１をＨレベルに制御して、アクティ
ブでない３状態回路１の入力信号２１に、通常信号６２
の反転信号５１を印可する。つまり、アクティブな３状
態回路２の入力信号２２の反転信号が、アクティブでな
い３状態回路１の入力信号２１となるよう状態設定され
る。この状態で前述の測定を行えば３状態回路１の解放
状態が試験される。
【００１７】以上述べた説明で使用した論理信号レベル
は、図２、図３および図４の回路構成例に基づいている
が、これは本発明の本質的な部分ではなく、回路構成例
によって変えてよい。また回路構成例もあくまで一実施
例にすぎない。
は、図２、図３および図４の回路構成例に基づいている
が、これは本発明の本質的な部分ではなく、回路構成例
によって変えてよい。また回路構成例もあくまで一実施
例にすぎない。
【００１８】
【発明の効果】以上説明したように本発明の半導体集積
回路装置は、簡単な選択制御回路および選択回路をテス
ト回路として付加することにより、３状態回路の解放状
態の試験で最も困難な、非アクティブ回路の入力状態設
定が不要となり、テストパターン作成を容易にする効果
がある。
回路装置は、簡単な選択制御回路および選択回路をテス
ト回路として付加することにより、３状態回路の解放状
態の試験で最も困難な、非アクティブ回路の入力状態設
定が不要となり、テストパターン作成を容易にする効果
がある。
【図１】本発明の構成例を示す回路ブロック図。
【図２】図１で使用した３状態回路１、２、３の回路構
成例を示す図。
成例を示す図。
【図３】図１で使用した選択回路３１、３２、３３の回
路構成例を示す図。
路構成例を示す図。
【図４】図１で使用した選択制御回路５の回路構成例を
示す図。
示す図。
【図５】従来の３状態回路の接続構成例を示す図。
１，２，３‥‥３状態回路 ５‥‥選択制御回路 ３１，３２，３３‥‥選択回路 ６‥‥テストモード制御信号 １１，１２，１３‥‥３状態回路の制御信号 ４１，４２，４３‥‥選択回路の選択信号
Claims (1)
- 【請求項１】 高電位状態、低電位状態、解放状態の３
状態出力を有する回路（以下３状態回路と表現する）の
複数個が、その各々の出力を１本の信号線に電気的に接
続する構造を有し、通常動作モードとテストモードとを
切換える、少なくも１本のテストモード制御信号を有す
る集積回路において、前記複数個の３状態回路のそれぞ
れの入力に接続する複数個の選択回路と、前記複数個の
３状態回路の中の任意の１回路（以下第１回路と表現す
る）の制御信号と、前記複数個の３状態回路の中の１回
路で有って、第１回路と異なる回路（以下第２回路と表
現する）の制御信号と、前記テストモード制御信号とを
入力とし、前記複数個の選択回路のそれぞれの選択信号
を発生する選択制御回路と、前記複数個の選択回路の一
方の被選択信号入力としては、前記通常動作モード時に
有効となる信号（以下通常信号と表現する）が接続さ
れ、前記第１回路に接続する選択回路の他の一方の被選
択信号入力としては、前記第２回路に接続する選択回路
の前記通常信号の反転信号が接続され、前記第１回路を
除く他の複数個の３状態回路に接続する選択回路の他の
一方の被選択信号入力としては、前記第１回路に接続す
る選択回路の前記通常信号の反転信号が接続されること
を特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5084849A JPH06294847A (ja) | 1993-04-12 | 1993-04-12 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5084849A JPH06294847A (ja) | 1993-04-12 | 1993-04-12 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06294847A true JPH06294847A (ja) | 1994-10-21 |
Family
ID=13842254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5084849A Pending JPH06294847A (ja) | 1993-04-12 | 1993-04-12 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06294847A (ja) |
-
1993
- 1993-04-12 JP JP5084849A patent/JPH06294847A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2513904B2 (ja) | テスト容易化回路 | |
| US5047710A (en) | System for scan testing of logic circuit networks | |
| US6813579B1 (en) | Apparatus and method for test mode control | |
| JP3555953B2 (ja) | プリング抵抗を備える接続部をテストする装置 | |
| JP3229359B2 (ja) | 集積回路を試験するための回路装置 | |
| JPH06294847A (ja) | 半導体集積回路装置 | |
| US5206862A (en) | Method and apparatus for locally deriving test signals from previous response signals | |
| JP3191791B2 (ja) | プローブカード | |
| US5541505A (en) | Testing integrated circuits by consolidating a plurality of digital signals as a multilevel signal | |
| JPH10253717A (ja) | 半導体集積回路装置 | |
| JPH05264647A (ja) | 半導体装置のテスト回路 | |
| KR930006962B1 (ko) | 반도체 시험방법 | |
| JP2723676B2 (ja) | 半導体集積回路 | |
| JP3178190B2 (ja) | 半導体集積回路 | |
| JP2996989B2 (ja) | Ｉｃテスターのピン電流測定回路及びその基板 | |
| JPH112661A (ja) | 半導体集積回路装置及びその試験方法 | |
| JPH1183922A (ja) | 減衰器テスト回路および減衰器テスト方法 | |
| JPH02290573A (ja) | 半導体集積回路 | |
| JP4234826B2 (ja) | 半導体集積回路の評価方法 | |
| JPS596553A (ja) | 論理回路 | |
| JPH0666887A (ja) | 論理回路の試験方法 | |
| JPH05322979A (ja) | 試験装置 | |
| JPH08286942A (ja) | 半導体回路装置 | |
| JPH1090362A (ja) | 半導体集積装置 | |
| JPH07294606A (ja) | 半導体集積回路の自己検査回路 |