JPH06295263A - メモリシステム - Google Patents
メモリシステムInfo
- Publication number
- JPH06295263A JPH06295263A JP5106139A JP10613993A JPH06295263A JP H06295263 A JPH06295263 A JP H06295263A JP 5106139 A JP5106139 A JP 5106139A JP 10613993 A JP10613993 A JP 10613993A JP H06295263 A JPH06295263 A JP H06295263A
- Authority
- JP
- Japan
- Prior art keywords
- cache memory
- memory
- area
- data
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】 主メモリをキャッシュメモリ適用領域及び非
適用領域に分割して使用することにより、処理速度の安
定した、常に高速動作可能なコンピュータシステムを実
現する。 【構成】 主メモリ３におけるデータを格納するアドレ
スに基づいて、キャッシュメモリ２を使用する領域と使
用しない領域とに分ける。そして使用頻度の高いデータ
の読み出し時は、キャッシュメモリ使用・不使用切り換
え機構６を切り換えることによりキャッシュメモリ２を
使用し、使用頻度の低いデータの読み出し時はキャッシ
ュメモリ２を使用しない。
適用領域に分割して使用することにより、処理速度の安
定した、常に高速動作可能なコンピュータシステムを実
現する。 【構成】 主メモリ３におけるデータを格納するアドレ
スに基づいて、キャッシュメモリ２を使用する領域と使
用しない領域とに分ける。そして使用頻度の高いデータ
の読み出し時は、キャッシュメモリ使用・不使用切り換
え機構６を切り換えることによりキャッシュメモリ２を
使用し、使用頻度の低いデータの読み出し時はキャッシ
ュメモリ２を使用しない。
Description
【０００１】
【産業上の利用分野】この発明は、例えば、各種監視表
示装置や産業用計算機装置等に使用されるキャッシュメ
モリをもつコンピュータシステムに関し、特に主メモリ
に格納されたデータのアドレスに基づいて、キャッシュ
メモリの使用・不使用を決定するメモリシステムに関す
るものである。
示装置や産業用計算機装置等に使用されるキャッシュメ
モリをもつコンピュータシステムに関し、特に主メモリ
に格納されたデータのアドレスに基づいて、キャッシュ
メモリの使用・不使用を決定するメモリシステムに関す
るものである。
【０００２】
【従来の技術】図４は、例えば、「日経エレクトロニク
ス」（１９９２年６月８日号）に記載された従来のコン
ピュータシステムのメモリシステム構成を示す図であ
る。図４において、１はＣＰＵ、２はキャッシュメモ
リ、３は主メモリ、４はデータバスである。このコンピ
ュータシステムでは、ＣＰＵ１とデータアクセス速度が
低速な主メモリ３の間にデータアクセス速度が高速なキ
ャッシュメモリ２を配置している。
ス」（１９９２年６月８日号）に記載された従来のコン
ピュータシステムのメモリシステム構成を示す図であ
る。図４において、１はＣＰＵ、２はキャッシュメモ
リ、３は主メモリ、４はデータバスである。このコンピ
ュータシステムでは、ＣＰＵ１とデータアクセス速度が
低速な主メモリ３の間にデータアクセス速度が高速なキ
ャッシュメモリ２を配置している。
【０００３】また、図５は従来のコンピュータシステム
におけるメモリアクセス制御を説明するフローチャート
である。次に、この従来のコンピュータシステムにおけ
る動作を説明する。ＣＰＵ１からのデータ要求があった
場合、このデータがキャッシュメモリ２内に存在するか
否かを判定する（ステップＳ５１）。そのデータがキャ
ッシュメモリ２内に存在する場合（以後キャッシュヒッ
トと呼ぶ）、ＣＰＵ１はキャッシュメモリ２よりデータ
を読み出すことで、データ読み込み時間を短縮する（ス
テップＳ５２）。一方、キャッシュメモリ２内に必要と
するデータが存在しない場合は、ＣＰＵ１は主メモリ３
よりデータを読み出し（ステップＳ５３）、それ以後、
そのデータがキャッシュヒットするよう、キャッシュメ
モリ２を更新する（ステップＳ５４）。
におけるメモリアクセス制御を説明するフローチャート
である。次に、この従来のコンピュータシステムにおけ
る動作を説明する。ＣＰＵ１からのデータ要求があった
場合、このデータがキャッシュメモリ２内に存在するか
否かを判定する（ステップＳ５１）。そのデータがキャ
ッシュメモリ２内に存在する場合（以後キャッシュヒッ
トと呼ぶ）、ＣＰＵ１はキャッシュメモリ２よりデータ
を読み出すことで、データ読み込み時間を短縮する（ス
テップＳ５２）。一方、キャッシュメモリ２内に必要と
するデータが存在しない場合は、ＣＰＵ１は主メモリ３
よりデータを読み出し（ステップＳ５３）、それ以後、
そのデータがキャッシュヒットするよう、キャッシュメ
モリ２を更新する（ステップＳ５４）。
【０００４】
【発明が解決しようとする課題】従来のコンピュータシ
ステムは以上のように構成されていたので、例えば、キ
ャッシュメモリ２において使用頻度の低いデータの読み
出しが連続した場合、キャッシュメモリ２に存在しない
データの読み出しが連続し、主メモリ３からのデータ読
み出し及びキャッシュメモリ２の更新が連続して行われ
るため、ＣＰＵ１がデータ読み込みに要する時間が増大
する問題点がある。
ステムは以上のように構成されていたので、例えば、キ
ャッシュメモリ２において使用頻度の低いデータの読み
出しが連続した場合、キャッシュメモリ２に存在しない
データの読み出しが連続し、主メモリ３からのデータ読
み出し及びキャッシュメモリ２の更新が連続して行われ
るため、ＣＰＵ１がデータ読み込みに要する時間が増大
する問題点がある。
【０００５】この発明は上記のような課題を解決するた
めになされたもので、キャッシュメモリをもつコンピュ
ータシステムにおいて、キャッシュメモリの使用、不使
用を切り換える機構、及び主メモリ内の任意の領域をキ
ャッシュメモリを使用するキャッシュメモリ適用領域と
キャッシュメモリを使用しないキャッシュメモリ非適用
領域に設定する機構をもつメモリシステムを得ることを
目的とする。
めになされたもので、キャッシュメモリをもつコンピュ
ータシステムにおいて、キャッシュメモリの使用、不使
用を切り換える機構、及び主メモリ内の任意の領域をキ
ャッシュメモリを使用するキャッシュメモリ適用領域と
キャッシュメモリを使用しないキャッシュメモリ非適用
領域に設定する機構をもつメモリシステムを得ることを
目的とする。
【０００６】
【課題を解決するための手段】この第１の発明に係るメ
モリシステムは、主メモリ３のデータを格納するアドレ
ス値に基づき、この主メモリをキャッシュメモリを使用
する領域とキャッシュメモリを使用しない領域とに分け
る設定を行う使用・不使用領域設定部（キャッシュメモ
リ使用領域設定部８）と、この使用・不使用領域設定部
の設定により、ＣＰＵが使用する上記主メモリ上のデー
タアドレス値に基づき、上記キャッシュメモリを使用す
るか否かを決定する使用・不使用決定部（キャッシュメ
モリ使用・不使用決定部７）と、この使用・不使用決定
部の指示に従って、上記主メモリ又はキャッシュメモリ
と上記ＣＰＵとを接続する接続手段（キャッシュメモリ
使用・不使用切り換え機構６）とを備えている。この第
２の発明に係るメモリシステムは、キャッシュメモリを
使用するデータ領域を上記主メモリの可変長領域とし、
キャッシュメモリを使用しないデータ領域を上記主メモ
リの可変長領域以外の領域とするように、上記使用・不
使用領域設定部により設定した。この第３の発明に係る
メモリシステムは、上記主メモリ上におけるキャッシュ
メモリの使用・不使用領域を、使用者が上記使用・不使
用設定部に指示する設定指示手段（マンマシンインタフ
ェース部３０）を設けた。
モリシステムは、主メモリ３のデータを格納するアドレ
ス値に基づき、この主メモリをキャッシュメモリを使用
する領域とキャッシュメモリを使用しない領域とに分け
る設定を行う使用・不使用領域設定部（キャッシュメモ
リ使用領域設定部８）と、この使用・不使用領域設定部
の設定により、ＣＰＵが使用する上記主メモリ上のデー
タアドレス値に基づき、上記キャッシュメモリを使用す
るか否かを決定する使用・不使用決定部（キャッシュメ
モリ使用・不使用決定部７）と、この使用・不使用決定
部の指示に従って、上記主メモリ又はキャッシュメモリ
と上記ＣＰＵとを接続する接続手段（キャッシュメモリ
使用・不使用切り換え機構６）とを備えている。この第
２の発明に係るメモリシステムは、キャッシュメモリを
使用するデータ領域を上記主メモリの可変長領域とし、
キャッシュメモリを使用しないデータ領域を上記主メモ
リの可変長領域以外の領域とするように、上記使用・不
使用領域設定部により設定した。この第３の発明に係る
メモリシステムは、上記主メモリ上におけるキャッシュ
メモリの使用・不使用領域を、使用者が上記使用・不使
用設定部に指示する設定指示手段（マンマシンインタフ
ェース部３０）を設けた。
【０００７】
【作用】この第１の発明によるメモリシステムは、始め
に、使用・不使用領域設定部（キャッシュメモリ使用領
域設定部８）により、上記主メモリのデータを格納する
アドレス値に基づき、この主メモリをキャッシュメモリ
を使用する領域とキャッシュメモリを使用しない領域と
に分ける設定を行う。次に、使用・不使用決定部（キャ
ッシュメモリ使用・不使用決定部８）により、この使用
・不使用領域設定部の設定により、ＣＰＵが使用する上
記主メモリ上のデータのアドレス値に基づき、上記キャ
ッシュメモリを使用するか否かを決定する。最後に、接
続手段（キャッシュメモリ使用・不使用切り換え機構
６）により、上記使用・不使用決定部の指示に従って、
上記主メモリ又はキャッシュメモリと上記ＣＰＵとを接
続する。この第２の発明によるメモリシステムは、上記
主メモリをキャッシュメモリを使用する領域と使用しな
い領域とに分ける場合に、キャッシュメモリを使用する
データ領域を上記主メモリの可変長領域とし、キャッシ
ュメモリを使用しないデータ領域を上記主メモリの可変
長領域以外の領域とする。この第３の発明によるメモリ
システムは、使用者が上記設定指示手段（マンマシンイ
ンタフェース部３０）から上記使用・不使用設定部に、
上記主メモリ上におけるキャッシュメモリの使用・不使
用領域を設定する。
に、使用・不使用領域設定部（キャッシュメモリ使用領
域設定部８）により、上記主メモリのデータを格納する
アドレス値に基づき、この主メモリをキャッシュメモリ
を使用する領域とキャッシュメモリを使用しない領域と
に分ける設定を行う。次に、使用・不使用決定部（キャ
ッシュメモリ使用・不使用決定部８）により、この使用
・不使用領域設定部の設定により、ＣＰＵが使用する上
記主メモリ上のデータのアドレス値に基づき、上記キャ
ッシュメモリを使用するか否かを決定する。最後に、接
続手段（キャッシュメモリ使用・不使用切り換え機構
６）により、上記使用・不使用決定部の指示に従って、
上記主メモリ又はキャッシュメモリと上記ＣＰＵとを接
続する。この第２の発明によるメモリシステムは、上記
主メモリをキャッシュメモリを使用する領域と使用しな
い領域とに分ける場合に、キャッシュメモリを使用する
データ領域を上記主メモリの可変長領域とし、キャッシ
ュメモリを使用しないデータ領域を上記主メモリの可変
長領域以外の領域とする。この第３の発明によるメモリ
システムは、使用者が上記設定指示手段（マンマシンイ
ンタフェース部３０）から上記使用・不使用設定部に、
上記主メモリ上におけるキャッシュメモリの使用・不使
用領域を設定する。
【０００８】
実施例１．図１は、この発明の実施例１によるコンピュ
ータシステムの構成を示す図である。なお、従来例（図
４）と同一又は相当する部分には同一符号を付して説明
を省略する。５はキャッシュメモリ制御部、６は接続手
段としてのキャッシュメモリ使用・不使用切り換え機
構、７は使用・不使用決定部としてのキャッシュメモリ
使用・不使用決定部、８は使用・不使用領域決定部とし
てのキャッシュメモリ使用領域設定部、１０１はキャッ
シュメモリ適用領域、１０２はキャッシュメモリ非適用
領域である。ＣＰＵ１は、キャッシュメモリ２の使用、
不使用を切り換えるキャッシュメモリ使用・不使用切り
換え機構６により、キャッシュメモリを使用するか否か
を切り換える。また、上記キャッシュメモリ使用・不使
用切り換え機構６の制御は、キャッシュメモリ制御部５
により行う。そして、これらの設定はソフトウェアを用
いて簡単に設定する。例えば、キーボードから画面表示
されたデータに対応して、予め定められた記号（１）を
入力すればキャッシュメモリ使用（０）を入力すればキ
ャッシュメモリ不使用というように設定する。このよう
にして、キャッシュメモリ使用・不使用切り換え機構６
を切り換えるため、主メモリ３のデータを格納する場所
を示すアドレスにより、キャッシュメモリ２の使用・不
使用を決定する。すなわち、始めにソフトウェアの設計
者は主メモリ３内を予め複数個のメモリ領域（固定長ブ
ロック）に分割し、これら各ブロック毎に、キャッシュ
メモリ２を使用するキャッシュメモリ適用領域１０１、
キャッシュメモリ２を使用しないキャッシュメモリ非適
用領域１０２のどちらとして使用するかを選択する。そ
して、これらの各ブロックにおけるキャッシュメモリ２
の使用又は不使用は、キャッシュメモリ使用領域設定部
８に登録される。キャッシュメモリ使用・不使用決定部
７は、キャッシュメモリ使用領域設定部８の設定内容に
従い、キャッシュメモリ使用・不使用切り換え機構６を
制御する。上記キャッシュメモリ使用領域設定部８にお
ける主メモリ３内各ブロックの設定内容は、ダイナミッ
クに設定可能である。すなわち、ソフトウェアによりコ
ンピュータシステムの動作中でも、メモリ領域における
データのキャッシュメモリ使用／不使用を設定できる。
従って、例えば、主メモリ３の内容が書き換えられた場
合は、キャッシュメモリ適用領域１０１、キャッシュメ
モリ非適用領域１０２の再設定を行うことができる。
ータシステムの構成を示す図である。なお、従来例（図
４）と同一又は相当する部分には同一符号を付して説明
を省略する。５はキャッシュメモリ制御部、６は接続手
段としてのキャッシュメモリ使用・不使用切り換え機
構、７は使用・不使用決定部としてのキャッシュメモリ
使用・不使用決定部、８は使用・不使用領域決定部とし
てのキャッシュメモリ使用領域設定部、１０１はキャッ
シュメモリ適用領域、１０２はキャッシュメモリ非適用
領域である。ＣＰＵ１は、キャッシュメモリ２の使用、
不使用を切り換えるキャッシュメモリ使用・不使用切り
換え機構６により、キャッシュメモリを使用するか否か
を切り換える。また、上記キャッシュメモリ使用・不使
用切り換え機構６の制御は、キャッシュメモリ制御部５
により行う。そして、これらの設定はソフトウェアを用
いて簡単に設定する。例えば、キーボードから画面表示
されたデータに対応して、予め定められた記号（１）を
入力すればキャッシュメモリ使用（０）を入力すればキ
ャッシュメモリ不使用というように設定する。このよう
にして、キャッシュメモリ使用・不使用切り換え機構６
を切り換えるため、主メモリ３のデータを格納する場所
を示すアドレスにより、キャッシュメモリ２の使用・不
使用を決定する。すなわち、始めにソフトウェアの設計
者は主メモリ３内を予め複数個のメモリ領域（固定長ブ
ロック）に分割し、これら各ブロック毎に、キャッシュ
メモリ２を使用するキャッシュメモリ適用領域１０１、
キャッシュメモリ２を使用しないキャッシュメモリ非適
用領域１０２のどちらとして使用するかを選択する。そ
して、これらの各ブロックにおけるキャッシュメモリ２
の使用又は不使用は、キャッシュメモリ使用領域設定部
８に登録される。キャッシュメモリ使用・不使用決定部
７は、キャッシュメモリ使用領域設定部８の設定内容に
従い、キャッシュメモリ使用・不使用切り換え機構６を
制御する。上記キャッシュメモリ使用領域設定部８にお
ける主メモリ３内各ブロックの設定内容は、ダイナミッ
クに設定可能である。すなわち、ソフトウェアによりコ
ンピュータシステムの動作中でも、メモリ領域における
データのキャッシュメモリ使用／不使用を設定できる。
従って、例えば、主メモリ３の内容が書き換えられた場
合は、キャッシュメモリ適用領域１０１、キャッシュメ
モリ非適用領域１０２の再設定を行うことができる。
【０００９】図２は、この発明の実施例１のメモリシス
テムにおけるメモリアクセス制御の動作を示すフローチ
ャートである。次に、この実施例１のメモリシステムの
動作について説明する。ＣＰＵ１からのデータ要求があ
った場合、キャッシュメモリ使用・不使用決定部７は、
主メモリ３のデータ読み出しアドレスがキャッシュメモ
リ適用領域１０１か否か判定する（ステップＳ２１）。
そして、この読み出しアドレスが、キャッシュメモリ適
用領域１０１内の場合は、データがキャッシュメモリ２
内に存在するか否か判定し（ステップＳ２２）、存在す
る場合は、ＣＰＵ１はキャッシュメモリ２よりデータを
読み出し（ステップＳ２３）、存在しない場合は、ＰＣ
Ｕ１は主メモリ３よりデータを読み出す（ステップＳ２
４）。以後、このデータがキャッシュヒットするよう、
キャッシュメモリ２を更新する（ステップＳ２５）。そ
して、この読み出しアドレスが、キャッシュメモリ非適
用領域１０２内の場合は、ＣＰＵ１は主メモリ３よりデ
ータを読み出す（ステップＳ２６）。
テムにおけるメモリアクセス制御の動作を示すフローチ
ャートである。次に、この実施例１のメモリシステムの
動作について説明する。ＣＰＵ１からのデータ要求があ
った場合、キャッシュメモリ使用・不使用決定部７は、
主メモリ３のデータ読み出しアドレスがキャッシュメモ
リ適用領域１０１か否か判定する（ステップＳ２１）。
そして、この読み出しアドレスが、キャッシュメモリ適
用領域１０１内の場合は、データがキャッシュメモリ２
内に存在するか否か判定し（ステップＳ２２）、存在す
る場合は、ＣＰＵ１はキャッシュメモリ２よりデータを
読み出し（ステップＳ２３）、存在しない場合は、ＰＣ
Ｕ１は主メモリ３よりデータを読み出す（ステップＳ２
４）。以後、このデータがキャッシュヒットするよう、
キャッシュメモリ２を更新する（ステップＳ２５）。そ
して、この読み出しアドレスが、キャッシュメモリ非適
用領域１０２内の場合は、ＣＰＵ１は主メモリ３よりデ
ータを読み出す（ステップＳ２６）。
【００１０】実施例２．図３は、この発明の実施例２に
よるコンピュータシステムの構成を示す図である。な
お、実施例１（図１）と同一又は相当部分には同一符号
を付している。この実施例２では、主メモリ３内の可変
長領域を、データ読み出し時にキャッシュメモリ２を使
用するキャッシュメモリ適用領域１０１とし、その他の
領域をキャッシュメモリ２を使用しないキャッシュメモ
リ非適用領域１０２に設定する。このように、キャッシ
ュメモリ適用領域１０１の開始アドレス、終了アドレス
を指定して、キャッシュメモリ適用領域１０１を設定す
ることにより、主メモリ３内の任意の領域に任意の容量
のキャッシュメモリ適用領域１０１を設定することが可
能である。また、キャッシュメモリ適用領域１０１の設
定は、上記実施例１と同様に、キャッシュメモリ使用領
域設定部８にて行う。キャッシュメモリ使用領域設定部
８における主メモリ３内キャッシュメモリ適用領域１０
１及びキャッシュメモリ非適用領域１０２の設定内容
は、実施例２と同様に、ダイナミックに設定可能であ
る。また、この実施例におけるメモリアクセス制御動作
は、実施例１と同様に、図２のフローチャートに従って
いる。
よるコンピュータシステムの構成を示す図である。な
お、実施例１（図１）と同一又は相当部分には同一符号
を付している。この実施例２では、主メモリ３内の可変
長領域を、データ読み出し時にキャッシュメモリ２を使
用するキャッシュメモリ適用領域１０１とし、その他の
領域をキャッシュメモリ２を使用しないキャッシュメモ
リ非適用領域１０２に設定する。このように、キャッシ
ュメモリ適用領域１０１の開始アドレス、終了アドレス
を指定して、キャッシュメモリ適用領域１０１を設定す
ることにより、主メモリ３内の任意の領域に任意の容量
のキャッシュメモリ適用領域１０１を設定することが可
能である。また、キャッシュメモリ適用領域１０１の設
定は、上記実施例１と同様に、キャッシュメモリ使用領
域設定部８にて行う。キャッシュメモリ使用領域設定部
８における主メモリ３内キャッシュメモリ適用領域１０
１及びキャッシュメモリ非適用領域１０２の設定内容
は、実施例２と同様に、ダイナミックに設定可能であ
る。また、この実施例におけるメモリアクセス制御動作
は、実施例１と同様に、図２のフローチャートに従って
いる。
【００１１】実施例３．この発明の実施例３では、３０
の設定指示手段としてのマンマシンインタフェース部を
設ける。このマンマシンインタフェース部３０からキャ
ッシュメモリ使用・不使用設定部７に、主メモリ上にお
けるデータを、キャッシュメモリを使用するものとキャ
ッシュメモリを使用しないものに自由に設定する。
の設定指示手段としてのマンマシンインタフェース部を
設ける。このマンマシンインタフェース部３０からキャ
ッシュメモリ使用・不使用設定部７に、主メモリ上にお
けるデータを、キャッシュメモリを使用するものとキャ
ッシュメモリを使用しないものに自由に設定する。
【００１２】
【発明の効果】以上のように、この第１の発明によれ
ば、主メモリのデータを格納するアドレス値に基づき、
この主メモリをキャッシュメモリを使用する領域とキャ
ッシュメモリを使用しない領域とに分ける設定を行う使
用・不使用領域設定部と、この使用・不使用領域設定部
の設定により、ＣＰＵが使用する上記主メモリ上のデー
タのアドレス値に基づき、上記キャッシュメモリを使用
するか否かを決定する使用・不使用決定部と、この使用
・不使用決定部の指示に従って、上記主メモリ又はキャ
ッシュメモリと上記ＣＰＵとを接続する接続手段とを備
える構成としたので、低速な主メモリからのデータ読み
出し回数が減少し、高速動作可能なコンピュータシステ
ムを実現できる効果がある。この第２の発明によれば、
キャッシュメモリを使用するデータ領域を上記主メモリ
の可変長領域とし、キャッシュメモリを使用しないデー
タ領域を上記主メモリの可変長領域以外の領域とするよ
うにしたので、使用データの影響が少なく、処理速度の
安定した、常に高速動作可能なコンピュータシステムを
実現できる効果がある。この第３の発明によれば、上記
主メモリ上におけるキャッシュメモリの使用・不使用領
域を、使用者が設定できるようにしたので、上記第１の
発明の効果に加えて、ユーザの都合に応じて主メモリを
無駄なく使用することができる効果がある。
ば、主メモリのデータを格納するアドレス値に基づき、
この主メモリをキャッシュメモリを使用する領域とキャ
ッシュメモリを使用しない領域とに分ける設定を行う使
用・不使用領域設定部と、この使用・不使用領域設定部
の設定により、ＣＰＵが使用する上記主メモリ上のデー
タのアドレス値に基づき、上記キャッシュメモリを使用
するか否かを決定する使用・不使用決定部と、この使用
・不使用決定部の指示に従って、上記主メモリ又はキャ
ッシュメモリと上記ＣＰＵとを接続する接続手段とを備
える構成としたので、低速な主メモリからのデータ読み
出し回数が減少し、高速動作可能なコンピュータシステ
ムを実現できる効果がある。この第２の発明によれば、
キャッシュメモリを使用するデータ領域を上記主メモリ
の可変長領域とし、キャッシュメモリを使用しないデー
タ領域を上記主メモリの可変長領域以外の領域とするよ
うにしたので、使用データの影響が少なく、処理速度の
安定した、常に高速動作可能なコンピュータシステムを
実現できる効果がある。この第３の発明によれば、上記
主メモリ上におけるキャッシュメモリの使用・不使用領
域を、使用者が設定できるようにしたので、上記第１の
発明の効果に加えて、ユーザの都合に応じて主メモリを
無駄なく使用することができる効果がある。
【図１】この発明の実施例１によるメモリシステムの構
成を示す図である。
成を示す図である。
【図２】図１のメモリシステムにおけるメモリアクセス
制御動作を示すフローチャートである。
制御動作を示すフローチャートである。
【図３】この発明の実施例２によるメモリシステムの構
成を示す図である。
成を示す図である。
【図４】従来例のコンピュータシステムの構成を示す図
である。
である。
【図５】図４のシステムのメモリアクセス制御動作を示
すフローチャートである。
すフローチャートである。
１ ＣＰＵ ２ キャッシュメモリ ３ 主メモリ ４ データバス ５ キャッシュメモリ制御部 ６ キャッシュメモリ使用・不使用切り換え機構 ７ キャッシュメモリ使用・不使用決定部 ８ キャッシュメモリ使用領域設定部 １０１ キャッシュメモリ適用領域 １０２ キャッシュメモリ非適用領域
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年９月６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】
【作用】この第１の発明によるメモリシステムは、始め
に、使用・不使用領域設定部（キャッシュメモリ使用領
域設定部８）により、上記主メモリのデータを格納する
アドレス値に基づき、この主メモリをキャッシュメモリ
を使用する領域とキャッシュメモリを使用しない領域と
に分ける設定を行う。次に、使用・不使用決定部（キャ
ッシュメモリ使用・不使用決定部８）により、この使用
・不使用領域設定部の設定により、ＣＰＵが使用する上
記主メモリ上のデータのアドレス値に基づき、上記キャ
ッシュメモリを使用するか否かを決定する。最後に、接
続手段（キャッシュメモリ使用・不使用切り換え機構
６）により、上記使用・不使用決定部の指示に従って、
上記主メモリ又はキャッシュメモリと上記ＣＰＵとを接
続する。この第２の発明によるメモリシステムは、上記
主メモリをキャッシュメモリを使用する領域と使用しな
い領域とに分ける場合に、キャッシュメモリを使用する
データ領域を上記主メモリの可変長領域とし、キャッシ
ュメモリを使用しないデータ領域を上記主メモリの可変
長領域以外の領域とする。この第３の発明によるメモリ
システムでは、使用者によるキャッシュメモリの使用，
不使用の設定はキャッシュメモリ使用領域設定部８（図
３）にて行う。
に、使用・不使用領域設定部（キャッシュメモリ使用領
域設定部８）により、上記主メモリのデータを格納する
アドレス値に基づき、この主メモリをキャッシュメモリ
を使用する領域とキャッシュメモリを使用しない領域と
に分ける設定を行う。次に、使用・不使用決定部（キャ
ッシュメモリ使用・不使用決定部８）により、この使用
・不使用領域設定部の設定により、ＣＰＵが使用する上
記主メモリ上のデータのアドレス値に基づき、上記キャ
ッシュメモリを使用するか否かを決定する。最後に、接
続手段（キャッシュメモリ使用・不使用切り換え機構
６）により、上記使用・不使用決定部の指示に従って、
上記主メモリ又はキャッシュメモリと上記ＣＰＵとを接
続する。この第２の発明によるメモリシステムは、上記
主メモリをキャッシュメモリを使用する領域と使用しな
い領域とに分ける場合に、キャッシュメモリを使用する
データ領域を上記主メモリの可変長領域とし、キャッシ
ュメモリを使用しないデータ領域を上記主メモリの可変
長領域以外の領域とする。この第３の発明によるメモリ
システムでは、使用者によるキャッシュメモリの使用，
不使用の設定はキャッシュメモリ使用領域設定部８（図
３）にて行う。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】
【実施例】 実施例１．図１は、この発明の実施例１によるコンピュ
ータシステムの構成を示す図である。なお、従来例（図
４）と同一又は相当する部分には同一符号を付して説明
を省略する。５はキャッシュメモリ制御部、６は接続手
段としてのキャッシュメモリ使用・不使用切り換え機
構、７は使用・不使用決定部としてのキャッシュメモリ
使用・不使用決定部、８は使用・不使用領域決定部とし
てのキャッシュメモリ使用領域設定部、１０１はキャッ
シュメモリ適用領域、１０２はキャッシュメモリ非適用
領域である。キャッシュメモリ２の使用，不使用を切り
換えるキャッシュメモリ使用・不使用切り換え機構６に
より、ＣＰＵ１がキャッシュメモリを使用するか否かを
切り換える。また、上記キャッシュメモリ使用・不使用
切り換え機構６の制御は、キャッシュメモリ制御部５に
より行う。そして、キャッシュメモリ使用・不使用領域
の設定はキャッシュメモリ使用領域設定部にて行う。こ
の設定はソフトウェアを用いて簡単に設定する。例え
ば、予め定められた記号（１）を入力すればキャッシュ
メモリ使用（０）を入力すればキャッシュメモリ不使用
というように設定する。このようにして、キャッシュメ
モリ使用・不使用切り換え機構６を切り換えるため、主
メモリ３のデータを格納する場所を示すアドレスによ
り、キャッシュメモリ２の使用・不使用を決定する。す
なわち、主メモリ３内を予め複数個のメモリ領域（固定
長ブロック）に分割し、これら各ブロック毎に、例え
ば、キャッシュメモリ使用領域を示す記号“１”、又は
キャッシュメモリ不使用領域を示す記号“０”を設定す
ることにより、キャッシュメモリ２を使用するキャッシ
ュメモリ適用領域１０１、キャッシュメモリ２を使用し
ないキャッシュメモリ非適用領域１０２のどちらとして
使用するかを選択する。そして、これらの各ブロックに
おけるキャッシュメモリ２の使用又は不使用は、キャッ
シュメモリ使用領域設定部８に登録される。キャッシュ
メモリ使用・不使用決定部７は、キャッシュメモリ使用
領域設定部８の設定内容に従い、キャッシュメモリ使用
・不使用切り換え機構６を制御する。上記キャッシュメ
モリ使用領域設定部８における主メモリ３内各ブロック
の設定内容は、ダイナミックに設定可能である。すなわ
ち、ソフトウェアによりコンピュータシステムの動作中
でも、メモリ領域におけるデータのキャッシュメモリ使
用／不使用を設定できる。従って、例えば、主メモリ３
の内容が書き換えられた場合は、キャッシュメモリ適用
領域１０１、キャッシュメモリ非適用領域１０２の再設
定を行うことができる。
ータシステムの構成を示す図である。なお、従来例（図
４）と同一又は相当する部分には同一符号を付して説明
を省略する。５はキャッシュメモリ制御部、６は接続手
段としてのキャッシュメモリ使用・不使用切り換え機
構、７は使用・不使用決定部としてのキャッシュメモリ
使用・不使用決定部、８は使用・不使用領域決定部とし
てのキャッシュメモリ使用領域設定部、１０１はキャッ
シュメモリ適用領域、１０２はキャッシュメモリ非適用
領域である。キャッシュメモリ２の使用，不使用を切り
換えるキャッシュメモリ使用・不使用切り換え機構６に
より、ＣＰＵ１がキャッシュメモリを使用するか否かを
切り換える。また、上記キャッシュメモリ使用・不使用
切り換え機構６の制御は、キャッシュメモリ制御部５に
より行う。そして、キャッシュメモリ使用・不使用領域
の設定はキャッシュメモリ使用領域設定部にて行う。こ
の設定はソフトウェアを用いて簡単に設定する。例え
ば、予め定められた記号（１）を入力すればキャッシュ
メモリ使用（０）を入力すればキャッシュメモリ不使用
というように設定する。このようにして、キャッシュメ
モリ使用・不使用切り換え機構６を切り換えるため、主
メモリ３のデータを格納する場所を示すアドレスによ
り、キャッシュメモリ２の使用・不使用を決定する。す
なわち、主メモリ３内を予め複数個のメモリ領域（固定
長ブロック）に分割し、これら各ブロック毎に、例え
ば、キャッシュメモリ使用領域を示す記号“１”、又は
キャッシュメモリ不使用領域を示す記号“０”を設定す
ることにより、キャッシュメモリ２を使用するキャッシ
ュメモリ適用領域１０１、キャッシュメモリ２を使用し
ないキャッシュメモリ非適用領域１０２のどちらとして
使用するかを選択する。そして、これらの各ブロックに
おけるキャッシュメモリ２の使用又は不使用は、キャッ
シュメモリ使用領域設定部８に登録される。キャッシュ
メモリ使用・不使用決定部７は、キャッシュメモリ使用
領域設定部８の設定内容に従い、キャッシュメモリ使用
・不使用切り換え機構６を制御する。上記キャッシュメ
モリ使用領域設定部８における主メモリ３内各ブロック
の設定内容は、ダイナミックに設定可能である。すなわ
ち、ソフトウェアによりコンピュータシステムの動作中
でも、メモリ領域におけるデータのキャッシュメモリ使
用／不使用を設定できる。従って、例えば、主メモリ３
の内容が書き換えられた場合は、キャッシュメモリ適用
領域１０１、キャッシュメモリ非適用領域１０２の再設
定を行うことができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】図２は、この発明の実施例１のメモリシス
テムにおけるメモリアクセス制御の動作を示すフローチ
ャートである。次に、この実施例１のメモリシステムの
動作について説明する。ＣＰＵ１からのデータ要求があ
った場合、キャッシュメモリ使用・不使用決定部７は、
主メモリ３のデータ読み出しアドレスがキャッシュメモ
リ適用領域１０１か否か判定する（ステップＳ２１）。
そして、この読み出しアドレスが、キャッシュメモリ適
用領域１０１内の場合は、データがキャッシュメモリ２
内に存在するか否か判定し（ステップＳ２２）、存在す
る場合は、ＣＰＵ１はキャッシュメモリ２よりデータを
読み出し（ステップＳ２３）、存在しない場合は、ＣＰ
Ｕ１は主メモリ３よりデータを読み出す（ステップＳ２
４）。以後、このデータがキャッシュヒットするよう、
キャッシュメモリ２を更新する（ステップＳ２５）。そ
して、この読み出しアドレスが、キャッシュメモリ非適
用領域１０２内の場合は、ＣＰＵ１は主メモリ３よりデ
ータを読み出す（ステップＳ２６）。
テムにおけるメモリアクセス制御の動作を示すフローチ
ャートである。次に、この実施例１のメモリシステムの
動作について説明する。ＣＰＵ１からのデータ要求があ
った場合、キャッシュメモリ使用・不使用決定部７は、
主メモリ３のデータ読み出しアドレスがキャッシュメモ
リ適用領域１０１か否か判定する（ステップＳ２１）。
そして、この読み出しアドレスが、キャッシュメモリ適
用領域１０１内の場合は、データがキャッシュメモリ２
内に存在するか否か判定し（ステップＳ２２）、存在す
る場合は、ＣＰＵ１はキャッシュメモリ２よりデータを
読み出し（ステップＳ２３）、存在しない場合は、ＣＰ
Ｕ１は主メモリ３よりデータを読み出す（ステップＳ２
４）。以後、このデータがキャッシュヒットするよう、
キャッシュメモリ２を更新する（ステップＳ２５）。そ
して、この読み出しアドレスが、キャッシュメモリ非適
用領域１０２内の場合は、ＣＰＵ１は主メモリ３よりデ
ータを読み出す（ステップＳ２６）。
Claims (3)
- 【請求項１】 ＣＰＵ，主メモリ，キャッシュメモリか
ら成るメモリシステムにおいて、上記主メモリのデータ
を格納するアドレス値に基づき、この主メモリをキャッ
シュメモリを使用する領域とキャッシュメモリを使用し
ない領域とに分ける設定を行う使用・不使用領域設定部
と、この使用・不使用領域設定部の設定により、ＣＰＵ
が使用する上記主メモリ上のデータアドレス値に基づ
き、上記キャッシュメモリを使用するか否かを決定する
使用・不使用決定部と、この使用・不使用決定部の指示
に従って、上記主メモリ又はキャッシュメモリと上記Ｃ
ＰＵとを接続する接続手段とを備えることを特徴とする
メモリシステム。 - 【請求項２】 キャッシュメモリを使用するデータ領域
を上記主メモリの可変長領域とし、キャッシュメモリを
使用しないデータ領域を上記主メモリの可変長領域以外
の領域とするように、上記使用・不使用領域設定部によ
り設定したことを特徴とする請求項第１項記載のメモリ
システム。 - 【請求項３】 上記主メモリ上におけるキャッシュメモ
リの使用・不使用領域を、使用者が上記使用・不使用設
定部に指示する設定指示手段を設けたことを特徴とする
請求項第１項記載のメモリシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5106139A JPH06295263A (ja) | 1993-04-08 | 1993-04-08 | メモリシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5106139A JPH06295263A (ja) | 1993-04-08 | 1993-04-08 | メモリシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06295263A true JPH06295263A (ja) | 1994-10-21 |
Family
ID=14426041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5106139A Pending JPH06295263A (ja) | 1993-04-08 | 1993-04-08 | メモリシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06295263A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001004760A1 (fr) * | 1999-07-07 | 2001-01-18 | Hitachi, Ltd. | Controleur de memoire |
| JP2009205445A (ja) * | 2008-02-28 | 2009-09-10 | Sony Corp | アドレス変換回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56124961A (en) * | 1980-03-05 | 1981-09-30 | Hitachi Ltd | Information processing equipment |
| JPH0232436A (ja) * | 1988-07-22 | 1990-02-02 | Hitachi Ltd | バッファ記憶装置 |
| JPH03122735A (ja) * | 1989-10-05 | 1991-05-24 | Nec Corp | 汎用キャッシュメモリコントローラ |
-
1993
- 1993-04-08 JP JP5106139A patent/JPH06295263A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56124961A (en) * | 1980-03-05 | 1981-09-30 | Hitachi Ltd | Information processing equipment |
| JPH0232436A (ja) * | 1988-07-22 | 1990-02-02 | Hitachi Ltd | バッファ記憶装置 |
| JPH03122735A (ja) * | 1989-10-05 | 1991-05-24 | Nec Corp | 汎用キャッシュメモリコントローラ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001004760A1 (fr) * | 1999-07-07 | 2001-01-18 | Hitachi, Ltd. | Controleur de memoire |
| JP2009205445A (ja) * | 2008-02-28 | 2009-09-10 | Sony Corp | アドレス変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3204251B2 (ja) | ハイバネーション装置及び方法、それを格納した記録媒体並びにそれを適用したコンピュータ | |
| US20020178333A1 (en) | Method and system for adding compressed page tables to an operating system | |
| JP2003131777A (ja) | ディスプレイ上にシンボルを表示する方法およびシステム | |
| US9857981B2 (en) | Host interface controller and control method for storage device | |
| JP3685401B2 (ja) | Ｃｐｕ制御方法、これを用いたコンピュータ装置及びｃｐｕ並びにプログラム | |
| JP2003186567A (ja) | マイクロプロセッサ | |
| JP3662432B2 (ja) | 主記憶装置と補助記憶装置間のスワッピング装置及び方法、該装置を採用したウェブビデオホン | |
| JP3778246B2 (ja) | 割り込みコントローラ、ａｓｉｃ、及び電子機器 | |
| JPH06295263A (ja) | メモリシステム | |
| JP2000066649A (ja) | 携帯情報処理装置、及び外部表示出力の制御方法 | |
| JP2005115107A (ja) | 表示処理装置、ナビゲーション装置、プログラム、及び表示処理方法 | |
| JP2003202999A (ja) | 仮想計算機システム | |
| KR20010045591A (ko) | 멀티 클립보드를 갖는 컴퓨터 시스템 | |
| US20070057973A1 (en) | Information processing apparatus and display control method | |
| JP2002099403A (ja) | コンピュータシステムおよび表示装置切り替え方法 | |
| JP2002158732A (ja) | 通信装置の切り換え制御システム及び切り換え制御方法 | |
| JP2758617B2 (ja) | 文字列入力用キーボード | |
| JP2971009B2 (ja) | 情報処理装置 | |
| JP3835287B2 (ja) | ビットマップデータ処理方式、ビットマップデータ処理方法およびビットマップデータ処理用プログラム | |
| JPH05225108A (ja) | 複数端末入出力制御システム及びその入出力制御方式 | |
| JP2009110383A (ja) | 情報処理装置、演算処理装置および分岐予測方法 | |
| JP2001209578A (ja) | メモリ更新履歴管理方式 | |
| JPH0728622A (ja) | 表示装置切換方式 | |
| JPH05150932A (ja) | アイコン表示機能を有するコンピユータ装置 | |
| JP2002182901A (ja) | コプロセッサデータアクセス制御装置、その方法およびその命令フォーマット |