JPH06295591A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH06295591A JPH06295591A JP10181593A JP10181593A JPH06295591A JP H06295591 A JPH06295591 A JP H06295591A JP 10181593 A JP10181593 A JP 10181593A JP 10181593 A JP10181593 A JP 10181593A JP H06295591 A JPH06295591 A JP H06295591A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- diode
- circuit
- zener diode
- electrically
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 abstract description 20
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000013518 transcription Methods 0.000 description 1
- 230000035897 transcription Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【構成】 順方向で使用する、絶縁膜上の多結晶シリコ
ン膜に形成したｐｎ接合ダイオード３と、このｐｎ接合
ダイオードを短絡するスイッチＭＯＳＦＥＴ５とを用い
る半導体集積回路装置。 【効果】 製造プロセスが簡便なままで、製造ばらつき
の少ない安定な複数のクランプ電圧を得ることができ
る。
ン膜に形成したｐｎ接合ダイオード３と、このｐｎ接合
ダイオードを短絡するスイッチＭＯＳＦＥＴ５とを用い
る半導体集積回路装置。 【効果】 製造プロセスが簡便なままで、製造ばらつき
の少ない安定な複数のクランプ電圧を得ることができ
る。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路装置
に関するもので、たとえば、ＥＥＰＲＯＭの高電圧発生
回路（昇圧回路）などに利用して有効な技術に関するも
のである。
に関するもので、たとえば、ＥＥＰＲＯＭの高電圧発生
回路（昇圧回路）などに利用して有効な技術に関するも
のである。
【０００２】
【従来の技術】高電圧発生回路を内蔵したＥＥＰＲＯＭ
などの半導体集積回路装置については、従来より種々の
製品が発売されており、公知である。
などの半導体集積回路装置については、従来より種々の
製品が発売されており、公知である。
【０００３】このようなＥＥＰＲＯＭなどでは、そのア
ドレスデコーダなど通常の論理回路に＋５Ｖや＋３．３
Ｖなどの電源電圧が用いられ、そのメモリセルへの書き
込みあるいは消去を行うために＋９Ｖや＋１５Ｖのよう
な比較的高い電圧を必要とする。そして通常内部高電圧
発生回路だけでは、その必要とする電圧を正確に出力で
きないので、ツェナーダイオードなどからなる電圧クラ
ンプ回路が用いられている。
ドレスデコーダなど通常の論理回路に＋５Ｖや＋３．３
Ｖなどの電源電圧が用いられ、そのメモリセルへの書き
込みあるいは消去を行うために＋９Ｖや＋１５Ｖのよう
な比較的高い電圧を必要とする。そして通常内部高電圧
発生回路だけでは、その必要とする電圧を正確に出力で
きないので、ツェナーダイオードなどからなる電圧クラ
ンプ回路が用いられている。
【０００４】高電圧発生回路を内蔵したＥＥＰＲＯＭな
どの初期の製品は、書き込みや消去のための高電圧は１
種類だけのものが主であったが、最近では複数の高電圧
を用いるものが多くなってきている。
どの初期の製品は、書き込みや消去のための高電圧は１
種類だけのものが主であったが、最近では複数の高電圧
を用いるものが多くなってきている。
【０００５】その理由は、書き込みと消去の動作時間の
均一化を図るためや、あるいは検査段階で通常の使用電
圧よりも高い電圧で書き換えを行うことにより、検査時
間の短縮を図るためなどである。
均一化を図るためや、あるいは検査段階で通常の使用電
圧よりも高い電圧で書き換えを行うことにより、検査時
間の短縮を図るためなどである。
【０００６】このような複数の高電圧を発生させるため
に、電圧クランプ回路に対し従来より種々の工夫がなさ
れている。
に、電圧クランプ回路に対し従来より種々の工夫がなさ
れている。
【０００７】そのような工夫のうちの最初のものは、ブ
レイクダウン電圧の異なる複数のツェナーダイオードを
並列に接続し、制御信号によりこれらを切り替えて複数
のクランプ電圧を得るというものである。
レイクダウン電圧の異なる複数のツェナーダイオードを
並列に接続し、制御信号によりこれらを切り替えて複数
のクランプ電圧を得るというものである。
【０００８】この方法は、ブレイクダウン電圧の異なる
複数のツェナーダイオードを作る必要があるために、製
造プロセスが複雑になるという欠点がある。そこでこの
欠点を解消するために考えだされたものが、ツェナーダ
イオードに直列に、通常の製造プロセスで形成できる他
の回路素子を接続し、その回路素子の両端の電圧を、ツ
ェナーダイオードのブレイクダウン電圧に足し合わせる
か否かを、制御信号で選択するというものであり、たと
えば下記の特許が公開されている。
複数のツェナーダイオードを作る必要があるために、製
造プロセスが複雑になるという欠点がある。そこでこの
欠点を解消するために考えだされたものが、ツェナーダ
イオードに直列に、通常の製造プロセスで形成できる他
の回路素子を接続し、その回路素子の両端の電圧を、ツ
ェナーダイオードのブレイクダウン電圧に足し合わせる
か否かを、制御信号で選択するというものであり、たと
えば下記の特許が公開されている。
【０００９】特開昭６２−２７５３９５号公報 「半導
体集積回路装置」氏家 和聡 １９８２年 日立超エル
・エス・アイエンジニアリング株式会社
体集積回路装置」氏家 和聡 １９８２年 日立超エル
・エス・アイエンジニアリング株式会社
【００１０】以下図面を用いて従来例における電圧クラ
ンプ回路の構成を説明する。図５は上記の公開特許公報
に記載されている図１を転記したものである。ただし、
電圧クランプ回路以外の部分である高電圧発生回路と、
その高電圧発生回路を動かすためのクロックを発生する
発振回路については、本発明の説明には不要であるので
ブロック図で略記し、詳しい説明を省略する。
ンプ回路の構成を説明する。図５は上記の公開特許公報
に記載されている図１を転記したものである。ただし、
電圧クランプ回路以外の部分である高電圧発生回路と、
その高電圧発生回路を動かすためのクロックを発生する
発振回路については、本発明の説明には不要であるので
ブロック図で略記し、詳しい説明を省略する。
【００１１】図５の回路図に示すように、ツェナーダイ
オードＤ１と、このツェナーダイオードＤ１と直列に設
ける、ダイオード形態とされた複数のＭＯＳＦＥＴＱＣ
１，ＱＣ２，ＱＣ３，ＱＣ４による定電圧回路とにより
電圧クランプ回路を構成し、そしてこれら直列形態にさ
れるダイオード接続のＭＯＳＦＥＴＱＣ１，ＱＣ２，Ｑ
Ｃ３，ＱＣ４の数を、スイッチＭＯＳＦＥＴＱＣ５，Ｑ
Ｃ６，ＱＣ７により選択的に短絡することによって、複
数種類のクランプ電圧動作を実現している。
オードＤ１と、このツェナーダイオードＤ１と直列に設
ける、ダイオード形態とされた複数のＭＯＳＦＥＴＱＣ
１，ＱＣ２，ＱＣ３，ＱＣ４による定電圧回路とにより
電圧クランプ回路を構成し、そしてこれら直列形態にさ
れるダイオード接続のＭＯＳＦＥＴＱＣ１，ＱＣ２，Ｑ
Ｃ３，ＱＣ４の数を、スイッチＭＯＳＦＥＴＱＣ５，Ｑ
Ｃ６，ＱＣ７により選択的に短絡することによって、複
数種類のクランプ電圧動作を実現している。
【００１２】
【発明が解決しようとする課題】このような図５に示す
従来の電圧クランプ回路においては、製造プロセスを複
雑にしないという点では優れている。
従来の電圧クランプ回路においては、製造プロセスを複
雑にしないという点では優れている。
【００１３】しかしながら、定電圧回路にダイオード形
態としたＭＯＳＦＥＴを使用している。このために、Ｍ
ＯＳＦＥＴのスレショールド電圧の製造ばらつきなどが
原因となって定電圧回路の電圧がばらついてしまい、そ
れが多段に接続されていることにより、クランプ電圧の
製造ばらつきが大きくなってしまうという問題点があ
る。
態としたＭＯＳＦＥＴを使用している。このために、Ｍ
ＯＳＦＥＴのスレショールド電圧の製造ばらつきなどが
原因となって定電圧回路の電圧がばらついてしまい、そ
れが多段に接続されていることにより、クランプ電圧の
製造ばらつきが大きくなってしまうという問題点があ
る。
【００１４】この発明の目的は、製造プロセスの簡便さ
は従来技術のレベルを保ちながら、製造ばらつきが少な
い安定したクランプ電圧を得ることができる電圧クラン
プ回路を有するＥＥＰＲＯＭなどの半導体集積回路装置
を提供することである。
は従来技術のレベルを保ちながら、製造ばらつきが少な
い安定したクランプ電圧を得ることができる電圧クラン
プ回路を有するＥＥＰＲＯＭなどの半導体集積回路装置
を提供することである。
【００１５】
【課題を解決するための手段】この出願において開示さ
れる発明のうち、代表的なものの概要を簡単に説明すれ
ば、下記のとおりである。
れる発明のうち、代表的なものの概要を簡単に説明すれ
ば、下記のとおりである。
【００１６】この発明の半導体集積回路装置は、電気的
に逆方向で使用するツェナーダイオードと、このツェナ
ーダイオードに直列に接続し、かつ電気的に順方向で使
用する、複数のｐｎ接合ダイオードの直列接続とにより
電圧クランプ回路を構成し、これら直列形態にしたｐｎ
接合ダイオードの数を、スイッチＭＯＳＦＥＴにより選
択的に短絡することによって、複数種類のクランプ電圧
動作を実現するものであり、さらにこれら電気的に順方
向で使用するｐｎ接合ダイオードを、絶縁膜上の多結晶
シリコン膜に形成するというものである。
に逆方向で使用するツェナーダイオードと、このツェナ
ーダイオードに直列に接続し、かつ電気的に順方向で使
用する、複数のｐｎ接合ダイオードの直列接続とにより
電圧クランプ回路を構成し、これら直列形態にしたｐｎ
接合ダイオードの数を、スイッチＭＯＳＦＥＴにより選
択的に短絡することによって、複数種類のクランプ電圧
動作を実現するものであり、さらにこれら電気的に順方
向で使用するｐｎ接合ダイオードを、絶縁膜上の多結晶
シリコン膜に形成するというものである。
【００１７】
【作用】このような手段によれば、１個のツェナーダイ
オードと、他の回路と共通の製造プロセスで容易に得ら
れる多結晶シリコン膜のｐｎ接合ダイオードを組み合わ
せた定電圧回路とにより、製造ばらつきの少ない安定な
複数のクランプ電圧が得られる。
オードと、他の回路と共通の製造プロセスで容易に得ら
れる多結晶シリコン膜のｐｎ接合ダイオードを組み合わ
せた定電圧回路とにより、製造ばらつきの少ない安定な
複数のクランプ電圧が得られる。
【００１８】この発明において、製造ばらつきの少ない
クランプ電圧が実現できる理由は、ｐｎ接合ダイオード
の順方向特性を定電圧回路に用いているためである。ｐ
ｎ接合ダイオードの順方向特性は、直列抵抗成分を除け
ば、不純物濃度などに依存しない極めて安定なものであ
ることが知られており、この発明は、そのようなｐｎ接
合ダイオードの性質を利用したものである。
クランプ電圧が実現できる理由は、ｐｎ接合ダイオード
の順方向特性を定電圧回路に用いているためである。ｐ
ｎ接合ダイオードの順方向特性は、直列抵抗成分を除け
ば、不純物濃度などに依存しない極めて安定なものであ
ることが知られており、この発明は、そのようなｐｎ接
合ダイオードの性質を利用したものである。
【００１９】そして、本願発明者は、半導体集積回路の
一般的な製造プロセスによって半導体基板内に形成した
ｐｎ接合ダイオードの場合、半導体基板がコレクタの役
目を果たし、バイポーラトランジスタ動作を引き起こす
ために、決して順方向では使えないことを見い出してお
り、そのためこの発明においては、順方向で使用するｐ
ｎ接合ダイオードを絶縁膜上に形成しているのである。
一般的な製造プロセスによって半導体基板内に形成した
ｐｎ接合ダイオードの場合、半導体基板がコレクタの役
目を果たし、バイポーラトランジスタ動作を引き起こす
ために、決して順方向では使えないことを見い出してお
り、そのためこの発明においては、順方向で使用するｐ
ｎ接合ダイオードを絶縁膜上に形成しているのである。
【００２０】さらに、上述のような電圧クランプ回路に
おけるｐｎ接合ダイオードは、電気的に逆方向で使われ
ることがないため、本願発明者は、逆方向特性の劣るｐ
ｎ接合ダイオードであってもなんら問題なく使用可能で
あることを見い出している。そこで、逆方向特性が悪い
という理由で、これまで半導体集積回路装置に使われる
ことがなかった多結晶シリコン膜のｐｎ接合ダイオード
を用いることとし、これによって製造プロセスの簡便さ
を保っているのである。
おけるｐｎ接合ダイオードは、電気的に逆方向で使われ
ることがないため、本願発明者は、逆方向特性の劣るｐ
ｎ接合ダイオードであってもなんら問題なく使用可能で
あることを見い出している。そこで、逆方向特性が悪い
という理由で、これまで半導体集積回路装置に使われる
ことがなかった多結晶シリコン膜のｐｎ接合ダイオード
を用いることとし、これによって製造プロセスの簡便さ
を保っているのである。
【００２１】このように、多結晶シリコン膜にｐｎ接合
ダイオードを形成することにより、製造プロセスをなん
ら複雑にすることなく、順方向で使用するｐｎ接合ダイ
オードを、半導体集積回路装置に搭載することが可能に
なっているである。
ダイオードを形成することにより、製造プロセスをなん
ら複雑にすることなく、順方向で使用するｐｎ接合ダイ
オードを、半導体集積回路装置に搭載することが可能に
なっているである。
【００２２】
【実施例】以下図面によりこの発明の一実施例を詳述す
る。図１はこの発明による電圧クランプ回路の一実施例
を示す回路図である。ただし高電圧発生回路について
は、この発明にとって本質的な部分ではないので、ブロ
ック図で示し、詳細な説明を省略する。
る。図１はこの発明による電圧クランプ回路の一実施例
を示す回路図である。ただし高電圧発生回路について
は、この発明にとって本質的な部分ではないので、ブロ
ック図で示し、詳細な説明を省略する。
【００２３】図１に示すように、２個のｐｎ接合ダイオ
ード３を直列に接続し、この直列接続したｐｎ接合ダイ
オード３に並列にスイッチＭＯＳＦＥＴ５を接続したも
のを３組直列に接続する。さらに、この３組の直列接続
の一方の端にツェナーダイオード１を直列に、かつｐｎ
接合ダイオード３とは逆向きに接続する。このようにし
て電圧クランプ回路を構成し、この電圧クランプ回路の
ツェナーダイオード１側の端子を高電圧発生回路の出力
に、また反対側の端子を接地電位に、それぞれ接続して
いる。
ード３を直列に接続し、この直列接続したｐｎ接合ダイ
オード３に並列にスイッチＭＯＳＦＥＴ５を接続したも
のを３組直列に接続する。さらに、この３組の直列接続
の一方の端にツェナーダイオード１を直列に、かつｐｎ
接合ダイオード３とは逆向きに接続する。このようにし
て電圧クランプ回路を構成し、この電圧クランプ回路の
ツェナーダイオード１側の端子を高電圧発生回路の出力
に、また反対側の端子を接地電位に、それぞれ接続して
いる。
【００２４】３個のスイッチＭＯＳＦＥＴ５のゲート
は、それぞれ異なる制御信号に接続し、その信号によっ
て、オン状態にあるスイッチＭＯＳＦＥＴ５の数を制御
し、それによってクランプ電圧の選択を行っている。
は、それぞれ異なる制御信号に接続し、その信号によっ
て、オン状態にあるスイッチＭＯＳＦＥＴ５の数を制御
し、それによってクランプ電圧の選択を行っている。
【００２５】図１の例においては、スイッチＭＯＳＦＥ
Ｔ５と並列に接続するｐｎ接合ダイオード３を２個とし
たが、その個数には制約はなく、選択したいクランプ電
圧の電圧間隔に応じて任意に設定してよい。
Ｔ５と並列に接続するｐｎ接合ダイオード３を２個とし
たが、その個数には制約はなく、選択したいクランプ電
圧の電圧間隔に応じて任意に設定してよい。
【００２６】また図１の例においては、ｐｎ接合ダイオ
ード３とスイッチＭＯＳＦＥＴ５との並列接続を３組と
したが、これもクランプ電圧の選択数に応じて任意に設
定してよい。
ード３とスイッチＭＯＳＦＥＴ５との並列接続を３組と
したが、これもクランプ電圧の選択数に応じて任意に設
定してよい。
【００２７】どのような個数を設定するにしても、図１
のようにｐｎ接合ダイオード３を順方向で使用すること
により、製造ばらつきの少ない安定なクランプ電圧を得
ることができる。
のようにｐｎ接合ダイオード３を順方向で使用すること
により、製造ばらつきの少ない安定なクランプ電圧を得
ることができる。
【００２８】次に、図１に示されるような、電気的に順
方向で使用されるｐｎ接合ダイオード３の構成を詳述す
る。図２はこの発明によるｐｎ接合ダイオード３の一実
施例であり、保護膜を除いた断面図で示している。
方向で使用されるｐｎ接合ダイオード３の構成を詳述す
る。図２はこの発明によるｐｎ接合ダイオード３の一実
施例であり、保護膜を除いた断面図で示している。
【００２９】図２において、半導体基板７の表面を被う
絶縁膜９上の一部に多結晶シリコン膜１１を設け、この
多結晶シリコン膜１１の一部にボロンなどの不純物を拡
散させたｐ型領域と、多結晶シリコン膜１１の他の部分
にリンなどの不純物を拡散させたｎ型領域とを設けてｐ
ｎ接合ダイオードとする。そしてこれらのｐ型領域とｎ
型領域とには、それぞれ中間絶縁膜１３の開口部を通し
て、アルミニウムなどの金属配線膜１５を接続して電極
としている。
絶縁膜９上の一部に多結晶シリコン膜１１を設け、この
多結晶シリコン膜１１の一部にボロンなどの不純物を拡
散させたｐ型領域と、多結晶シリコン膜１１の他の部分
にリンなどの不純物を拡散させたｎ型領域とを設けてｐ
ｎ接合ダイオードとする。そしてこれらのｐ型領域とｎ
型領域とには、それぞれ中間絶縁膜１３の開口部を通し
て、アルミニウムなどの金属配線膜１５を接続して電極
としている。
【００３０】図２において、この発明の目的を達成する
ための重要なポイントは２点である。
ための重要なポイントは２点である。
【００３１】まず第１点は、ｐｎ接合ダイオードを絶縁
膜９上に形成していることである。このことによりこの
ｐｎ接合ダイオードは、半導体集積回路内の他の回路素
子とは金属配線膜１５を通してのみ接続されることにな
り、たとえ順方向で使用したとしても、バイポーラトラ
ンジスタ動作を引き起こす原因となる、コレクタに相当
する部分が存在しないため、なんらの問題も生じないの
である。
膜９上に形成していることである。このことによりこの
ｐｎ接合ダイオードは、半導体集積回路内の他の回路素
子とは金属配線膜１５を通してのみ接続されることにな
り、たとえ順方向で使用したとしても、バイポーラトラ
ンジスタ動作を引き起こす原因となる、コレクタに相当
する部分が存在しないため、なんらの問題も生じないの
である。
【００３２】そして第２点目は、このｐｎ接合ダイオー
ドを多結晶シリコン膜１１に形成していることである。
前述のように、このｐｎ接合ダイオードは順方向で使用
されるものであるから、逆方向特性については不問であ
り、このため、単結晶シリコンに比べて逆方向特性が劣
る多結晶シリコン膜のｐｎ接合ダイオードでも使用する
ことができ、絶縁膜９上に単結晶シリコン膜を形成する
という複雑な製造プロセスを必要とせずに、容易にｐｎ
接合ダイオードを得ることができるのである。
ドを多結晶シリコン膜１１に形成していることである。
前述のように、このｐｎ接合ダイオードは順方向で使用
されるものであるから、逆方向特性については不問であ
り、このため、単結晶シリコンに比べて逆方向特性が劣
る多結晶シリコン膜のｐｎ接合ダイオードでも使用する
ことができ、絶縁膜９上に単結晶シリコン膜を形成する
という複雑な製造プロセスを必要とせずに、容易にｐｎ
接合ダイオードを得ることができるのである。
【００３３】次に、図２に示したｐｎ接合ダイオードを
用いた他の実施例を詳述する。図３はこの発明による電
圧クランプ回路の他の実施例を示す回路図である。ただ
し、高電圧発生回路については、この発明にとって本質
的な部分ではないので、ブロック図で示し、詳細な説明
を省略する。
用いた他の実施例を詳述する。図３はこの発明による電
圧クランプ回路の他の実施例を示す回路図である。ただ
し、高電圧発生回路については、この発明にとって本質
的な部分ではないので、ブロック図で示し、詳細な説明
を省略する。
【００３４】図３に示すように、４個のｐｎ接合ダイオ
ード３を直列に接続し、この直列接続したｐｎ接合ダイ
オード３の一方の端にツェナーダイオード１を直列に、
かつｐｎ接合ダイオード３とは逆向きに接続する。そし
てこの直列接続の他の端と、２番目と３番目とのｐｎ接
合ダイオード３の接続点と、ツェナーダイオード１とｐ
ｎ接合ダイオード３との接続点とに、それぞれスイッチ
ＭＯＳＦＥＴ５を接続する。これら３個のスイッチＭＯ
ＳＦＥＴ５のソース側端子を接地電位に接続し、ツェナ
ーダイオード１を高電圧発生回路の出力に接続してい
る。
ード３を直列に接続し、この直列接続したｐｎ接合ダイ
オード３の一方の端にツェナーダイオード１を直列に、
かつｐｎ接合ダイオード３とは逆向きに接続する。そし
てこの直列接続の他の端と、２番目と３番目とのｐｎ接
合ダイオード３の接続点と、ツェナーダイオード１とｐ
ｎ接合ダイオード３との接続点とに、それぞれスイッチ
ＭＯＳＦＥＴ５を接続する。これら３個のスイッチＭＯ
ＳＦＥＴ５のソース側端子を接地電位に接続し、ツェナ
ーダイオード１を高電圧発生回路の出力に接続してい
る。
【００３５】３個のスイッチＭＯＳＦＥＴ５のゲート
は、それぞれ異なる制御信号に接続し、その信号によっ
て、３個のスイッチＭＯＳＦＥＴ５のうちのどれか１つ
がオンとなるよう制御し、それによってクランプ電圧の
選択を行っている。
は、それぞれ異なる制御信号に接続し、その信号によっ
て、３個のスイッチＭＯＳＦＥＴ５のうちのどれか１つ
がオンとなるよう制御し、それによってクランプ電圧の
選択を行っている。
【００３６】次に図面により他の実施例を詳述する。図
４はこの発明による電圧クランプ回路の他の実施例を示
す回路図である。ただし、高電圧発生回路については、
この発明にとって本質的な部分ではないので、ブロック
図で示し、詳細な説明を省略する。
４はこの発明による電圧クランプ回路の他の実施例を示
す回路図である。ただし、高電圧発生回路については、
この発明にとって本質的な部分ではないので、ブロック
図で示し、詳細な説明を省略する。
【００３７】図４に示すように、高電圧発生回路の出力
にツェナーダイオード１を接続し、このツェナーダイオ
ード１と接地電位との間にスイッチＭＯＳＦＥＴ５を接
続する。そして、２個のｐｎ接合ダイオード３と他のス
イッチＭＯＳＦＥＴ５との直列接続と、４個のｐｎ接合
ダイオード３と他のスイッチＭＯＳＦＥＴ５との直列接
続とを、それぞれ初めのスイッチＭＯＳＦＥＴ５に並列
に接続している。
にツェナーダイオード１を接続し、このツェナーダイオ
ード１と接地電位との間にスイッチＭＯＳＦＥＴ５を接
続する。そして、２個のｐｎ接合ダイオード３と他のス
イッチＭＯＳＦＥＴ５との直列接続と、４個のｐｎ接合
ダイオード３と他のスイッチＭＯＳＦＥＴ５との直列接
続とを、それぞれ初めのスイッチＭＯＳＦＥＴ５に並列
に接続している。
【００３８】３個のスイッチＭＯＳＦＥＴ５のゲート
は、それぞれ異なる制御信号に接続し、その信号によっ
て、３個のスイッチＭＯＳＦＥＴ５のうちのどれか１つ
がオンとなるよう制御し、それによってクランプ電圧の
選択を行っている。
は、それぞれ異なる制御信号に接続し、その信号によっ
て、３個のスイッチＭＯＳＦＥＴ５のうちのどれか１つ
がオンとなるよう制御し、それによってクランプ電圧の
選択を行っている。
【００３９】ツェナーダイオード１は逆方向に、またｐ
ｎ接合ダイオード３は順方向にそれぞれ接続すること
は、図１あるいは図３と同様である。
ｎ接合ダイオード３は順方向にそれぞれ接続すること
は、図１あるいは図３と同様である。
【００４０】以上のように実施例に基づきこの発明を具
体的に説明したが、この発明は上記の実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々の変
更が可能であることはいうまでもない。
体的に説明したが、この発明は上記の実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々の変
更が可能であることはいうまでもない。
【００４１】たとえば、図１あるいは図３あるいは図４
において、電圧クランプ回路を挿入する位置を、正極性
の高電圧と接地電位との間としたが、負極性の高電圧と
正極性の電源電圧との間として、実質的に同じクランプ
電圧を得るようにしたものであってもよい。
において、電圧クランプ回路を挿入する位置を、正極性
の高電圧と接地電位との間としたが、負極性の高電圧と
正極性の電源電圧との間として、実質的に同じクランプ
電圧を得るようにしたものであってもよい。
【００４２】その場合もツェナーダイオードを逆方向
で、またｐｎ接合ダイオードを順方向で使用すれば、製
造ばらつきの少ない安定なクランプ電圧を得ることがで
きる。
で、またｐｎ接合ダイオードを順方向で使用すれば、製
造ばらつきの少ない安定なクランプ電圧を得ることがで
きる。
【００４３】
【発明の効果】以上の説明のように、絶縁膜上の多結晶
シリコン膜に形成したｐｎ接合ダイオードを、電気的に
順方向となるよう電圧クランプ回路に使用することによ
り、製造プロセスの簡便さを保ったままで、製造ばらつ
きの少ない安定な複数のクランプ電圧を有する半導体集
積回路装置を提供することが可能となり、その効果は非
常に大きい。とくにＥＥＰＲＯＭなどの半導体集積回路
装置に適用するならば、その効果は甚大である。
シリコン膜に形成したｐｎ接合ダイオードを、電気的に
順方向となるよう電圧クランプ回路に使用することによ
り、製造プロセスの簡便さを保ったままで、製造ばらつ
きの少ない安定な複数のクランプ電圧を有する半導体集
積回路装置を提供することが可能となり、その効果は非
常に大きい。とくにＥＥＰＲＯＭなどの半導体集積回路
装置に適用するならば、その効果は甚大である。
【図１】本発明の一実施例における電圧クランプ回路を
示す回路図である。
示す回路図である。
【図２】本発明の一実施例におけるｐｎ接合ダイオード
の構造を示す断面図である。
の構造を示す断面図である。
【図３】本発明の一実施例における電圧クランプ回路を
示す回路図である。
示す回路図である。
【図４】本発明の一実施例における電圧クランプ回路を
示す回路図である。
示す回路図である。
【図５】従来例における電圧クランプ回路を示す回路図
である。
である。
１ ツェナーダイオード ３ ｐｎ接合ダイオード ５ スイッチＭＯＳＦＥＴ ７ 半導体基板 ９ 絶縁膜 １１ 多結晶シリコン膜 １３ 中間絶縁膜 １５ 金属配線膜
Claims (3)
- 【請求項１】 高電圧発生回路の出力電圧をクランプす
るための電圧クランプ回路として、電気的に逆方向で使
用するツェナーダイオードと、このツェナーダイオード
に直列に接続し、かつ電気的に順方向で使用する、絶縁
膜上の多結晶シリコン膜に形成した複数のｐｎ接合ダイ
オードの直列接続と、制御信号を受けてこれらのｐｎ接
合ダイオードの両端あるいはその相互接続点を電気的に
短絡するＭＯＳＦＥＴとを備えることを特徴とする半導
体集積回路装置。 - 【請求項２】 ＥＥＰＲＯＭの不揮発性記憶素子からな
るメモリセルに対して、電気的に書き込みあるいは消去
を行うための高電圧を発生する内部高電圧発生回路の出
力電圧をクランプするための電圧クランプ回路として、
電気的に逆方向で使用するツェナーダイオードと、この
ツェナーダイオードに直列に接続し、かつ電気的に順方
向で使用する、絶縁膜上の多結晶シリコン膜に形成した
複数のｐｎ接合ダイオードの直列接続と、制御信号を受
けてこれらのｐｎ接合ダイオードの両端あるいはその相
互接続点を電気的に短絡するＭＯＳＦＥＴとを備えるこ
とを特徴とする半導体集積回路装置。 - 【請求項３】 電気的に順方向で使用するダイオードと
して、絶縁膜上の多結晶シリコン膜に形成したｐｎ接合
ダイオードを用いることを特徴とする請求項１あるいは
２に記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10181593A JPH06295591A (ja) | 1993-04-06 | 1993-04-06 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10181593A JPH06295591A (ja) | 1993-04-06 | 1993-04-06 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06295591A true JPH06295591A (ja) | 1994-10-21 |
Family
ID=14310628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10181593A Pending JPH06295591A (ja) | 1993-04-06 | 1993-04-06 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06295591A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003525513A (ja) * | 2000-02-28 | 2003-08-26 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 昇圧されたワード線電圧のプロセス変動を最小限にするワード線ブースタのためのトリミング方法およびシステム |
| WO2005027326A1 (ja) * | 2003-09-10 | 2005-03-24 | Sanken Electric Co., Ltd. | スイッチング素子保護回路 |
| US8409890B2 (en) | 2008-10-16 | 2013-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2015060892A (ja) * | 2013-09-17 | 2015-03-30 | 株式会社メガチップス | Ｅｓｄ保護回路 |
| US9257915B2 (en) | 2012-10-05 | 2016-02-09 | Socionext Inc. | Bridge rectifier circuit |
| JP2019036768A (ja) * | 2017-08-10 | 2019-03-07 | 日立オートモティブシステムズ株式会社 | 半導体装置および製造方法 |
| JP2019161495A (ja) * | 2018-03-14 | 2019-09-19 | 富士電機株式会社 | 半導体装置および装置 |
| CN110797850A (zh) * | 2018-08-01 | 2020-02-14 | 联合汽车电子有限公司 | 端口电压保护电路 |
-
1993
- 1993-04-06 JP JP10181593A patent/JPH06295591A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003525513A (ja) * | 2000-02-28 | 2003-08-26 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 昇圧されたワード線電圧のプロセス変動を最小限にするワード線ブースタのためのトリミング方法およびシステム |
| WO2005027326A1 (ja) * | 2003-09-10 | 2005-03-24 | Sanken Electric Co., Ltd. | スイッチング素子保護回路 |
| US8409890B2 (en) | 2008-10-16 | 2013-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9257915B2 (en) | 2012-10-05 | 2016-02-09 | Socionext Inc. | Bridge rectifier circuit |
| JP2015060892A (ja) * | 2013-09-17 | 2015-03-30 | 株式会社メガチップス | Ｅｓｄ保護回路 |
| JP2019036768A (ja) * | 2017-08-10 | 2019-03-07 | 日立オートモティブシステムズ株式会社 | 半導体装置および製造方法 |
| JP2019161495A (ja) * | 2018-03-14 | 2019-09-19 | 富士電機株式会社 | 半導体装置および装置 |
| CN110797850A (zh) * | 2018-08-01 | 2020-02-14 | 联合汽车电子有限公司 | 端口电压保护电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4099069A (en) | Circuit producing a common clear signal for erasing selected arrays in a mnos memory system | |
| US4952825A (en) | Semiconductor integrated circuit having signal level conversion circuit | |
| EP0678919A1 (en) | Semiconductor device having input protection circuit | |
| JPH06295591A (ja) | 半導体集積回路装置 | |
| US20090058501A1 (en) | Semiconductor device | |
| US4825018A (en) | Voltage detection circuit | |
| KR940004445B1 (ko) | 기준전압 발생장치 | |
| US4864373A (en) | Semiconductor circuit device with voltage clamp | |
| JPH1050932A (ja) | 半導体装置 | |
| JPH06347337A (ja) | 温度検出回路 | |
| EP0626694B1 (en) | Address transition detector circuit and method of driving same | |
| US5841723A (en) | Method and apparatus for programming anti-fuses using an isolated well programming circuit | |
| JPH08172188A (ja) | 半導体装置 | |
| JPS6042630B2 (ja) | 半導体装置 | |
| JPH07191065A (ja) | 集積コンパレータ回路 | |
| JP2001358300A5 (ja) | ||
| JP3128813B2 (ja) | 半導体集積回路 | |
| JP2660715B2 (ja) | 半導体集積回路装置とランプ点燈方法 | |
| JPS62160750A (ja) | 基板電圧発生回路 | |
| US6271705B1 (en) | Data output circuits having enhanced ESD resistance and related methods | |
| JPH01262477A (ja) | 電流検出回路 | |
| KR0172438B1 (ko) | 반도체 메모리 장치의 입력 패드의 회로 | |
| KR100248341B1 (ko) | Cmos의 배열방법 | |
| JP2699877B2 (ja) | コード設定回路 | |
| JPH0993101A (ja) | コイル駆動回路 |