JPH0629799A - パルス列発生回路 - Google Patents
パルス列発生回路Info
- Publication number
- JPH0629799A JPH0629799A JP4067401A JP6740192A JPH0629799A JP H0629799 A JPH0629799 A JP H0629799A JP 4067401 A JP4067401 A JP 4067401A JP 6740192 A JP6740192 A JP 6740192A JP H0629799 A JPH0629799 A JP H0629799A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse train
- shift register
- clock
- data output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Shift Register Type Memory (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 パルス列のスループットタイム及びスキュー
を改良したパルス発生回路を提供する。 【構成】 本電気回路は、クロック発生チップ及び種々
の論理回路チップを有するマルチチップコンピュータシ
ステム用のクロックパルスを発生するために説明されて
いる。論理回路チップに使用するクロックパルスは、ク
ロック発生器によって発生され、論理回路チップに伝送
される。クロックパルスの発生において、クロック発生
回路にいわゆるクロックスプリッタが設けられる。この
クロックスプリッタは、オシレータから引き出される第
３のパルス列から２つのパルス列を発生する。このクロ
ックスプリッタは、多数のゲート及びラッチを有し、そ
れらはクロックスプリッタを通るパルスのスループット
タイム並びに発生した２つのパルス列のスキューに影響
を及ぼす。 【効果】 発生したパルス列のスループットタイム及び
スキューが改良される。
を改良したパルス発生回路を提供する。 【構成】 本電気回路は、クロック発生チップ及び種々
の論理回路チップを有するマルチチップコンピュータシ
ステム用のクロックパルスを発生するために説明されて
いる。論理回路チップに使用するクロックパルスは、ク
ロック発生器によって発生され、論理回路チップに伝送
される。クロックパルスの発生において、クロック発生
回路にいわゆるクロックスプリッタが設けられる。この
クロックスプリッタは、オシレータから引き出される第
３のパルス列から２つのパルス列を発生する。このクロ
ックスプリッタは、多数のゲート及びラッチを有し、そ
れらはクロックスプリッタを通るパルスのスループット
タイム並びに発生した２つのパルス列のスキューに影響
を及ぼす。 【効果】 発生したパルス列のスループットタイム及び
スキューが改良される。
Description
【０００１】
【産業上の利用分野】本発明は、第１のパルス間隔を有
する第１及び第２パルス列を第２のパルス間隔を有する
第３のパルス列から発生させるための電気回路に関し、
第２のパルス間隔は、第１のパルス間隔の半分であり、
第２のパルス列は、第１のパルス列に関する第２のパル
ス間隔によってシフトされる。特に、本発明は、コンピ
ュータシステムに使用するクロックパルスを発生するた
めの電気回路に関する。
する第１及び第２パルス列を第２のパルス間隔を有する
第３のパルス列から発生させるための電気回路に関し、
第２のパルス間隔は、第１のパルス間隔の半分であり、
第２のパルス列は、第１のパルス列に関する第２のパル
ス間隔によってシフトされる。特に、本発明は、コンピ
ュータシステムに使用するクロックパルスを発生するた
めの電気回路に関する。
【０００２】
【従来の技術】このような電気回路は、例えば、クロッ
ク発生チップ及び種々の論理回路チップを有するマルチ
チップコンピュータシステムから知られている。論理回
路チップに使用するクロックパルスは、クロック発生器
によって発生され、論理回路チップに伝送される。クロ
ックパルスの発生において、クロック発生回路にいわゆ
るクロックスプリッタ回路が設けられている。このクロ
ックスプリッタは、オシレータから引き出される第３の
パルス列から２つのパルス列を発生する。このクロック
スプリッタは、多数のゲート及びラッチを有し、それら
はクロックスプリッタを通るパルスのスループットタイ
ム並びに発生した２つのパルス列のスキューに影響を及
ぼす。
ク発生チップ及び種々の論理回路チップを有するマルチ
チップコンピュータシステムから知られている。論理回
路チップに使用するクロックパルスは、クロック発生器
によって発生され、論理回路チップに伝送される。クロ
ックパルスの発生において、クロック発生回路にいわゆ
るクロックスプリッタ回路が設けられている。このクロ
ックスプリッタは、オシレータから引き出される第３の
パルス列から２つのパルス列を発生する。このクロック
スプリッタは、多数のゲート及びラッチを有し、それら
はクロックスプリッタを通るパルスのスループットタイ
ム並びに発生した２つのパルス列のスキューに影響を及
ぼす。
【０００３】本発明の目的は、発生したパルス列の改良
されたスループットタイム及びスキューを有する電気回
路を提供することにある。
されたスループットタイム及びスキューを有する電気回
路を提供することにある。
【０００４】
【課題を解決するための手段】本発明によれば、２つの
パルス入力端、１つのデータ入力端及び２つのデータ出
力端を夫々有する２つのシフトレジスタラッチであっ
て、第３のパルス列及び第３のパルス列の反転パルス列
が、２つのシフトレジスタラッチの一方にそれぞれ供給
され、２つのシフトレジスタラッチの２つのパルス入力
端の他方にシフトレジスタラッチのデータ出力端を内部
的に接続させるような信号がそれぞれ供給され、シフト
レジスタラッチの一方のデータ出力端が、シフトレジス
タラッチの他方のデータ入力端に接続されている２つの
シフトレジスタラッチと、シフトレジスタラッチのデー
タ出力端からデータ入力端への２つのフードバック通路
の１つに設けられる反転手段とを備えて、データ出力端
から、第１及び第２のパルス列を搬送する電気回路によ
って解決される。２つのシフトレジスタラッチの内部の
接続及び２つのシフトレジスタラッチ相互間の各フィー
ドバック通路によれば、第１及び第２のパルス列は、主
に第３のパルス列に依存する。第３のパルス列は、少数
のゲートを通過するだけであるから、発生した２つのパ
ルス列のスループットタイム及び特にスキューが改良さ
れる。本発明の実施例において、２つのシフトレジスタ
ラッチの各フードバック通路に遅延手段が設けられてい
る。これらの遅延手段は、回路の適当な機能を改良す
る。本発明の他の実施例において、第３のパルス列の反
転を発生するために反転手段が設けられている。これ
は、第３のパルス列が２つのシフトレジスタラッチへの
２つの通路のうち一方を通り抜けなければならないゲー
トだけである。
パルス入力端、１つのデータ入力端及び２つのデータ出
力端を夫々有する２つのシフトレジスタラッチであっ
て、第３のパルス列及び第３のパルス列の反転パルス列
が、２つのシフトレジスタラッチの一方にそれぞれ供給
され、２つのシフトレジスタラッチの２つのパルス入力
端の他方にシフトレジスタラッチのデータ出力端を内部
的に接続させるような信号がそれぞれ供給され、シフト
レジスタラッチの一方のデータ出力端が、シフトレジス
タラッチの他方のデータ入力端に接続されている２つの
シフトレジスタラッチと、シフトレジスタラッチのデー
タ出力端からデータ入力端への２つのフードバック通路
の１つに設けられる反転手段とを備えて、データ出力端
から、第１及び第２のパルス列を搬送する電気回路によ
って解決される。２つのシフトレジスタラッチの内部の
接続及び２つのシフトレジスタラッチ相互間の各フィー
ドバック通路によれば、第１及び第２のパルス列は、主
に第３のパルス列に依存する。第３のパルス列は、少数
のゲートを通過するだけであるから、発生した２つのパ
ルス列のスループットタイム及び特にスキューが改良さ
れる。本発明の実施例において、２つのシフトレジスタ
ラッチの各フードバック通路に遅延手段が設けられてい
る。これらの遅延手段は、回路の適当な機能を改良す
る。本発明の他の実施例において、第３のパルス列の反
転を発生するために反転手段が設けられている。これ
は、第３のパルス列が２つのシフトレジスタラッチへの
２つの通路のうち一方を通り抜けなければならないゲー
トだけである。
【０００５】
【実施例】本発明の他の利益は、添付した図面に関する
本発明の実施例の次の説明から明らかになる。図１に示
す電気回路は、２つのパルス入力端（１０１、１０２，
１１１，１１２）、１つのデータ入力端（１０４，１１
４）及び２つのデータ出力端（１０６，１０７，１１
６，１１７）をそれぞれ有する２つのシフトレジスタラ
ッチ（１０，１１）を備えている。各シフトレジスタラ
ッチ（１０，１１）の第１のパルス入力端（１０１，１
１１）は、ＡＮＤゲート（１３，１６）の出力端に接続
されている。ＡＮＤゲート（１３，１６）の２つの入力
端の一方には、第１のテスト信号（ＴＳ１）が供給され
る。ＡＮＤゲート（１６）の他の入力端には第３のパル
ス列（ＯＳＣ）が供給され、ＡＮＤゲート（１３）の他
方の入力端には第３のパルス列（ＯＳＣ）の反転がイン
バータ（ＩＮＶＥＲＴ）ゲート（１９）を介して供給さ
れる。
本発明の実施例の次の説明から明らかになる。図１に示
す電気回路は、２つのパルス入力端（１０１、１０２，
１１１，１１２）、１つのデータ入力端（１０４，１１
４）及び２つのデータ出力端（１０６，１０７，１１
６，１１７）をそれぞれ有する２つのシフトレジスタラ
ッチ（１０，１１）を備えている。各シフトレジスタラ
ッチ（１０，１１）の第１のパルス入力端（１０１，１
１１）は、ＡＮＤゲート（１３，１６）の出力端に接続
されている。ＡＮＤゲート（１３，１６）の２つの入力
端の一方には、第１のテスト信号（ＴＳ１）が供給され
る。ＡＮＤゲート（１６）の他の入力端には第３のパル
ス列（ＯＳＣ）が供給され、ＡＮＤゲート（１３）の他
方の入力端には第３のパルス列（ＯＳＣ）の反転がイン
バータ（ＩＮＶＥＲＴ）ゲート（１９）を介して供給さ
れる。
【０００６】各シフトレジスタラッチの第２のパルス入
力端（１０２，１１２）に第２の信号（ＴＳ２）が供給
される。第１のシフトレジスタラッチ（１０）のデータ
入力端（１０４）は、インバータ（ＩＮＶＥＲＴ）ゲー
ト（２４）及び遅延（ＤＥＬＡＹ）ゲート（２３）を介
して第２のシフトレジスタラッチ（１１）のデータ出力
端（１１６）に接続されている。第２のシフトレジスタ
ラッチ（１１）のデータ入力端（１１４）は、遅延ゲー
ト（２１）を介して第１のシフトレジスタラッチ（１
０）のデータ出力端（１０６）に接続されている。遅延
ゲート（２１，２３）の遅延時間は、第２のパルス間隔
（Ｔ２）の半分以下である。第１のシフトレジスタラッ
チ（１０）のデータ出力端（１０６，１０７）において
第１のパルス列（ＰＨ１）が利用可能であり、第２のシ
フトレジスタラッチ（１１）のデータ出力端（１１６，
１１７）において第２のパルス列（ＰＨ２）が利用可能
である。
力端（１０２，１１２）に第２の信号（ＴＳ２）が供給
される。第１のシフトレジスタラッチ（１０）のデータ
入力端（１０４）は、インバータ（ＩＮＶＥＲＴ）ゲー
ト（２４）及び遅延（ＤＥＬＡＹ）ゲート（２３）を介
して第２のシフトレジスタラッチ（１１）のデータ出力
端（１１６）に接続されている。第２のシフトレジスタ
ラッチ（１１）のデータ入力端（１１４）は、遅延ゲー
ト（２１）を介して第１のシフトレジスタラッチ（１
０）のデータ出力端（１０６）に接続されている。遅延
ゲート（２１，２３）の遅延時間は、第２のパルス間隔
（Ｔ２）の半分以下である。第１のシフトレジスタラッ
チ（１０）のデータ出力端（１０６，１０７）において
第１のパルス列（ＰＨ１）が利用可能であり、第２のシ
フトレジスタラッチ（１１）のデータ出力端（１１６，
１１７）において第２のパルス列（ＰＨ２）が利用可能
である。
【０００７】第１，第２及び第３のパルス列（ＰＨ１，
ＰＨ２，ＯＳＣ）を図２に示す。第１及び第２のパルス
列（ＰＨ１，ＰＨ２）は、第１のパルス間隔（Ｔ１）を
有し、第３のパルス列（ＯＳＣ）は、第２のパルス間隔
（Ｔ２）を有する。図２から判るように、第２のパルス
間隔（Ｔ２）は、第１のパルス間隔（Ｔ１）の半分であ
り、第２のパルス列（ＰＨ２）は、第１のパルス列（Ｐ
Ｈ１）に関して第２のパルス間隔（Ｔ２）の値によって
シフトされる。テストの目的で、例えば、第３のパルス
列（ＯＳＣ）の１つのパルスのみを供給することによっ
て、回路の作用をテストするために、第１のテスト信号
（ＴＳ１）を使用する。これは適当なテスト信号（ＴＳ
１）を第３のパルス列（ＯＳＣ）とＡＮＤをとることに
よって達成される。操作において、第１のテスト信号
（ＴＳ１）は、２進値“１”を有する。
ＰＨ２，ＯＳＣ）を図２に示す。第１及び第２のパルス
列（ＰＨ１，ＰＨ２）は、第１のパルス間隔（Ｔ１）を
有し、第３のパルス列（ＯＳＣ）は、第２のパルス間隔
（Ｔ２）を有する。図２から判るように、第２のパルス
間隔（Ｔ２）は、第１のパルス間隔（Ｔ１）の半分であ
り、第２のパルス列（ＰＨ２）は、第１のパルス列（Ｐ
Ｈ１）に関して第２のパルス間隔（Ｔ２）の値によって
シフトされる。テストの目的で、例えば、第３のパルス
列（ＯＳＣ）の１つのパルスのみを供給することによっ
て、回路の作用をテストするために、第１のテスト信号
（ＴＳ１）を使用する。これは適当なテスト信号（ＴＳ
１）を第３のパルス列（ＯＳＣ）とＡＮＤをとることに
よって達成される。操作において、第１のテスト信号
（ＴＳ１）は、２進値“１”を有する。
【０００８】２進値“１”を有する第１のテスト信号に
よって、第３のパルス列の反転（ＯＳＣ）を第１のシフ
トレジスタラッチ（１０）のパルス入力端（１０１）に
供給し、それによって、第１のシフトレジスタラッチ
（１０）のデータ入力端（１０４）にデータを送る瞬間
を決定する。同様の状態において、第３のパルス列（Ｏ
ＳＣ）を第２のシフトレジスタラッチ（１１）のパルス
入力端（１１１）に供給し、それによって第２のシフト
レジスタラッチ（１１）のデータ入力端（１１４）にデ
ータを送る瞬間を決定する。双方のシフトレジスタラッ
チ（１０，１１）においてデータ入力端（１０４，１１
４）にデータを供給する瞬間は、パルス入力端（１０
１，１１１）で２進値“０”から２進値“１”への各信
号の遷移によって決定する。第１のシフトレジスタラッ
チ（１０）に第３のパルス列（ＯＳＣ）の反転が供給さ
れたときに、第１のシフトレジスタラッチ（１０）のデ
ータ入力端（１０４）にデータを供給する瞬間がシフト
され、そのシフトは、第２のシフトレジスタラッチ（１
１）のデータ入力端（１１４）にデータを供給する瞬間
に関して第２のパルス間隔の半分の値だけ行われる。
よって、第３のパルス列の反転（ＯＳＣ）を第１のシフ
トレジスタラッチ（１０）のパルス入力端（１０１）に
供給し、それによって、第１のシフトレジスタラッチ
（１０）のデータ入力端（１０４）にデータを送る瞬間
を決定する。同様の状態において、第３のパルス列（Ｏ
ＳＣ）を第２のシフトレジスタラッチ（１１）のパルス
入力端（１１１）に供給し、それによって第２のシフト
レジスタラッチ（１１）のデータ入力端（１１４）にデ
ータを送る瞬間を決定する。双方のシフトレジスタラッ
チ（１０，１１）においてデータ入力端（１０４，１１
４）にデータを供給する瞬間は、パルス入力端（１０
１，１１１）で２進値“０”から２進値“１”への各信
号の遷移によって決定する。第１のシフトレジスタラッ
チ（１０）に第３のパルス列（ＯＳＣ）の反転が供給さ
れたときに、第１のシフトレジスタラッチ（１０）のデ
ータ入力端（１０４）にデータを供給する瞬間がシフト
され、そのシフトは、第２のシフトレジスタラッチ（１
１）のデータ入力端（１１４）にデータを供給する瞬間
に関して第２のパルス間隔の半分の値だけ行われる。
【０００９】第２の信号（ＴＳ２）は、シフトレジスタ
ラッチ（１０，１１）の第２のデータ出力端（１０６，
１１６）に第１のデータ出力端（１０７，１１７）から
のデータを供給するために使用される。しかしながら、
図１におけるこの電気回路において、第２の信号（ＴＳ
２）は、そのような方法では使用しないが、それは、シ
フトレジスタラッチ（１０，１１）の第１のデータ出力
端（１０７，１１７）及び第２のデータ出力端（１０
６，１１６）がすべての時間で内部的に接続されるよう
な２進値を有する。別言すれば、第２の信号（ＴＳ２）
は、シフトレジスタラッチ（１０，１１）の第１のデー
タ出力端（１０７，１１７）及び第２のデータ出力端
（１０６，１１６）が常に同じ２進値を生じるような２
進値を有する。操作において、第２の信号（ＴＳ２）
は、２進値“１”である。
ラッチ（１０，１１）の第２のデータ出力端（１０６，
１１６）に第１のデータ出力端（１０７，１１７）から
のデータを供給するために使用される。しかしながら、
図１におけるこの電気回路において、第２の信号（ＴＳ
２）は、そのような方法では使用しないが、それは、シ
フトレジスタラッチ（１０，１１）の第１のデータ出力
端（１０７，１１７）及び第２のデータ出力端（１０
６，１１６）がすべての時間で内部的に接続されるよう
な２進値を有する。別言すれば、第２の信号（ＴＳ２）
は、シフトレジスタラッチ（１０，１１）の第１のデー
タ出力端（１０７，１１７）及び第２のデータ出力端
（１０６，１１６）が常に同じ２進値を生じるような２
進値を有する。操作において、第２の信号（ＴＳ２）
は、２進値“１”である。
【００１０】例えば、第２のパルス列（ＰＨ２）が２進
値“１”になるならば、第１のパルス列（ＰＨ１）は、
また２進値“１”を有する。第２のパルス列（ＰＨ２）
の２進値“１”は、インバータゲート２３によって遅延
される。この状態を図２の参照番号３０に示す。第３の
パルス列（ＯＳＣ）の次の１−０遷移の前に、第２のパ
ルス列（ＯＳＣ）の２進値“１”がインバータゲート
（２４）によって２進値“０”に反転し、第１のシフト
レジスタラッチ（１０）のデータ入力端（１０４）に到
達する。第３のパルス列（ＯＳＣ）の次の０−１遷移に
よって、２進値“０”が第１のシフトレジスタラッチ
（１０）のデータ出力端（１０６）に供給され、したが
って第１のパルス列（ＰＨ１）は、２進値“０”を有す
る。第１のパルス列（ＰＨ１）の２進値“０”は遅延ゲ
ート（２１）によって遅延される。この状況を図２の参
照数字３１で示す。第３のパルス列（ＯＳＣ）の次の０
−１遷移の前に第１のパルス列（ＰＨ１）の２進値
“０”は、第２のシフトレジスタラッチ（１１）のデー
タ入力端（１１４）に到達する。第３のパルス列（ＯＳ
Ｃ）のこの次の０−１遷移によって第２のシフトレジス
タラッチ（１１）のデータ出力（１１６）に２進値
“０”を供給し、それ故、第２のパルス列（ＰＨ２）
は、２進値“０”を有する。この状態を図２の参照番号
３２で示す。第２のパルス列（ＰＨ２）の２進値“０”
は遅延されて再び反転し、第３のパルス列（ＯＳＣ）の
次の１−０遷移によって第１のパルス列（ＰＨ１）は、
再び２進値“１”になる。第１及び第２のパルス列（Ｐ
Ｈ１，ＰＨ２）の遷移は、第３のパルス列（ＯＳＣ）の
遷移にのみ依存する。第３のパルス列（ＯＳＣ）が通り
抜けなければならないゲートの数は、非常に少ない。第
１のテスト信号（ＴＳ１）を除いて及びアンドゲート
（１３，１６）を除くと、第３のパルス列（ＯＳＣ）の
通路にインバータゲート（１９）だけが残る。その結
果、図２に示すスループットタイム並びにスキューは、
非常によくなる。
値“１”になるならば、第１のパルス列（ＰＨ１）は、
また２進値“１”を有する。第２のパルス列（ＰＨ２）
の２進値“１”は、インバータゲート２３によって遅延
される。この状態を図２の参照番号３０に示す。第３の
パルス列（ＯＳＣ）の次の１−０遷移の前に、第２のパ
ルス列（ＯＳＣ）の２進値“１”がインバータゲート
（２４）によって２進値“０”に反転し、第１のシフト
レジスタラッチ（１０）のデータ入力端（１０４）に到
達する。第３のパルス列（ＯＳＣ）の次の０−１遷移に
よって、２進値“０”が第１のシフトレジスタラッチ
（１０）のデータ出力端（１０６）に供給され、したが
って第１のパルス列（ＰＨ１）は、２進値“０”を有す
る。第１のパルス列（ＰＨ１）の２進値“０”は遅延ゲ
ート（２１）によって遅延される。この状況を図２の参
照数字３１で示す。第３のパルス列（ＯＳＣ）の次の０
−１遷移の前に第１のパルス列（ＰＨ１）の２進値
“０”は、第２のシフトレジスタラッチ（１１）のデー
タ入力端（１１４）に到達する。第３のパルス列（ＯＳ
Ｃ）のこの次の０−１遷移によって第２のシフトレジス
タラッチ（１１）のデータ出力（１１６）に２進値
“０”を供給し、それ故、第２のパルス列（ＰＨ２）
は、２進値“０”を有する。この状態を図２の参照番号
３２で示す。第２のパルス列（ＰＨ２）の２進値“０”
は遅延されて再び反転し、第３のパルス列（ＯＳＣ）の
次の１−０遷移によって第１のパルス列（ＰＨ１）は、
再び２進値“１”になる。第１及び第２のパルス列（Ｐ
Ｈ１，ＰＨ２）の遷移は、第３のパルス列（ＯＳＣ）の
遷移にのみ依存する。第３のパルス列（ＯＳＣ）が通り
抜けなければならないゲートの数は、非常に少ない。第
１のテスト信号（ＴＳ１）を除いて及びアンドゲート
（１３，１６）を除くと、第３のパルス列（ＯＳＣ）の
通路にインバータゲート（１９）だけが残る。その結
果、図２に示すスループットタイム並びにスキューは、
非常によくなる。
【図１】本発明によるパルス列を発生するための電気回
路のブロック図である。
路のブロック図である。
【図２】図１に示される回路における３つの電気信号の
タイミング図である。
タイミング図である。
１０，１１ シフトレジスタラッチ １３，１６ アンド（ＡＮＤ）ゲート １９ インバータ（ＩＮＶＥＲＴ）ゲート １０１，１１１ 第１のパルス入力端 １０４，１１４ データ入力端 １０２，１１２ 第２のパルス入力端
───────────────────────────────────────────────────── フロントページの続き (72)発明者 グンター、クナウフト ドイツ連邦共和国ベープリンゲン、ベルガ マシュトラーセ、25 (72)発明者 ディートマール、シュムンカムプ ドイツ連邦共和国エーニンゲン、ハウフシ ュトラーセ、14 (72)発明者 ベルント、レプラ ドイツ連邦共和国グラーフェンアウ‐デー ツィンゲン、ドフィンガー、シュトラー セ、39
Claims (5)
- 【請求項１】第１のパルス間隔（Ｔ１）を有する第１及
び第２パルス列（ＰＨ１，ＰＨ２）を第２のパルス間隔
（Ｔ２）を有する第３のパルス列（ＯＳＣ）から発生さ
せ、第２のパルス間隔（Ｔ２）が、第１のパルス間隔
（Ｔ１）の半分であり、第２のパルス列（ＰＨ２）は、
第１のパルス列（ＰＨ１）に関する第２のパルス間隔
（Ｔ２）によってシフトされる電気回路であって、 ２つのパルス入力端（１０１，１０２，１１１，１１
２）、１つのデータ入力端（１０４，１１４）及び２つ
のデータ出力端（１０６，１０７，１１６，１１７）を
それぞれ有する２つのシフトレジスタラッチ（１０，１
１）と、 一方のシフトレジスタラッチ（１０，１１）のデータ出
力端（１０６，１１６）から他方のシフトレジスタラッ
チ（１０，１１）のデータ入力端（１１４，１０４）に
至る２つのフィードバック経路のうち一方に設けられる
反転手段（２４）とを備え、 第３のパルス列（ＯＳＣ）及び第３のパルス列（ＯＳ
Ｃ）の反転パルス列が、２つのシフトレジスタラッチ
（１０，１１）の２つのパルス入力端の一方（１０１，
１１１）にそれぞれ供給され、２つのシフトレジスタラ
ッチ（１０，１１）の２つのパルス入力端の他方（１０
２，１１２）にシフトレジスタラッチ（１０，１１）の
データ出力端（１０６，１０７，１１６，１１７）が内
部的に接続されるような信号（ＴＳ２）がそれぞれ供給
されて、 データ出力端（１０６，１１６）から第１及び第２のパ
ルス列（ＰＨ１，ＰＨ２）を伝送する電気回路。 - 【請求項２】前記シフトレジスタラッチ（１０，１１）
のデータ出力端（１０６，１１６）からデータ入力端
（１１４，１０４）に至る２つのフィードバック経路に
設けられる遅延手段（２１，２３）を更に備える請求項
１記載の電気回路。 - 【請求項３】前記第３のパルス列（ＯＳＣ）の反転を生
ぜしめる反転手段（１９）を更に備える請求項１または
２記載の電気回路。 - 【請求項４】テストを目的とした信号（ＴＳ１）を供給
するためのアンドゲートを更に備える請求項１乃至３の
いずれか１つに記載の電気回路。 - 【請求項５】コンピュータシステムに使用する請求項１
乃至４のいずれか１つに記載の電気回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE91106970.6 | 1991-04-30 | ||
| EP91106970A EP0511423B1 (en) | 1991-04-30 | 1991-04-30 | Electrical circuit for generating pulse strings |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629799A true JPH0629799A (ja) | 1994-02-04 |
Family
ID=8206680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4067401A Pending JPH0629799A (ja) | 1991-04-30 | 1992-03-25 | パルス列発生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5306959A (ja) |
| EP (1) | EP0511423B1 (ja) |
| JP (1) | JPH0629799A (ja) |
| DE (1) | DE69123725T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6208223B1 (en) | 1998-03-06 | 2001-03-27 | Oli Electric Industry, Co., Ltd. | Receiving filter of a saw separator with greater electrode interdigitated width in first stage parallel resonator |
| KR100520150B1 (en) * | 2003-12-01 | 2005-10-10 | Ultra wide band pulse train generator |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5572536A (en) * | 1994-05-26 | 1996-11-05 | Texas Instruments Incorporated | Digital circuitry with improved parallel signature analysis capability |
| JPH0875823A (ja) * | 1994-09-02 | 1996-03-22 | Toshiba Microelectron Corp | 動作速度測定回路及びこれを組み込んだ半導体装置 |
| US5627482A (en) * | 1996-02-07 | 1997-05-06 | Ceridian Corporation | Electronic digital clock distribution system |
| DE59702607D1 (de) * | 1996-05-06 | 2000-12-14 | Siemens Ag | Taktsignalgenerator |
| KR100247923B1 (ko) * | 1997-01-29 | 2000-03-15 | 윤종용 | 스위치신호발생기및이를이용한고속동기형sram |
| US6067648A (en) * | 1998-03-02 | 2000-05-23 | Tanisys Technology, Inc. | Programmable pulse generator |
| FR2783649B1 (fr) * | 1998-09-17 | 2000-11-17 | St Microelectronics Sa | Circuit de filtrage d'un signal d'horloge |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02123815A (ja) * | 1988-11-02 | 1990-05-11 | Mitsubishi Electric Corp | アナログ位相発生器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3971960A (en) * | 1975-03-05 | 1976-07-27 | Motorola, Inc. | Flip-flop false output rejection circuit |
| US4607173A (en) * | 1984-03-14 | 1986-08-19 | At&T Bell Laboratories | Dual-clock edge triggered flip-flop circuits |
| US4697279A (en) * | 1985-11-04 | 1987-09-29 | Hughes Aircraft Company | Test/master/slave triple latch flip-flop |
| EP0226754B1 (de) * | 1985-12-24 | 1991-12-18 | ANT Nachrichtentechnik GmbH | Schaltungsanordnung zur Erzeugung mehrerer Takte |
| DE3605722A1 (de) * | 1986-02-22 | 1987-08-27 | Paul Merkle | Impuls-schaltung fuer elektronische impuls-zaehler |
| JP2689416B2 (ja) * | 1986-08-18 | 1997-12-10 | 日本電気株式会社 | フリツプフロツプ |
| EP0262412A1 (de) * | 1986-09-01 | 1988-04-06 | Siemens Aktiengesellschaft | Lastangepasster Taktgenerator in CMOS-Schaltungen |
| US4939384A (en) * | 1988-10-03 | 1990-07-03 | Oki Electric Industry Co., Ltd | Flip-flop circuit |
| JPH03219717A (ja) * | 1989-11-15 | 1991-09-27 | Nec Corp | 同期型ｒｓフリップフロップ回路 |
| JP2570471B2 (ja) * | 1990-06-25 | 1997-01-08 | 日本電気株式会社 | クロックドライバー回路 |
| US5166631A (en) * | 1990-12-08 | 1992-11-24 | Asea Brown Boveri Ltd. | Circuit for regeneration and bandwidth limitation of a quasi-periodic digital signal |
| US5083049A (en) * | 1991-05-10 | 1992-01-21 | Ast Research, Inc. | Asynchronous circuit with edge-triggered inputs |
-
1991
- 1991-04-30 EP EP91106970A patent/EP0511423B1/en not_active Expired - Lifetime
- 1991-04-30 DE DE69123725T patent/DE69123725T2/de not_active Expired - Fee Related
-
1992
- 1992-03-25 JP JP4067401A patent/JPH0629799A/ja active Pending
- 1992-03-26 US US07/858,252 patent/US5306959A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02123815A (ja) * | 1988-11-02 | 1990-05-11 | Mitsubishi Electric Corp | アナログ位相発生器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6208223B1 (en) | 1998-03-06 | 2001-03-27 | Oli Electric Industry, Co., Ltd. | Receiving filter of a saw separator with greater electrode interdigitated width in first stage parallel resonator |
| KR100520150B1 (en) * | 2003-12-01 | 2005-10-10 | Ultra wide band pulse train generator |
Also Published As
| Publication number | Publication date |
|---|---|
| US5306959A (en) | 1994-04-26 |
| DE69123725T2 (de) | 1997-06-12 |
| DE69123725D1 (de) | 1997-01-30 |
| EP0511423A1 (en) | 1992-11-04 |
| EP0511423B1 (en) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6346828B1 (en) | Method and apparatus for pulsed clock tri-state control | |
| US5511181A (en) | Polycyclic timing system and apparatus for pipelined computer operation | |
| US6507230B1 (en) | Clock generator having a deskewer | |
| JPH0196888A (ja) | 高速記憶装置の書込制御回路 | |
| US5306959A (en) | Electrical circuit for generating pulse strings | |
| KR19980078161A (ko) | 반도체 메모리 소자의 딜레이 루프 럭크 회로 | |
| KR100455398B1 (ko) | 동작 속도가 향상된 데이터 래치 회로. | |
| KR20230167849A (ko) | 저전력에서 안정적으로 동작하는 반도체 장치 및 반도체 시스템 | |
| JPS6179318A (ja) | フリツプフロツプ回路 | |
| US5303365A (en) | Clock generation in a multi-chip computer system | |
| US3484625A (en) | Signal responsive device | |
| US6662290B2 (en) | Address counter and address counting method | |
| JP2632512B2 (ja) | 半導体集積回路 | |
| JPH04239816A (ja) | 双方向入出力信号分離回路 | |
| US4868511A (en) | Digital sequencing circuit | |
| JPH04306013A (ja) | ラッチ回路装置 | |
| JPH0954752A (ja) | 双方向バスの制御方式 | |
| JP2826408B2 (ja) | 半導体論理集積回路 | |
| KR0146531B1 (ko) | 반도체 메모리장치 | |
| JPS6195648A (ja) | デ−タ転送方式 | |
| JPH02125356A (ja) | 双方向性バッファ回路 | |
| KR19990005459A (ko) | 플립 플롭 회로 | |
| JPH11166959A (ja) | スキャンパス回路 | |
| JPH0749680Y2 (ja) | シフトレジスタの駆動回路 | |
| KR960003372Y1 (ko) | 디지탈 신호지연장치 |