JPH0629805A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0629805A JPH0629805A JP18482592A JP18482592A JPH0629805A JP H0629805 A JPH0629805 A JP H0629805A JP 18482592 A JP18482592 A JP 18482592A JP 18482592 A JP18482592 A JP 18482592A JP H0629805 A JPH0629805 A JP H0629805A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- semiconductor device
- input
- level
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000001514 detection method Methods 0.000 claims abstract description 20
- 230000000295 complement effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の動作停止時に、入力端子の電圧
レベルが中間電位となった場合に入力インバータで発生
する貫通電流によって消費電流が増加することを防止す
る。 【構成】 半導体装置の入力端子部に中間電圧を感知し
て電圧レベルを電源電圧に固定するために、低電位検出
回路３、高電位検出回路４、スイッチ付プルアップ抵抗
としてのプルアップ用Ｐチャンネルトランジスタ５およ
び入力信号レベルを検出した結果をプルアップ用Ｐチャ
ンネルトランジスタ５に保持させるためのラッチ６を設
ける。また入力端子部に外部より固定電位と逆電位が印
加された場合、これら回路３〜６により電位固定を解除
できる機構にする。
レベルが中間電位となった場合に入力インバータで発生
する貫通電流によって消費電流が増加することを防止す
る。 【構成】 半導体装置の入力端子部に中間電圧を感知し
て電圧レベルを電源電圧に固定するために、低電位検出
回路３、高電位検出回路４、スイッチ付プルアップ抵抗
としてのプルアップ用Ｐチャンネルトランジスタ５およ
び入力信号レベルを検出した結果をプルアップ用Ｐチャ
ンネルトランジスタ５に保持させるためのラッチ６を設
ける。また入力端子部に外部より固定電位と逆電位が印
加された場合、これら回路３〜６により電位固定を解除
できる機構にする。
Description
【０００１】
【産業上の利用分野】本発明は、相互補完型ＭＯＳ半導
体装置、特にその入力端子部における貫通電流の低減に
関するものである。
体装置、特にその入力端子部における貫通電流の低減に
関するものである。
【０００２】
【従来の技術】近年、半導体における停止状態での低消
費電流が大きな問題となっている。従来の半導体装置の
入力端子は図３に示すような構成であった。図３におい
て、１は半導体外部からの信号を受ける入力インバー
タ、２は入力インバータ１に接続される半導体の入力パ
ッド部である。
費電流が大きな問題となっている。従来の半導体装置の
入力端子は図３に示すような構成であった。図３におい
て、１は半導体外部からの信号を受ける入力インバー
タ、２は入力インバータ１に接続される半導体の入力パ
ッド部である。
【０００３】図３のように構成された半導体装置につい
て以下その動作を説明する。図３の半導体装置に対し、
入力パッド部２に半導体装置外部より信号が印加され、
入力インバータ１を通して半導体装置内の回路に信号が
伝達される。
て以下その動作を説明する。図３の半導体装置に対し、
入力パッド部２に半導体装置外部より信号が印加され、
入力インバータ１を通して半導体装置内の回路に信号が
伝達される。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、半導体の動作停止時に入力パッド部２に電
源電位と接地電位の中間の電位が印加された場合、入力
インバータ１において貫通電流が流れてしまい消費電流
を低減することを妨げていた。
の構成では、半導体の動作停止時に入力パッド部２に電
源電位と接地電位の中間の電位が印加された場合、入力
インバータ１において貫通電流が流れてしまい消費電流
を低減することを妨げていた。
【０００５】本発明は上記問題に鑑みされたものであっ
て、半導体の動作停止時に入力端子部にて消費されてい
た貫通電流を低減させる半導体装置を提供することを目
的とするものである。
て、半導体の動作停止時に入力端子部にて消費されてい
た貫通電流を低減させる半導体装置を提供することを目
的とするものである。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、入力端子部で中間電位を検出
すると端子電位を接地電位または電源電位に固定するよ
うにすることで入力インバータでの貫通電流を防止する
ように構成したものである。
に本発明の半導体装置は、入力端子部で中間電位を検出
すると端子電位を接地電位または電源電位に固定するよ
うにすることで入力インバータでの貫通電流を防止する
ように構成したものである。
【０００７】
【作用】この構成によって、半導体装置が停止状態にあ
るときに、入力端子部での中間電位が原因による入力イ
ンバータでの貫通電流を防止することができる。
るときに、入力端子部での中間電位が原因による入力イ
ンバータでの貫通電流を防止することができる。
【０００８】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。本発明の一実施例の半導体装置の構
成を図１に示す。図１において、１は入力インバータ、
２は入力パッド部である。３は入力信号が接地電位レベ
ルに近いときは”ＬＯＷ”レベルを、それより高い電圧
のときは”ＨＩ”を出力する低電位検出回路、４は入力
信号が電源電位レベルに近いときは”ＨＩ”を、それよ
り低い電圧のときは”ＬＯＷ”を出力する高電位検出回
路である。５は入力信号レベルを固定するためのスイッ
チ付きプルアップ抵抗としてのプルアップ用Ｐチャンネ
ルトランジスタ、６は入力信号のレベルを検出した結果
をプルアップ用Ｐチャンネルトランジスタに保持させる
ためのラッチである。
しながら説明する。本発明の一実施例の半導体装置の構
成を図１に示す。図１において、１は入力インバータ、
２は入力パッド部である。３は入力信号が接地電位レベ
ルに近いときは”ＬＯＷ”レベルを、それより高い電圧
のときは”ＨＩ”を出力する低電位検出回路、４は入力
信号が電源電位レベルに近いときは”ＨＩ”を、それよ
り低い電圧のときは”ＬＯＷ”を出力する高電位検出回
路である。５は入力信号レベルを固定するためのスイッ
チ付きプルアップ抵抗としてのプルアップ用Ｐチャンネ
ルトランジスタ、６は入力信号のレベルを検出した結果
をプルアップ用Ｐチャンネルトランジスタに保持させる
ためのラッチである。
【０００９】図１のように構成された半導体装置につい
て以下その動作を説明する。ただし、これより説明は全
て半導体装置が動作停止状態の場合であるとして行う。
図１のように構成された半導体装置に対し、入力パッド
部２より入力された信号レベルが、高電位検出回路４と
低電位検出回路３の出力値より中間電位を検出したと
き、ラッチ６の出力を変化させ、プルアップ用Ｐチャン
ネルトランジスタ５をオンし、入力パッド部２にかかる
電位を電源電位に固定する。その後半導体装置外部より
入力パッド部２に対し、接地電位が供給された場合、低
電位検出回路３の出力によりラッチ６の出力をクリア
し、プルアップ用Ｐチャンネルトランジスタ５をオフす
る。これにより半導体装置外部の信号レベルが他の電位
供給源により接地電位に変化した場合にもプルアップ用
Ｐチャンネルトランジスタにて常時電流が流れることを
防止できる。そしてまた入力信号電位が中間電位になっ
た場合も上記の動作により、入力信号の電位を電源電位
に固定することができる。
て以下その動作を説明する。ただし、これより説明は全
て半導体装置が動作停止状態の場合であるとして行う。
図１のように構成された半導体装置に対し、入力パッド
部２より入力された信号レベルが、高電位検出回路４と
低電位検出回路３の出力値より中間電位を検出したと
き、ラッチ６の出力を変化させ、プルアップ用Ｐチャン
ネルトランジスタ５をオンし、入力パッド部２にかかる
電位を電源電位に固定する。その後半導体装置外部より
入力パッド部２に対し、接地電位が供給された場合、低
電位検出回路３の出力によりラッチ６の出力をクリア
し、プルアップ用Ｐチャンネルトランジスタ５をオフす
る。これにより半導体装置外部の信号レベルが他の電位
供給源により接地電位に変化した場合にもプルアップ用
Ｐチャンネルトランジスタにて常時電流が流れることを
防止できる。そしてまた入力信号電位が中間電位になっ
た場合も上記の動作により、入力信号の電位を電源電位
に固定することができる。
【００１０】本発明の他の実施例の半導体装置の構成を
図２に示す。図２において、１は入力インバータ、２は
入力パッド部である。３は入力信号が接地電位レベルに
近いときは”ＬＯＷ”レベルを、それより高い電圧のと
きは”ＨＩ”を出力する低電位検出回路、４は入力信号
が電源電位レベルに近いときは”ＨＩ”を、それより低
い電圧のときは”ＬＯＷ”を出力する高電位検出回路で
ある。７は入力信号レベルを固定するためのスイッチ付
きプルダウン抵抗としてのプルダウン用Ｎチャンネルト
ランジスタ、６は入力信号のレベルを検出した結果をプ
ルダウン用Ｎチャンネルトランジスタに保持させるため
のラッチである。
図２に示す。図２において、１は入力インバータ、２は
入力パッド部である。３は入力信号が接地電位レベルに
近いときは”ＬＯＷ”レベルを、それより高い電圧のと
きは”ＨＩ”を出力する低電位検出回路、４は入力信号
が電源電位レベルに近いときは”ＨＩ”を、それより低
い電圧のときは”ＬＯＷ”を出力する高電位検出回路で
ある。７は入力信号レベルを固定するためのスイッチ付
きプルダウン抵抗としてのプルダウン用Ｎチャンネルト
ランジスタ、６は入力信号のレベルを検出した結果をプ
ルダウン用Ｎチャンネルトランジスタに保持させるため
のラッチである。
【００１１】図２のように構成された半導体装置につい
て以下その動作を説明する。ただし、これより説明は全
て半導体装置が動作停止状態の場合であるとして行う。
図２のように構成された半導体装置に対し、入力パッド
部２より入力された信号レベルが、高電位検出回路４と
低電位検出回路３の出力より中間電位を検出したとき、
ラッチ６の出力を変化させ、プルダウン用Ｎチャンネル
トランジスタ７をオンし、入力パッドにかかる電位を接
地電位に固定する。その後半導体装置外部より入力パッ
ドに対し、電源電位が供給された場合、高電位検出回路
４の出力によりラッチ６の出力をクリアし、プルダウン
用Ｎチャンネルトランジスタ７をオフする。これにより
半導体装置外部の信号レベルが他の電位供給源により電
源電位に変化した場合にもプルダウン用Ｎチャンネルト
ランジスタ７にて常時電流が流れることを防止できる。
そしてまた入力信号電位が中間電位になった場合も上記
の動作により、入力信号の電位を接地電位に固定するこ
とができる。
て以下その動作を説明する。ただし、これより説明は全
て半導体装置が動作停止状態の場合であるとして行う。
図２のように構成された半導体装置に対し、入力パッド
部２より入力された信号レベルが、高電位検出回路４と
低電位検出回路３の出力より中間電位を検出したとき、
ラッチ６の出力を変化させ、プルダウン用Ｎチャンネル
トランジスタ７をオンし、入力パッドにかかる電位を接
地電位に固定する。その後半導体装置外部より入力パッ
ドに対し、電源電位が供給された場合、高電位検出回路
４の出力によりラッチ６の出力をクリアし、プルダウン
用Ｎチャンネルトランジスタ７をオフする。これにより
半導体装置外部の信号レベルが他の電位供給源により電
源電位に変化した場合にもプルダウン用Ｎチャンネルト
ランジスタ７にて常時電流が流れることを防止できる。
そしてまた入力信号電位が中間電位になった場合も上記
の動作により、入力信号の電位を接地電位に固定するこ
とができる。
【００１２】
【発明の効果】以上のように本発明によれば半導体装置
停止時において、半導体装置内の入力端子部での入力電
位が不安定となっても、入力電位を検出して端子電位を
接地電位または電源電位に固定するため、入力インバー
タの貫通電流を防止することが可能となる。また電位固
定後、外部の信号電位が変化した場合でも、そのレベル
に合わせ、信号電位の固定を中止するため、不要な電流
消費を防ぐことができる。加えて半導体装置外部で前記
入力端子と同一の配線に接続されている相互補完型ＭＯ
Ｓ半導体装置の入力端子での中間電位を原因とする貫通
電流も同時に防止することができる。
停止時において、半導体装置内の入力端子部での入力電
位が不安定となっても、入力電位を検出して端子電位を
接地電位または電源電位に固定するため、入力インバー
タの貫通電流を防止することが可能となる。また電位固
定後、外部の信号電位が変化した場合でも、そのレベル
に合わせ、信号電位の固定を中止するため、不要な電流
消費を防ぐことができる。加えて半導体装置外部で前記
入力端子と同一の配線に接続されている相互補完型ＭＯ
Ｓ半導体装置の入力端子での中間電位を原因とする貫通
電流も同時に防止することができる。
【図１】本発明の一実施例における半導体装置の構成図
である。
である。
【図２】本発明の他の実施例における半導体装置の構成
図である。
図である。
【図３】従来の半導体装置の構成図である。
１ 入力インバータ ２ 入力パッド部 ３ 低電位検出回路 ４ 高電位検出回路 ５ プルアップ用Ｐチャンネルトランジスタ ６ ラッチ ７ プルダウン用Ｎチャンネルトランジスタ
Claims (2)
- 【請求項１】 相互補完型ＭＯＳ半導体装置内の入力端
子部に、入力信号が電源電位レベルに近いことを検出す
る高電位検出回路と、入力信号が接地電位レベルに近い
ことを検出する低電位検出回路と、これら高電位および
低電位検出回路により入力信号が中間電位レベルである
ことを検出したときに、入力端子信号線の電位を電源電
位に固定するためのスイッチ付きプルアップ抵抗とを具
備した半導体装置。 - 【請求項２】相互補完型ＭＯＳ半導体装置内の入力端子
部に、入力信号が電源電位レベルに近いことを検出する
高電位検出回路と、入力信号が接地レベルに近いことを
検出する低電位検出回路と、これら高電位および低電位
検出回路により入力信号が中間電位レベルであることを
検出したときに、入力端子信号線電位を接地電位に固定
するためのスイッチ付プルダウン抵抗とを具備した半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18482592A JP2672235B2 (ja) | 1992-07-13 | 1992-07-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18482592A JP2672235B2 (ja) | 1992-07-13 | 1992-07-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0629805A true JPH0629805A (ja) | 1994-02-04 |
| JP2672235B2 JP2672235B2 (ja) | 1997-11-05 |
Family
ID=16159958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18482592A Expired - Lifetime JP2672235B2 (ja) | 1992-07-13 | 1992-07-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2672235B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998051012A1 (fr) * | 1997-05-01 | 1998-11-12 | Mitsubishi Denki Kabushiki Kaisha | Circuit tampon de sortie |
| JP2011077672A (ja) * | 2009-09-29 | 2011-04-14 | Sanyo Electric Co Ltd | 信号入出力回路 |
| US20210396012A1 (en) * | 2020-06-19 | 2021-12-23 | The Penn State Research Foundation | Reinforced composite materials, and methods of making the same |
-
1992
- 1992-07-13 JP JP18482592A patent/JP2672235B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998051012A1 (fr) * | 1997-05-01 | 1998-11-12 | Mitsubishi Denki Kabushiki Kaisha | Circuit tampon de sortie |
| US6278294B1 (en) | 1997-05-01 | 2001-08-21 | Mitsubishi Denki Kabushiki Kaisha | Output buffer circuit |
| JP2011077672A (ja) * | 2009-09-29 | 2011-04-14 | Sanyo Electric Co Ltd | 信号入出力回路 |
| US20210396012A1 (en) * | 2020-06-19 | 2021-12-23 | The Penn State Research Foundation | Reinforced composite materials, and methods of making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2672235B2 (ja) | 1997-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4877978A (en) | Output buffer tri-state noise reduction circuit | |
| US6448812B1 (en) | Pull up/pull down logic for holding a defined value during power down mode | |
| JP2616142B2 (ja) | 出力回路 | |
| US5027008A (en) | CMOS clamp circuits | |
| KR940027316A (ko) | 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 | |
| US6335648B1 (en) | Circuit using internal pull-up/pull-down resistor during reset | |
| US4612458A (en) | Merged PMOS/bipolar logic circuits | |
| US5325074A (en) | Oscillator with supply voltage changeover according to activated and disabled states of a microcomputer | |
| JP2672235B2 (ja) | 半導体装置 | |
| KR970005570B1 (ko) | 데이타 출력버퍼 | |
| JPH10107610A (ja) | 半導体集積回路 | |
| US5952850A (en) | Input/output circuit and a method for controlling an input/output signal | |
| JPH07236180A (ja) | 論理装置を活性化するための装置 | |
| JPH10322185A (ja) | 半導体集積回路装置 | |
| JPH0677804A (ja) | 出力回路 | |
| KR100432482B1 (ko) | 고속의전압스윙제한용풀업회로 | |
| JP3602216B2 (ja) | 半導体装置 | |
| JPH01268311A (ja) | 出力回路 | |
| JP2544796B2 (ja) | 半導体集積回路装置の入力回路 | |
| JPH05259880A (ja) | 入出力バッファ回路 | |
| JP2730098B2 (ja) | 半導体集積装置 | |
| KR200291192Y1 (ko) | 반도체장치의 저전력 인버터회로 | |
| KR20000008809U (ko) | 저전력 풀-업 및 풀-다운 구동 회로 | |
| JPH0273719A (ja) | 入力バッファ回路 | |
| JPH02192218A (ja) | Ｃｍｏｓ型集積回路 |