JPH062992U - 電源の入力周波数同期回路 - Google Patents

Abstract

(57)【要約】 【目的】 突入電流制限回路を有するスイッチング電源
においてＡＣ入力周波数に同期したパルス出力を低コス
トで得られる入力周波数同期回路を提供する。 【構成】 交流電流を整流平滑化してトランスの一次巻
線に印加すると共に、スイッチング素子によりオンオフ
して、二次巻線に誘起させるスイッチング信号を整流平
滑化するコンバータ部１０と、このコンバータ部の出力
電圧を安定化する出力電圧安定化回路２０と、このコン
バータ部の交流電流入力側に設けられた、当該コンバー
タ部と交流電流との接続を開閉するＦＥＴと、当該ＦＥ
Ｔをオンするタイミングを、前記コンバータ部に交流電
流が投入されるタイミングに比較して遅延させる突入電
流制限回路３０とを有する電源において、ＦＥＴは入力
電流を検出する端子を有すると共に、この電流検出信号
を入力して負荷側にパルス信号を出力するパルス回路４
０とを具備することを特徴としている。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はスイッチング電源装置などにもちいられる電源の入力周波数同期回路 に係り、特に突入電流制限回路を有する電源における改良に関する。

【０００２】

【従来の技術】

本出願人は、例えば実開平３−１１１０２８号公報等でＡＣ周波数に同期する パルス信号を生成する回路を提案している。このような回路では、一次側ＡＣラ インにカレントトランスを用いて入力電流を検出すると共にスイッチング電源の 一次側と二次側との絶縁を取っている。そして二次側に伝達された波形を用いて ＡＣ入力周波数に同期したパルス出力を生成している。

【０００３】

【考案が解決しようとする課題】

しかしながら、パルストランスを用いるとプリント基板上での部品占有面積が 増大するので、低コスト化の要請に対して充分には応えていない。他方、商用電 源を入力に用いる場合に、電源投入時に過大な電流が流れるのを防止するために 突入電流制限回路を用いることは、例えば実開平３−１６８９号公報に開示され ているように周知である。このような突入電流制限回路を有するスイッチング電 源において、トライアックを用いるのが一般的であるが、このトライアックと均 等な動作をするものとしてＦＥＴが知られている。このＦＥＴによりＡＣ入力周 波数に同期したパルス出力を得れば効率的である。

【０００４】 本考案はこのような課題を解決したもので、突入電流制限回路を有するスイッ チング電源においてＡＣ入力周波数に同期したパルス出力を低コストで得られる 電源の入力周波数同期回路を提供することを目的とする。

【０００５】

【課題を解決するための手段】

このような目的を達成する本考案は、交流電流を整流平滑化してトランスの一 次巻線に印加し、この一次巻線に流れる電流をスイッチング素子によりオンオフ し、当該トランスの二次巻線に誘起されるスイッチング信号を整流平滑化して負 荷側に供給するコンバータ部１０と、このコンバータ部の出力電圧を所定の基準 電圧と比較して誤差信号を求め、この誤差信号を小さくする方向に前記スイッチ ング素子に制御信号をおくる出力電圧安定化回路２０と、このコンバータ部の交 流電流入力側に設けられた、当該コンバータ部と交流電流との接続を開閉するＦ ＥＴと、当該ＦＥＴをオンするタイミングを、前記コンバータ部に交流電流が投 入されるタイミングに比較して遅延させる突入電流制限回路３０とを有する電源 において、次の構成としたものである。

【０００６】 即ち、前記ＦＥＴは当該ＦＥＴに流れる電流を検出する端子を有すると共に、 このＦＥＴの電流検出信号端子の出力信号を入力して、負荷側にパルス信号を出 力するパルス回路４０とを具備することを特徴としている。

【０００７】

【作用】

ＦＥＴは元来突入電流を制限するために設けられたもので、突入電流制限回路 により開閉されている。このＦＥＴに電流検出端子を有するものを用いると、交 流電流波形に対応した信号が得られるから、パルス回路でパルス化することによ り入力周波数に同期したパルス信号が得られる。

【０００８】

【実施例】

以下図面を用いて、本考案を説明する。図１は本考案の一実施例を示す構成ブ ロック図である。図において、コンバータ部１０は一般的なスイッチング電源回 路であって、商用の交流電流をダイオードブリッジＤＢで整流し、コンデンサＣ １で平滑化して直流化した電力を入力している。トランスの一次巻線ｎ１はコン デンサＣ１と接続されており、コモン側に挿入されたトランジスタ等のスイッチ ング素子Ｑ１により流れる電流がオンオフされている。するとトランスの二次巻 線ｎ２にスイッチング信号が誘起されるので、ダイオードＤ１，Ｄ２で整流し、 チョークコイルＬで高周波数成分を除去して出力コンデンサＣ２で平滑化して、 出力電圧Ｖoutで負荷側に供給している。

【０００９】 出力電圧安定化回路２０はコンバータ部１０の出力電圧Ｖoutを一定値に保持 するものである。分圧抵抗Ｒ１，Ｒ２はコンデンサＣ２と並列に接続されたもの で、出力電圧Ｖoutをレベル変換している。誤差アンプ２１は分圧抵抗Ｒ１，Ｒ ２はの分圧した出力電圧を基準電圧Ｖrefと比較して誤差信号を出力している。 フォトカプラ２２は誤差信号を伝送するもので、トランスの一次側と二次側との 絶縁を確保するために設けられている。パルス幅制御回路２３は、フォトカプラ ２２を介して送られた誤差信号が小さくなる方向の制御信号をスイッチング素子 Ｑ１に対して送っている。

【００１０】 突入電流制限回路３０は、コンバータ部１０をオンする際に交流電源より過大 な電流が供給されるのを防止する回路で、コンデンサＣ１に充分蓄電された後で コンバータ部１０の動作開始を許す。電流センス内蔵ＦＥＴはダイオードブリッ ジＤＢとコンデンサＣ１の間に挿入されたもので、制御信号に従って開閉するこ とにより、交流電源とコンバータ部１０との接続を行う。パルス回路４０は電流 センス内蔵ＦＥＴの電流検出信号を入力してパルス信号Ｖopを出力するもので、 ここでは一次側と二次側を絶縁するためにフォトカプラを用いている。

【００１１】 図２は電流検出回路３０を具体的に説明する図である。補助巻線ｎ３は一次巻 線ｎ１のスイッチングにより誘起される信号を取り出すもので、ダイオードＤ３ とコンデンサＤ３によりこのスイッチング信号を清流平滑化してコンバータ動作 信号Ｖ３を生成している。コンデンサＣ３に対して、ダイオードＤ４とコンデン サＣ４で補助電源電圧Ｖccを生成してパルス幅制御回路２３の電源端子に送って いる。起動抵抗Ｒ３はコンバータ部１０がスイッチング動作を開始する前に、パ ルス幅制御回路２３の動作用電力を供給するもので、コンデンサＣ１とパルス幅 制御回路２３の電源端子とを接続している。電流制限抵抗Ｒ４はコンバータ動作 信号Ｖ３をＦＥＴのゲート端子Ｇに送るものであり、帰還抵抗Ｒ５はＦＥＴのゲ ート端子Ｇとソース端子Ｓとを接続している。電流制限抵抗Ｒ６はＦＥＴのドレ イン端子Ｄとソース端子Ｓとを接続するもので、ＦＥＴがオフ状態であるときコ ンデンサＣ１に蓄電するための電流を流すと共に、過大な電流が流れるのを防止 するためヒューズＦが直列に挿入されている。端子Ｋ，Ｃは両端に入力電流に比 例した電流検出信号Ｖcsを発生するもので、このような端子を有するものとして はモトローラ製の型式名ＭＴＰ５０Ｎ０５Ｍなど数種類の素子が知られている。

【００１２】 このように構成された装置の動作を次に説明する。図３はコンバータ部オン時 の過渡状態波形図で、（Ａ）は補助電源電圧Ｖcc、（Ｂ）はコンバータ動作信号 Ｖ３並びにＦＥＴのゲート端子Ｇとソース端子Ｓ間の電圧Ｖ_GS、（Ｃ）は突入電 流、（Ｄ）は電流検出信号Ｖcs、（Ｅ）はパルス信号Ｖop、（Ｆ）は入力される 交流電流Ｖinである。電源が投入されると、一次突入電流Ｖin／Ｒ６が発生する と共に、補助電源電圧Ｖccが徐々に増大していく。この時点ではまだＦＥＴがオ フ状態なのでコンバータ部１０は停止しており、パルス信号Ｖopは負荷側には送 られていない。補助電源電圧Ｖccがある程度上昇すると、突入電流制限回路３０ によりＦＥＴがオンすると共に、コンバータ部１０が動作を開始する。すると二 次突入電流が発生すると共に、パルス信号Ｖopも負荷側に送られる。

【００１３】

【考案の効果】

以上説明したように、本考案によれば突入電流制限用のＦＥＴにＡＣ入力周波 数検出用のパルス信号を発生させる機能を兼用させているので、省スペース化に よるコスト低減が行えるという実用上の効果がある。

【図面の簡単な説明】

【図１】本考案の一実施例を示す構成ブロック図であ
る。

【図２】電流検出回路３０を具体的に説明する図であ
る。

【図３】コンバータ部オン時の過渡状態波形図である。

【符号の説明】

１０…コンバータ部 ２０…出力電圧安定化回路 ３０…突入電流制限回路 ４０…パルス回路

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】交流電流を整流平滑化してトランスの一次
   巻線に印加し、この一次巻線に流れる電流をスイッチン
   グ素子によりオンオフし、当該トランスの二次巻線に誘
   起されるスイッチング信号を整流平滑化して負荷側に供
   給するコンバータ部１０と、 このコンバータ部の出力電圧を所定の基準電圧と比較し
   て誤差信号を求め、この誤差信号を小さくする方向に前
   記スイッチング素子に制御信号をおくる出力電圧安定化
   回路２０と、 このコンバータ部の交流電流入力側に設けられた、当該
   コンバータ部と交流電流との接続を開閉するＦＥＴと、 当該ＦＥＴをオンするタイミングを、前記コンバータ部
   に交流電流が投入されるタイミングに比較して遅延させ
   る突入電流制限回路３０と、 を有する電源において、 前記ＦＥＴは当該ＦＥＴに流れる電流を検出する端子を
   有すると共に、 このＦＥＴの電流検出信号端子の出力信号を入力して、
   負荷側にパルス信号を出力するパルス回路４０と、 を具備することを特徴とする電源の入力周波数同期回
   路。