JPH06301054A - 液晶表示装置用薄膜トランジスタアレイ基板の製造方法 - Google Patents
液晶表示装置用薄膜トランジスタアレイ基板の製造方法Info
- Publication number
- JPH06301054A JPH06301054A JP8716093A JP8716093A JPH06301054A JP H06301054 A JPH06301054 A JP H06301054A JP 8716093 A JP8716093 A JP 8716093A JP 8716093 A JP8716093 A JP 8716093A JP H06301054 A JPH06301054 A JP H06301054A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- metal layer
- liquid crystal
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 アルミニウムのヒロックが発生しなく、かつ
アレイプロセス整合性が高い。 【構成】 絶縁基板上にゲート電極を兼ねる走査線を形
成する工程と、ゲート電極上に所定の絶縁層を介して半
導体層を形成する工程と、この半導体層上にソース電極
を兼ねる信号線および表示電極と接続されたドレイン電
極とを形成する工程とからなる液晶表示装置用薄膜トラ
ンジスタアレイ基板の製造方法において、ゲート電極を
兼ねる走査線を形成する工程が、アルミニウムを主成分
とする金属層の表面に高融点金属層を積層する工程と、
アルミニウムを主成分とする金属層の表面と高融点金属
層の界面で合金層を形成すると同時に高融点金属層を酸
化物層とする工程と、この酸化物層を絶縁基板上より除
去する工程とからなる。
アレイプロセス整合性が高い。 【構成】 絶縁基板上にゲート電極を兼ねる走査線を形
成する工程と、ゲート電極上に所定の絶縁層を介して半
導体層を形成する工程と、この半導体層上にソース電極
を兼ねる信号線および表示電極と接続されたドレイン電
極とを形成する工程とからなる液晶表示装置用薄膜トラ
ンジスタアレイ基板の製造方法において、ゲート電極を
兼ねる走査線を形成する工程が、アルミニウムを主成分
とする金属層の表面に高融点金属層を積層する工程と、
アルミニウムを主成分とする金属層の表面と高融点金属
層の界面で合金層を形成すると同時に高融点金属層を酸
化物層とする工程と、この酸化物層を絶縁基板上より除
去する工程とからなる。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタアレイ
基板の製造方法に関し、とくに液晶表示装置に使用され
る薄膜トランジスタアレイ基板の走査線の構造に係わる
製造方法に関する。
基板の製造方法に関し、とくに液晶表示装置に使用され
る薄膜トランジスタアレイ基板の走査線の構造に係わる
製造方法に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、薄型軽量、低消
費電力という大きな利点をもつため、日本語ワードプロ
セッサやパーソナルコンピュータ等のＯＡ機器の表示装
置として多用されており、それと共に、液晶表示装置の
製造技術や生産性の向上が強く望まれている。とくに、
薄膜トランジスタ（以下、ＴＦＴと略称する。）などの
3端子素子を表示画素の１つ１つにスイッチとして接続
したアクティブマトリックス型の液晶表示装置は、他の
液晶表示装置に比較して、コントラスト比が高いこと、
応答速度が格段に優れていること、製造に従来の半導体
製造技術が応用できることなどから注目されており、用
いられるＴＦＴアレイ基板の開発研究も活発に行われて
いる。
費電力という大きな利点をもつため、日本語ワードプロ
セッサやパーソナルコンピュータ等のＯＡ機器の表示装
置として多用されており、それと共に、液晶表示装置の
製造技術や生産性の向上が強く望まれている。とくに、
薄膜トランジスタ（以下、ＴＦＴと略称する。）などの
3端子素子を表示画素の１つ１つにスイッチとして接続
したアクティブマトリックス型の液晶表示装置は、他の
液晶表示装置に比較して、コントラスト比が高いこと、
応答速度が格段に優れていること、製造に従来の半導体
製造技術が応用できることなどから注目されており、用
いられるＴＦＴアレイ基板の開発研究も活発に行われて
いる。
【０００３】一方、液晶表示装置の表示画面は大画面化
や高精細化が要求されつつある。それに伴い、そのよう
な液晶表示装置に使用されるＴＦＴアレイ基板は走査線
の長さが長くなり、また画素の開口率をほぼ一定にする
ことにより走査線の線幅が狭くなる。その結果、走査線
の抵抗が高くなる。走査線の抵抗が高くなると走査信号
の波形が歪み、信号の伝搬遅延が起こる。このことが画
像の不均一となって現れ、表示画面の画質低下を招くこ
ととなる。この問題を解決するために、走査線の抵抗を
下げる必要がある。低抵抗金属であるアルミニウム(Al)
を走査線材料として使用すればよいが、アルミニウム単
独を使用すると製造工程中の熱処理工程にてヒロックを
生じ走査線と信号線との層間絶縁性を大きく低下させる
問題がある。従来、この問題を解決するために、アルミ
ニウム上に高融点金属を積層して走査線とする構造のＴ
ＦＴアレイ基板がある。
や高精細化が要求されつつある。それに伴い、そのよう
な液晶表示装置に使用されるＴＦＴアレイ基板は走査線
の長さが長くなり、また画素の開口率をほぼ一定にする
ことにより走査線の線幅が狭くなる。その結果、走査線
の抵抗が高くなる。走査線の抵抗が高くなると走査信号
の波形が歪み、信号の伝搬遅延が起こる。このことが画
像の不均一となって現れ、表示画面の画質低下を招くこ
ととなる。この問題を解決するために、走査線の抵抗を
下げる必要がある。低抵抗金属であるアルミニウム(Al)
を走査線材料として使用すればよいが、アルミニウム単
独を使用すると製造工程中の熱処理工程にてヒロックを
生じ走査線と信号線との層間絶縁性を大きく低下させる
問題がある。従来、この問題を解決するために、アルミ
ニウム上に高融点金属を積層して走査線とする構造のＴ
ＦＴアレイ基板がある。
【０００４】このような従来のＴＦＴアレイ基板の構成
および製造方法について図２を参照して説明する。図２
は従来のＴＦＴアレイ基板の代表的な逆スタッガード型
ＴＦＴの断面構造を示す図である。ガラスなどからなる
絶縁基板１の上にアルミニウム(Al)膜２を成膜しパター
ニングする。つぎにモリブデン・タンタル合金(MoTa)層
１１を成膜し、アルミニウム(Al)を覆うようにパターニ
ングしてゲート電極を兼ねる走査線とする。つぎに、 S
iOx 層や SiNx 層などをゲート絶縁層１３および４とし
て、さらに半導体層５としてアモルファスシリコン（a-
Si）層、保護層６を順に積層してパターニングする。そ
の後、低抵抗アモルファスシリコン(n+ a-Si) 層７を成
膜し、パターニングする。その後、表示電極８を ITO
（インジウム錫酸化層）を用いてスパッタリング法によ
り成膜しパターニングする。その後、アルミニウムを用
いてスパッタリング法によりソース電極を兼ねる信号線
１０および表示電極と接続されたドレイン電極９とを形
成する。このようにしてＴＦＴアレイ基板が得られる。
および製造方法について図２を参照して説明する。図２
は従来のＴＦＴアレイ基板の代表的な逆スタッガード型
ＴＦＴの断面構造を示す図である。ガラスなどからなる
絶縁基板１の上にアルミニウム(Al)膜２を成膜しパター
ニングする。つぎにモリブデン・タンタル合金(MoTa)層
１１を成膜し、アルミニウム(Al)を覆うようにパターニ
ングしてゲート電極を兼ねる走査線とする。つぎに、 S
iOx 層や SiNx 層などをゲート絶縁層１３および４とし
て、さらに半導体層５としてアモルファスシリコン（a-
Si）層、保護層６を順に積層してパターニングする。そ
の後、低抵抗アモルファスシリコン(n+ a-Si) 層７を成
膜し、パターニングする。その後、表示電極８を ITO
（インジウム錫酸化層）を用いてスパッタリング法によ
り成膜しパターニングする。その後、アルミニウムを用
いてスパッタリング法によりソース電極を兼ねる信号線
１０および表示電極と接続されたドレイン電極９とを形
成する。このようにしてＴＦＴアレイ基板が得られる。
【０００５】なお、このようにして作製したＴＦＴアレ
イ基板に配向膜を形成して、表面に遮光膜、対向電極お
よび配向膜が順に形成された後面ガラス基板を配向膜を
対向させ、その間隙に液晶組成物を封入して液晶セルと
し、さらにこのような液晶セルに外部回路を接続してケ
ースに収納して液晶表示装置となる。
イ基板に配向膜を形成して、表面に遮光膜、対向電極お
よび配向膜が順に形成された後面ガラス基板を配向膜を
対向させ、その間隙に液晶組成物を封入して液晶セルと
し、さらにこのような液晶セルに外部回路を接続してケ
ースに収納して液晶表示装置となる。
【０００６】
【発明が解決しようとする課題】しかしながら、アルミ
ニウムのヒロックを防止するために、ゲート電極を兼ね
る走査線をアルミニウムとモリブデン・タンタル合金(M
oTa)層の積層構造とすると、パターニング工程が 2回必
要となり、製造工程が複雑となる問題がある。
ニウムのヒロックを防止するために、ゲート電極を兼ね
る走査線をアルミニウムとモリブデン・タンタル合金(M
oTa)層の積層構造とすると、パターニング工程が 2回必
要となり、製造工程が複雑となる問題がある。
【０００７】また、走査線をアルミニウムだけとすると
ヒロックによる層間絶縁破壊を防止できないばかりか、
後工程でのバッファ弗酸や王水系など薬品処理により侵
され走査線が断線する問題がある。
ヒロックによる層間絶縁破壊を防止できないばかりか、
後工程でのバッファ弗酸や王水系など薬品処理により侵
され走査線が断線する問題がある。
【０００８】本発明は、かかる課題に対処してなされた
もので、低抵抗走査線としてアルミニウムを用いてもヒ
ロックが発生しなく、かつアレイプロセス整合性が高い
簡便な液晶表示装置用ＴＦＴアレイ基板の製造方法を提
供することを目的とする。
もので、低抵抗走査線としてアルミニウムを用いてもヒ
ロックが発生しなく、かつアレイプロセス整合性が高い
簡便な液晶表示装置用ＴＦＴアレイ基板の製造方法を提
供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の液晶表示装置用
ＴＦＴアレイ基板の製造方法は、絶縁基板上にゲート電
極を兼ねる走査線を形成する工程と、ゲート電極上に所
定の絶縁層を介して半導体層を形成する工程と、この半
導体層上にソース電極を兼ねる信号線および表示電極と
接続されたドレイン電極とを形成する工程とからなる液
晶表示装置用薄膜トランジスタアレイ基板の製造方法に
おいて、ゲート電極を兼ねる走査線を形成する工程が、
アルミニウムを主成分とする金属層の表面に高融点金属
層を積層する工程と、アルミニウムを主成分とする金属
層の表面と高融点金属層の界面で合金層を形成すると同
時に高融点金属層を酸化物層とする工程と、この酸化物
層を絶縁基板上より除去する工程とからなることを特徴
とする。
ＴＦＴアレイ基板の製造方法は、絶縁基板上にゲート電
極を兼ねる走査線を形成する工程と、ゲート電極上に所
定の絶縁層を介して半導体層を形成する工程と、この半
導体層上にソース電極を兼ねる信号線および表示電極と
接続されたドレイン電極とを形成する工程とからなる液
晶表示装置用薄膜トランジスタアレイ基板の製造方法に
おいて、ゲート電極を兼ねる走査線を形成する工程が、
アルミニウムを主成分とする金属層の表面に高融点金属
層を積層する工程と、アルミニウムを主成分とする金属
層の表面と高融点金属層の界面で合金層を形成すると同
時に高融点金属層を酸化物層とする工程と、この酸化物
層を絶縁基板上より除去する工程とからなることを特徴
とする。
【００１０】本発明に係わるアルミニウムを主成分とす
る金属層は、アルミニウム金属単体であってもよく、ま
た導電性を損なわない範囲でアルミニウム合金を使用す
ることができる。たとえば、銅(Cu) 1原子% 、シリコン
(Si) 0.5原子% を含むアルミニウム合金などを使用でき
る。
る金属層は、アルミニウム金属単体であってもよく、ま
た導電性を損なわない範囲でアルミニウム合金を使用す
ることができる。たとえば、銅(Cu) 1原子% 、シリコン
(Si) 0.5原子% を含むアルミニウム合金などを使用でき
る。
【００１１】また、このアルミニウムを主成分とする金
属層に積層する高融点金属としてはタンタル(Ta)、チタ
ン(Ti)、クロム(Cr)、タングステン( W)、ニオブ(Nb)、
モリブデン(Mo)等の金属およびこれらを組み合わせた合
金等がとくに好ましく使用できる。
属層に積層する高融点金属としてはタンタル(Ta)、チタ
ン(Ti)、クロム(Cr)、タングステン( W)、ニオブ(Nb)、
モリブデン(Mo)等の金属およびこれらを組み合わせた合
金等がとくに好ましく使用できる。
【００１２】アルミニウムを主成分とする金属層や高融
点金属層の成膜方法はとくに制限なく、たとえばスパッ
タリング法など公知の方法が使用できる。
点金属層の成膜方法はとくに制限なく、たとえばスパッ
タリング法など公知の方法が使用できる。
【００１３】本発明に係わる、積層界面で合金層を形成
すると同時に表面の高融点金属層を酸化物層とする工程
は、積層膜形成後に大気圧または減圧下において熱アニ
ールを施すことによりなされる。熱アニールの条件は、
積層される高融点金属の種類や層の厚さなどによって変
化するが、下層がアルミニウムを主成分とする金属層で
あるので熱アニール温度は 600℃以下が好ましい。ま
た、熱アニールと同時に高融点金属層を酸化させる条件
は、合金層を形成しない表面の高融点金属層を酸化させ
ることのできる条件であれば、とくに制限がない。
すると同時に表面の高融点金属層を酸化物層とする工程
は、積層膜形成後に大気圧または減圧下において熱アニ
ールを施すことによりなされる。熱アニールの条件は、
積層される高融点金属の種類や層の厚さなどによって変
化するが、下層がアルミニウムを主成分とする金属層で
あるので熱アニール温度は 600℃以下が好ましい。ま
た、熱アニールと同時に高融点金属層を酸化させる条件
は、合金層を形成しない表面の高融点金属層を酸化させ
ることのできる条件であれば、とくに制限がない。
【００１４】表面に形成された高融点金属酸化物層は、
アルミニウムを主成分とする金属層表面に形成された合
金層および絶縁基板上より除去される。除去する手段と
しては、種々のエッチング法を使用することができる
が、酸化物層を容易に除去することのできるドライエッ
チング加工法がとくに好ましい。ドライエッチング加工
法としては、励起ガスエッチング、プラズマエッチン
グ、反応性イオンエッチング、スパッタエッチング、反
応性イオンビームエッチング、イオンビームエッチング
などを使用することができる。
アルミニウムを主成分とする金属層表面に形成された合
金層および絶縁基板上より除去される。除去する手段と
しては、種々のエッチング法を使用することができる
が、酸化物層を容易に除去することのできるドライエッ
チング加工法がとくに好ましい。ドライエッチング加工
法としては、励起ガスエッチング、プラズマエッチン
グ、反応性イオンエッチング、スパッタエッチング、反
応性イオンビームエッチング、イオンビームエッチング
などを使用することができる。
【００１５】本発明に係わる、ゲート電極上に所定の絶
縁層を介して半導体層を形成する工程と、この半導体層
上にソース電極を兼ねる信号線および表示電極と接続さ
れたドレイン電極とを形成する工程は、公知の手段を使
用することができとくに制限がない。たとえば、ゲート
絶縁層としては SiOx 層や SiNx 層などを、半導体層と
しては、単結晶シリコン、多結晶シリコン、アモルファ
スシリコンなどを使用することができる。また、半導体
層とソース電極などのオーミックコンタクト層として低
抵抗アモルファスシリコン層などを使用することができ
る。さらに、ゲート絶縁層や半導体層を形成する方法
は、液晶表示装置用ＴＦＴアレイ基板に使用されている
プラズマＣＶＤ法やホトリソグラフィ法などの公知の方
法を使用することができる。
縁層を介して半導体層を形成する工程と、この半導体層
上にソース電極を兼ねる信号線および表示電極と接続さ
れたドレイン電極とを形成する工程は、公知の手段を使
用することができとくに制限がない。たとえば、ゲート
絶縁層としては SiOx 層や SiNx 層などを、半導体層と
しては、単結晶シリコン、多結晶シリコン、アモルファ
スシリコンなどを使用することができる。また、半導体
層とソース電極などのオーミックコンタクト層として低
抵抗アモルファスシリコン層などを使用することができ
る。さらに、ゲート絶縁層や半導体層を形成する方法
は、液晶表示装置用ＴＦＴアレイ基板に使用されている
プラズマＣＶＤ法やホトリソグラフィ法などの公知の方
法を使用することができる。
【００１６】
【作用】高融点金属酸化物層は、ドライエッチング加工
法などにより基板表面より除去される。このため、アル
ミニウムを主成分とする金属層からなる走査線表面には
形成された合金層が残ることになる。表面に合金層が存
在するとアルミニウムのヒロックが発生しなくなる。ま
た、この合金層は耐薬品性が強く走査線と信号線などの
層間の短絡および走査線の断線等が生じなくなる。
法などにより基板表面より除去される。このため、アル
ミニウムを主成分とする金属層からなる走査線表面には
形成された合金層が残ることになる。表面に合金層が存
在するとアルミニウムのヒロックが発生しなくなる。ま
た、この合金層は耐薬品性が強く走査線と信号線などの
層間の短絡および走査線の断線等が生じなくなる。
【００１７】さらに、高融点金属層のパターニング工程
が必要なくなり、製造工程が短縮される。
が必要なくなり、製造工程が短縮される。
【００１８】
【実施例】以下、本発明の液晶表示装置用ＴＦＴアレイ
基板の製造工程を図１を参照して詳細に説明する。図１
（ｅ）は逆スタッガード型ＴＦＴの断面構造を示す図で
ある。プラズマＣＶＤ法による SiOx 層付きガラス基板
１上にスパッタリング法によりアルミニウム(Al)層２を
200nm堆積させ走査線の形状にパターニングする（図１
（ａ））。アルミニウム層２を形成した基板１上に、モ
リブデン・タンタル合金(MoTa)層１１を 100nm堆積させ
る（図１（ｂ））。この基板を 400℃、0.1Paのアニー
ル炉で 1時間アニールし、アルミニウム表面にアルミニ
ウム合金化層３および金属酸化物層１２を形成する（図
１（ｃ））。この後、金属酸化物層１２のみをドライエ
ッチング法で取り除く（図１（ｄ））。続いて、プラズ
マＣＶＤ法により、 SiOx 層、 SiNx 層からなるゲート
絶縁層１３および４を堆積し、さらに連続して、アモル
ファスシリコン（a-Si）層５、 SiNx 層６を堆積する。
上層の SiNx 層６をパターニングする。前処理をした後
にソース・ドレイン電極のコンタクト層として、 n+ a-
Si層７をプラズマＣＶＤ法により堆積し、パターニング
する。 ITO（インジウム錫酸化層）を用いて表示電極
（透明画素電極）８を形成する。続いて走査線パット部
の開口を HF 系エッチング液で行う。開口部の走査線上
に生じた反応生成物を濃硝酸で取り除く。つぎにスパッ
タリング法によりアルミニウムを堆積させ、これをソー
ス電極９およびドレイン電極１０として形成する。反応
性イオンエッチング（ＲＩＥ）により、バックチャネル
上の n+a-Si層を除去し、液晶表示装置用ＴＦＴアレイ
基板を得る（図１（ｅ））。
基板の製造工程を図１を参照して詳細に説明する。図１
（ｅ）は逆スタッガード型ＴＦＴの断面構造を示す図で
ある。プラズマＣＶＤ法による SiOx 層付きガラス基板
１上にスパッタリング法によりアルミニウム(Al)層２を
200nm堆積させ走査線の形状にパターニングする（図１
（ａ））。アルミニウム層２を形成した基板１上に、モ
リブデン・タンタル合金(MoTa)層１１を 100nm堆積させ
る（図１（ｂ））。この基板を 400℃、0.1Paのアニー
ル炉で 1時間アニールし、アルミニウム表面にアルミニ
ウム合金化層３および金属酸化物層１２を形成する（図
１（ｃ））。この後、金属酸化物層１２のみをドライエ
ッチング法で取り除く（図１（ｄ））。続いて、プラズ
マＣＶＤ法により、 SiOx 層、 SiNx 層からなるゲート
絶縁層１３および４を堆積し、さらに連続して、アモル
ファスシリコン（a-Si）層５、 SiNx 層６を堆積する。
上層の SiNx 層６をパターニングする。前処理をした後
にソース・ドレイン電極のコンタクト層として、 n+ a-
Si層７をプラズマＣＶＤ法により堆積し、パターニング
する。 ITO（インジウム錫酸化層）を用いて表示電極
（透明画素電極）８を形成する。続いて走査線パット部
の開口を HF 系エッチング液で行う。開口部の走査線上
に生じた反応生成物を濃硝酸で取り除く。つぎにスパッ
タリング法によりアルミニウムを堆積させ、これをソー
ス電極９およびドレイン電極１０として形成する。反応
性イオンエッチング（ＲＩＥ）により、バックチャネル
上の n+a-Si層を除去し、液晶表示装置用ＴＦＴアレイ
基板を得る（図１（ｅ））。
【００１９】得られたＴＦＴアレイ基板の走査線抵抗
は、走査線の平均線幅を 10 μm 、走査線長さを 20 cm
としたとき、約 3 kΩであった。これは、モリブデン・
タンタル合金層で 300nm膜厚のときの抵抗値 9 kΩの約
3分の 1である。
は、走査線の平均線幅を 10 μm 、走査線長さを 20 cm
としたとき、約 3 kΩであった。これは、モリブデン・
タンタル合金層で 300nm膜厚のときの抵抗値 9 kΩの約
3分の 1である。
【００２０】本実施例の走査線は、バッファ弗酸、王水
系、燐酸・硝酸系のいずれにも侵されないため、断線が
生じなかった。また、アルミニウムのヒロックによる層
間短絡も発生しなかった。
系、燐酸・硝酸系のいずれにも侵されないため、断線が
生じなかった。また、アルミニウムのヒロックによる層
間短絡も発生しなかった。
【００２１】
【発明の効果】本発明の液晶表示装置用ＴＦＴアレイ基
板の製造方法は、ゲート電極を兼ねる走査線を形成する
工程が、アルミニウムを主成分とする金属層の表面に高
融点金属層を積層する工程と、アルミニウムを主成分と
する金属層の表面と高融点金属層の界面で合金層を形成
すると同時に高融点金属層を酸化物層とする工程と、こ
の酸化物層を絶縁基板上より除去する工程とからなるの
で、高融点金属層のパターニング工程が必要なくなり、
製造工程が短縮される。
板の製造方法は、ゲート電極を兼ねる走査線を形成する
工程が、アルミニウムを主成分とする金属層の表面に高
融点金属層を積層する工程と、アルミニウムを主成分と
する金属層の表面と高融点金属層の界面で合金層を形成
すると同時に高融点金属層を酸化物層とする工程と、こ
の酸化物層を絶縁基板上より除去する工程とからなるの
で、高融点金属層のパターニング工程が必要なくなり、
製造工程が短縮される。
【００２２】一方、この方法で得られるＴＦＴアレイ基
板はアルミニウムのヒロックによる層間短絡を無くすこ
とができる。また、アルミニウムを主成分とする金属層
の表面に合金層ができているので、耐薬品性に優れ、薬
液による走査線の断線を防止することができる。さらに
アルミニウムを主成分とする配線材料なので走査線抵抗
が低抵抗値となる。その結果、本発明の方法で得られる
ＴＦＴアレイ基板を使用した液晶表示装置は、容易に大
画面化、高精細化を図ることができる。
板はアルミニウムのヒロックによる層間短絡を無くすこ
とができる。また、アルミニウムを主成分とする金属層
の表面に合金層ができているので、耐薬品性に優れ、薬
液による走査線の断線を防止することができる。さらに
アルミニウムを主成分とする配線材料なので走査線抵抗
が低抵抗値となる。その結果、本発明の方法で得られる
ＴＦＴアレイ基板を使用した液晶表示装置は、容易に大
画面化、高精細化を図ることができる。
【図１】本発明の液晶表示装置用ＴＦＴアレイ基板の製
造工程を示す図である。
造工程を示す図である。
【図２】従来のＴＦＴアレイ基板の断面構造を示す図で
ある。
ある。
１………絶縁基板、２………アルミニウム層、３………
アルミニウム合金化層、４………ゲート絶縁層、５……
…アモルファスシリコン（a-Si）層、６………SiN
x 層、７……… n+ a-Si層、８………表示電極、９……
…ソース電極、１０………ドレイン電極、１１………モ
リブデン・タンタル合金層、１２………金属酸化物層、
１３………ゲート絶縁層。
アルミニウム合金化層、４………ゲート絶縁層、５……
…アモルファスシリコン（a-Si）層、６………SiN
x 層、７……… n+ a-Si層、８………表示電極、９……
…ソース電極、１０………ドレイン電極、１１………モ
リブデン・タンタル合金層、１２………金属酸化物層、
１３………ゲート絶縁層。
Claims (1)
- 【請求項１】 絶縁基板上にゲート電極を兼ねる走査線
を形成する工程と、前記ゲート電極上に所定の絶縁層を
介して半導体層を形成する工程と、前記半導体層上にソ
ース電極を兼ねる信号線および表示電極と接続されたド
レイン電極とを形成する工程とからなる液晶表示装置用
薄膜トランジスタアレイ基板の製造方法において、 前記ゲート電極を兼ねる走査線を形成する工程が、アル
ミニウムを主成分とする金属層の表面に高融点金属層を
積層する工程と、前記金属層の表面と前記高融点金属層
の界面で合金層を形成すると同時に前記高融点金属層を
酸化物層とする工程と、前記酸化物層を前記絶縁基板上
より除去する工程とからなることを特徴とする液晶表示
装置用薄膜トランジスタアレイ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8716093A JPH06301054A (ja) | 1993-04-14 | 1993-04-14 | 液晶表示装置用薄膜トランジスタアレイ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8716093A JPH06301054A (ja) | 1993-04-14 | 1993-04-14 | 液晶表示装置用薄膜トランジスタアレイ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06301054A true JPH06301054A (ja) | 1994-10-28 |
Family
ID=13907240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8716093A Withdrawn JPH06301054A (ja) | 1993-04-14 | 1993-04-14 | 液晶表示装置用薄膜トランジスタアレイ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06301054A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825437A (en) * | 1995-11-21 | 1998-10-20 | Lg Electronics Inc. | Structure of a liquid crystal display device and a method of manufacturing same |
| KR100441839B1 (ko) * | 1996-11-18 | 2004-11-06 | 삼성전자주식회사 | Tft기판 |
| US7486867B2 (en) | 2005-08-19 | 2009-02-03 | Qualcomm Mems Technologies, Inc. | Methods for forming layers within a MEMS device using liftoff processes to achieve a tapered edge |
| US7545552B2 (en) | 2006-10-19 | 2009-06-09 | Qualcomm Mems Technologies, Inc. | Sacrificial spacer process and resultant structure for MEMS support structure |
| US7564613B2 (en) | 2006-04-19 | 2009-07-21 | Qualcomm Mems Technologies, Inc. | Microelectromechanical device and method utilizing a porous surface |
| US7566940B2 (en) | 2005-07-22 | 2009-07-28 | Qualcomm Mems Technologies, Inc. | Electromechanical devices having overlying support structures |
| US7623287B2 (en) | 2006-04-19 | 2009-11-24 | Qualcomm Mems Technologies, Inc. | Non-planar surface structures and process for microelectromechanical systems |
| US7625825B2 (en) | 2007-06-14 | 2009-12-01 | Qualcomm Mems Technologies, Inc. | Method of patterning mechanical layer for MEMS structures |
| US7630114B2 (en) | 2005-10-28 | 2009-12-08 | Idc, Llc | Diffusion barrier layer for MEMS devices |
| US7642110B2 (en) | 2002-02-12 | 2010-01-05 | Qualcomm Mems Technologies, Inc. | Method for fabricating a structure for a microelectromechanical systems (MEMS) device |
| US8222066B2 (en) | 2007-04-04 | 2012-07-17 | Qualcomm Mems Technologies, Inc. | Eliminate release etch attack by interface modification in sacrificial layers |
| WO2015014080A1 (zh) * | 2013-08-01 | 2015-02-05 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
-
1993
- 1993-04-14 JP JP8716093A patent/JPH06301054A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825437A (en) * | 1995-11-21 | 1998-10-20 | Lg Electronics Inc. | Structure of a liquid crystal display device and a method of manufacturing same |
| KR100441839B1 (ko) * | 1996-11-18 | 2004-11-06 | 삼성전자주식회사 | Tft기판 |
| US7642110B2 (en) | 2002-02-12 | 2010-01-05 | Qualcomm Mems Technologies, Inc. | Method for fabricating a structure for a microelectromechanical systems (MEMS) device |
| US7566940B2 (en) | 2005-07-22 | 2009-07-28 | Qualcomm Mems Technologies, Inc. | Electromechanical devices having overlying support structures |
| US7486867B2 (en) | 2005-08-19 | 2009-02-03 | Qualcomm Mems Technologies, Inc. | Methods for forming layers within a MEMS device using liftoff processes to achieve a tapered edge |
| US7630114B2 (en) | 2005-10-28 | 2009-12-08 | Idc, Llc | Diffusion barrier layer for MEMS devices |
| US7564613B2 (en) | 2006-04-19 | 2009-07-21 | Qualcomm Mems Technologies, Inc. | Microelectromechanical device and method utilizing a porous surface |
| US7623287B2 (en) | 2006-04-19 | 2009-11-24 | Qualcomm Mems Technologies, Inc. | Non-planar surface structures and process for microelectromechanical systems |
| US7545552B2 (en) | 2006-10-19 | 2009-06-09 | Qualcomm Mems Technologies, Inc. | Sacrificial spacer process and resultant structure for MEMS support structure |
| US8222066B2 (en) | 2007-04-04 | 2012-07-17 | Qualcomm Mems Technologies, Inc. | Eliminate release etch attack by interface modification in sacrificial layers |
| US7625825B2 (en) | 2007-06-14 | 2009-12-01 | Qualcomm Mems Technologies, Inc. | Method of patterning mechanical layer for MEMS structures |
| WO2015014080A1 (zh) * | 2013-08-01 | 2015-02-05 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383831B2 (en) | Methods of forming thin-film transistor display devices | |
| US6081308A (en) | Method for manufacturing liquid crystal display | |
| JP3302894B2 (ja) | 液晶表示装置 | |
| JP4117002B2 (ja) | 薄膜トランジスタ基板および表示デバイス | |
| US5739877A (en) | Active matrix liquid crystal display in which the gate and/or drain lines are made of a Cr-Mo alloy | |
| US6686661B1 (en) | Thin film transistor having a copper alloy wire | |
| US7253041B2 (en) | Method of forming a thin film transistor | |
| US6744070B2 (en) | Thin film transistor and liquid crystal display device | |
| JP2001166336A (ja) | 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法 | |
| JPH04372934A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JPH08248442A (ja) | 液晶表示装置 | |
| JP3199404B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH10173191A (ja) | 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置 | |
| CN106910780B (zh) | 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置 | |
| JPH07225395A (ja) | 液晶表示装置およびその製造方法 | |
| JPH0713180A (ja) | 液晶表示装置 | |
| JP2895700B2 (ja) | アクティブマトリクス表示素子 | |
| JP2009076536A (ja) | Ａｌ合金膜、電子デバイス及び電気光学表示装置用アクティブマトリックス基板 | |
| JP3192813B2 (ja) | 液晶表示装置 | |
| JP2000199912A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JP2574837B2 (ja) | 薄膜トランジスタマトリクスとその製造方法 | |
| JPH0677482A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JPH06301055A (ja) | 液晶表示装置用ｔｆｔアレイ基板の製造方法 | |
| JPH04240824A (ja) | 液晶表示装置用アレイ基板 | |
| KR960016795B1 (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |