JPH07225395A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JPH07225395A JPH07225395A JP1709594A JP1709594A JPH07225395A JP H07225395 A JPH07225395 A JP H07225395A JP 1709594 A JP1709594 A JP 1709594A JP 1709594 A JP1709594 A JP 1709594A JP H07225395 A JPH07225395 A JP H07225395A
- Authority
- JP
- Japan
- Prior art keywords
- refractory metal
- liquid crystal
- display device
- signal electrode
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】高融点金属薄膜を電極または配線に用いた信頼
性の高い液晶表示装置を提供する。 【構成】走査信号電極，映像信号電極および薄膜トラン
ジスタのソース電極の内少なくとも１つを、第１の高融
点金属からなる母材に濃度勾配を有する第２の高融点金
属を含有させたものとした。 【効果】第２の高融点金属を含有させることにより第１
の高融点金属の膜内に圧縮応力が生じて内部応力が低減
出来るので薄膜の信頼性が向上し、高信頼性の液晶表示
装置が得られる。
性の高い液晶表示装置を提供する。 【構成】走査信号電極，映像信号電極および薄膜トラン
ジスタのソース電極の内少なくとも１つを、第１の高融
点金属からなる母材に濃度勾配を有する第２の高融点金
属を含有させたものとした。 【効果】第２の高融点金属を含有させることにより第１
の高融点金属の膜内に圧縮応力が生じて内部応力が低減
出来るので薄膜の信頼性が向上し、高信頼性の液晶表示
装置が得られる。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置、特に薄膜
トランジスタを用いた液晶表示装置及びその製造方法に
関する。
トランジスタを用いた液晶表示装置及びその製造方法に
関する。
【０００２】
【従来の技術】ガラス等の絶縁基板上に薄膜トランジス
タ（以下ＴＦＴと記す）をマトリックス状に形成し、こ
れをスイッチング素子として用いるアクティブマトリッ
クス型の液晶表示装置（ＴＦＴ−ＬＣＤ）は高画質のフ
ラットパネルディスプレイとして期待が大きい。
タ（以下ＴＦＴと記す）をマトリックス状に形成し、こ
れをスイッチング素子として用いるアクティブマトリッ
クス型の液晶表示装置（ＴＦＴ−ＬＣＤ）は高画質のフ
ラットパネルディスプレイとして期待が大きい。
【０００３】従来、ＴＦＴ−ＬＣＤでは映像信号配線や
ソース電極を積層材料によって形成し、安定性，信頼性
を高めていた。しかし、現在では製造コスト低減のため
特開昭60−198867号に記載のように高融点金属を単層で
用いる場合が多い。これは高融点金属は特有の優れた耐
熱性，耐薬品性，半導体膜とのコンタクト特性を持つた
めである。
ソース電極を積層材料によって形成し、安定性，信頼性
を高めていた。しかし、現在では製造コスト低減のため
特開昭60−198867号に記載のように高融点金属を単層で
用いる場合が多い。これは高融点金属は特有の優れた耐
熱性，耐薬品性，半導体膜とのコンタクト特性を持つた
めである。
【０００４】
【発明が解決しようとする課題】しかし、高融点金属は
薄膜形成時に膜内の残留歪によって大きな内部応力が発
生し、ひどい場合には膜剥がれを生じるという問題が有
り信頼性は不十分であった。これは、蒸着やスパッタリ
ングによる薄膜形成時に薄膜表面の温度が上昇し、その
後表面温度の冷却によって薄膜の体積収縮が生じ、強い
引っ張り応力が生じるためである。
薄膜形成時に膜内の残留歪によって大きな内部応力が発
生し、ひどい場合には膜剥がれを生じるという問題が有
り信頼性は不十分であった。これは、蒸着やスパッタリ
ングによる薄膜形成時に薄膜表面の温度が上昇し、その
後表面温度の冷却によって薄膜の体積収縮が生じ、強い
引っ張り応力が生じるためである。
【０００５】本発明の目的は、内部応力を低減し、膜剥
がれなどの生じない高信頼性の高融点金属薄膜を用いた
液晶表示装置を提供することにある。
がれなどの生じない高信頼性の高融点金属薄膜を用いた
液晶表示装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明では、上記の課題
を解決するために以下のような手段を採用する。
を解決するために以下のような手段を採用する。
【０００７】基板上に形成された走査信号電極と、走査
信号電極に交差するように形成された映像信号電極と、
走査信号電極と映像信号電極の交差点付近に形成された
薄膜トランジスタと、薄膜トランジスタに接続された画
素電極とからなり、画素電極によって液晶を駆動する液
晶表示装置において、走査信号電極，映像信号電極およ
び薄膜トランジスタのソース電極の内少なくとも１つ
を、第１の高融点金属からなる母材に濃度勾配を有する
第２の高融点金属を含有させたものとした。
信号電極に交差するように形成された映像信号電極と、
走査信号電極と映像信号電極の交差点付近に形成された
薄膜トランジスタと、薄膜トランジスタに接続された画
素電極とからなり、画素電極によって液晶を駆動する液
晶表示装置において、走査信号電極，映像信号電極およ
び薄膜トランジスタのソース電極の内少なくとも１つ
を、第１の高融点金属からなる母材に濃度勾配を有する
第２の高融点金属を含有させたものとした。
【０００８】また、走査信号電極，映像信号電極および
薄膜トランジスタのソース電極の内少なくとも１つを、
第１の高融点金属の母材からなる膜を形成した後、前記
第１の高融点金属に第２の高融点金属を添加して形成し
た。
薄膜トランジスタのソース電極の内少なくとも１つを、
第１の高融点金属の母材からなる膜を形成した後、前記
第１の高融点金属に第２の高融点金属を添加して形成し
た。
【０００９】
【作用】映像信号電極，ソース電極または走査信号電極
として高融点金属１の母材に高融点金属２を含有させ、
かつ高融点金属１の中で濃度勾配を持たせることによ
り、高融点金属２が高濃度になっている領域の体積が膨
張し、その結果高融点金属１の内部に圧縮応力が発生し
て引っ張り応力を低減できる。一方、高融点金属の持つ
良好な耐熱性，耐薬品性，コンタクト特性はそのまま維
持される。
として高融点金属１の母材に高融点金属２を含有させ、
かつ高融点金属１の中で濃度勾配を持たせることによ
り、高融点金属２が高濃度になっている領域の体積が膨
張し、その結果高融点金属１の内部に圧縮応力が発生し
て引っ張り応力を低減できる。一方、高融点金属の持つ
良好な耐熱性，耐薬品性，コンタクト特性はそのまま維
持される。
【００１０】つまり、高融点金属の利点を生かしたまま
内部応力が低減されるので映像信号電極，ソース電極ま
たは走査信号電極の高信頼化，単層化が容易になる。
内部応力が低減されるので映像信号電極，ソース電極ま
たは走査信号電極の高信頼化，単層化が容易になる。
【００１１】
【実施例】以下、本発明の実施例を説明する。
【００１２】図１は本発明の第１の実施例の単位画素の
平面図である。ガラス基板１１上に走査信号電極１２と
映像信号電極１７が交差し、その交差部に非晶質シリコ
ン（ａ−Ｓｉ）膜１５を用いたＴＦＴが形成され、ソー
ス電極１８を通じて透明電極であるインジウムースズー
酸化物（ＩＴＯ）膜からなる画素電極１９が形成されて
いる。
平面図である。ガラス基板１１上に走査信号電極１２と
映像信号電極１７が交差し、その交差部に非晶質シリコ
ン（ａ−Ｓｉ）膜１５を用いたＴＦＴが形成され、ソー
ス電極１８を通じて透明電極であるインジウムースズー
酸化物（ＩＴＯ）膜からなる画素電極１９が形成されて
いる。
【００１３】また図２は図１中にＡ−Ａ′で示した切断
面における断面図である。ガラス基板上にＡｌよりなる
走査信号電極１２と、陽極酸化法により形成されたアル
ミナ膜１３が形成されている。これらを覆うようにゲー
ト窒化シリコン（ＳｉＮ）膜１４，ａ−Ｓｉ膜１５が形
成されている。ｎ型非晶質シリコン（ｎ＋ａ−Ｓｉ）膜
１６は映像信号電極１７とソース電極１８のコンタクト
部に形成され、前記映像信号電極１７とソース電極１８
は高融点金属１（Ｃｒ）成膜後に高融点金属２（Ｔｉ）
を濃度勾配を持つように添加して形成されている。そし
てＩＴＯ膜からなる画素電極１９はソース電極１８に接
続されるように形成されている。
面における断面図である。ガラス基板上にＡｌよりなる
走査信号電極１２と、陽極酸化法により形成されたアル
ミナ膜１３が形成されている。これらを覆うようにゲー
ト窒化シリコン（ＳｉＮ）膜１４，ａ−Ｓｉ膜１５が形
成されている。ｎ型非晶質シリコン（ｎ＋ａ−Ｓｉ）膜
１６は映像信号電極１７とソース電極１８のコンタクト
部に形成され、前記映像信号電極１７とソース電極１８
は高融点金属１（Ｃｒ）成膜後に高融点金属２（Ｔｉ）
を濃度勾配を持つように添加して形成されている。そし
てＩＴＯ膜からなる画素電極１９はソース電極１８に接
続されるように形成されている。
【００１４】このように、映像信号電極１７とソース電
極１８を、高融点金属を成膜後これに濃度勾配を持つよ
うに高融点金属２を添加することにより形成した点に特
徴がある。Ｃｒは強い引っ張り応力を持つため薄膜トラ
ンジスタ形成後の工程で応力による膜剥がれを生じる危
険性があるが、成膜後Ｔｉを添加することによりＣｒ膜
の体積が膨張し、圧縮応力が発生して引っ張り応力の緩
和が可能となり、配線部の信頼性が向上する。
極１８を、高融点金属を成膜後これに濃度勾配を持つよ
うに高融点金属２を添加することにより形成した点に特
徴がある。Ｃｒは強い引っ張り応力を持つため薄膜トラ
ンジスタ形成後の工程で応力による膜剥がれを生じる危
険性があるが、成膜後Ｔｉを添加することによりＣｒ膜
の体積が膨張し、圧縮応力が発生して引っ張り応力の緩
和が可能となり、配線部の信頼性が向上する。
【００１５】図３は本発明の第２の実施例の単位画素の
平面図である。図４は図３中にＢ−Ｂ′で示した切断面
における断面図を示す。ガラス基板１１上にＡｌよりな
る走査信号電極１２と、陽極酸化法により形成されたア
ルミナ膜１３が形成されている。ＩＴＯからなる画素電
極１９はガラス基板１１上に直接形成され、画素電極１
９および走査信号電極１２を覆うようにゲートＳｉＮ膜
１４とａ−Ｓｉ膜１５が形成されている。ｎ＋ａ−Ｓｉ
膜１６は映像信号電極１７とソース電極１８のコンタク
ト部に形成され、前記映像信号電極１７およびソース電
極１８は高融点金属１（Ｃｒ）成膜後に高融点金属２
（Ｔｉ）を濃度勾配を持つように添加して形成されてい
る。
平面図である。図４は図３中にＢ−Ｂ′で示した切断面
における断面図を示す。ガラス基板１１上にＡｌよりな
る走査信号電極１２と、陽極酸化法により形成されたア
ルミナ膜１３が形成されている。ＩＴＯからなる画素電
極１９はガラス基板１１上に直接形成され、画素電極１
９および走査信号電極１２を覆うようにゲートＳｉＮ膜
１４とａ−Ｓｉ膜１５が形成されている。ｎ＋ａ−Ｓｉ
膜１６は映像信号電極１７とソース電極１８のコンタク
ト部に形成され、前記映像信号電極１７およびソース電
極１８は高融点金属１（Ｃｒ）成膜後に高融点金属２
（Ｔｉ）を濃度勾配を持つように添加して形成されてい
る。
【００１６】第１の実施例と同様に映像信号電極１７お
よびソース電極１８はＣｒ膜成膜後にＴｉを濃度勾配を
持つように添加して形成されているが、本実施例ではＩ
ＴＯよりなる画素電極１９をゲートＳｉＮ膜１４の下層
に形成した点に特徴がある。画素電極１９と映像信号電
極１７はゲートＳｉＮ膜１４により分離され、画素電極
１９と走査信号電極１２はアルミナ膜１３により絶縁さ
れるのでこれらの電極間の短絡不良は原理的に発生しな
い。従って、画素電極１９と映像信号電極１７および走
査信号電極１２との間の距離をホトリソグラフィの解像
度限界近くまで縮小できる。これにより、画素開口率が
大幅に向上し液晶表示装置の透過率を大きくできる。
よびソース電極１８はＣｒ膜成膜後にＴｉを濃度勾配を
持つように添加して形成されているが、本実施例ではＩ
ＴＯよりなる画素電極１９をゲートＳｉＮ膜１４の下層
に形成した点に特徴がある。画素電極１９と映像信号電
極１７はゲートＳｉＮ膜１４により分離され、画素電極
１９と走査信号電極１２はアルミナ膜１３により絶縁さ
れるのでこれらの電極間の短絡不良は原理的に発生しな
い。従って、画素電極１９と映像信号電極１７および走
査信号電極１２との間の距離をホトリソグラフィの解像
度限界近くまで縮小できる。これにより、画素開口率が
大幅に向上し液晶表示装置の透過率を大きくできる。
【００１７】一方、本実施例においてはＩＴＯからなる
画素電極１９がガラス基板１１上に直接形成されている
ので、ガラス基板の表面が有機物などで汚れていると極
めて剥がれやすく、映像信号線の応力低減はとくに必要
となる。そこで、本発明の如く構成することで応力を低
減し、画素電極１９の膜剥がれをなくすことで開口率が
大きく、かつ信頼性の高い液晶表示装置が得られる。
画素電極１９がガラス基板１１上に直接形成されている
ので、ガラス基板の表面が有機物などで汚れていると極
めて剥がれやすく、映像信号線の応力低減はとくに必要
となる。そこで、本発明の如く構成することで応力を低
減し、画素電極１９の膜剥がれをなくすことで開口率が
大きく、かつ信頼性の高い液晶表示装置が得られる。
【００１８】図５〜図９は上記第１の実施例の液晶表示
装置の製造工程を示す断面図である。ガラス基板１１上
にスパッタリング法によりＡｌ膜を３００ｎｍ堆積し、
通常のホトエッチング工程を経て走査信号電極１２とす
る。次に陽極酸化法により前記走査信号電極２の表面及
び側面にアルミナ膜１３を形成する（図５）。次にプラ
ズマＣＶＤ法によりゲートＳｉＮ膜１４を２００ｎｍ，
ａ−Ｓｉ膜１５を200ｎｍ，ｎ＋ａ−Ｓｉ膜１６を５０
ｎｍ順次堆積する。続いて、通常のエッチング工程を経
てａ−Ｓｉ膜１５及びｎ＋ａ−Ｓｉ膜１６を所定の形状
に加工する。次に、スパッタリング法によりＣｒを３０
０ｎｍ堆積する（図６）。Ｃｒの堆積方法はスパッタリ
ング法の他に電子ビーム蒸着法や抵抗加熱蒸着法でも良
い。次に、ＴｉをＣｒ膜内に導入する。導入方法として
は、スパッタ装置内にＴｉの有機化合物を導入するノズ
ルを設け、Ａｒプラズマ中でＴｉイオンまたはＴｉラジ
カルに分解し、ターゲット−基板間の電界によってＣｒ
膜内にＴｉを導入した。この時のＣｒ膜内のＴｉ分布は
図１０のように、近似的にガウス分布に従って存在す
る。この方法によりＣｒ膜の表面近傍にＴｉの高濃度領
域が形成され、Ｃｒ膜内の体積が膨張する。膜が膨張す
ることによりＣｒ膜内にに存在した強い引っ張り応力を
緩和できる（図７）。次に通常のホトエッチング工程を
経て映像信号電極１７及びソース電極１８を形成し、さ
らにａ−Ｓｉ膜１５のチャネル上部のｎ＋ａ−Ｓｉ膜１
６を除去する。続いて、スパッタリング法によりＩＴＯ
膜を120ｎｍ堆積し通常のホトエッチング工程を経て画
素電極１９とする（図８）。最後にＣＶＤ法により保護
絶縁膜２０としてＳｉＮ膜を７００ｎｍ堆積し、通常の
ホトエッチング工程を経て外部接続端子部（図示せず）
上の保護絶縁膜２０を除去してアクティブマトリックス
基板は完成する（図９）。この後、配向膜塗布，ラビン
グ，液晶封入等の工程を経て液晶表示装置が完成する
が、本発明の骨子には関係しないので省略する。
装置の製造工程を示す断面図である。ガラス基板１１上
にスパッタリング法によりＡｌ膜を３００ｎｍ堆積し、
通常のホトエッチング工程を経て走査信号電極１２とす
る。次に陽極酸化法により前記走査信号電極２の表面及
び側面にアルミナ膜１３を形成する（図５）。次にプラ
ズマＣＶＤ法によりゲートＳｉＮ膜１４を２００ｎｍ，
ａ−Ｓｉ膜１５を200ｎｍ，ｎ＋ａ−Ｓｉ膜１６を５０
ｎｍ順次堆積する。続いて、通常のエッチング工程を経
てａ−Ｓｉ膜１５及びｎ＋ａ−Ｓｉ膜１６を所定の形状
に加工する。次に、スパッタリング法によりＣｒを３０
０ｎｍ堆積する（図６）。Ｃｒの堆積方法はスパッタリ
ング法の他に電子ビーム蒸着法や抵抗加熱蒸着法でも良
い。次に、ＴｉをＣｒ膜内に導入する。導入方法として
は、スパッタ装置内にＴｉの有機化合物を導入するノズ
ルを設け、Ａｒプラズマ中でＴｉイオンまたはＴｉラジ
カルに分解し、ターゲット−基板間の電界によってＣｒ
膜内にＴｉを導入した。この時のＣｒ膜内のＴｉ分布は
図１０のように、近似的にガウス分布に従って存在す
る。この方法によりＣｒ膜の表面近傍にＴｉの高濃度領
域が形成され、Ｃｒ膜内の体積が膨張する。膜が膨張す
ることによりＣｒ膜内にに存在した強い引っ張り応力を
緩和できる（図７）。次に通常のホトエッチング工程を
経て映像信号電極１７及びソース電極１８を形成し、さ
らにａ−Ｓｉ膜１５のチャネル上部のｎ＋ａ−Ｓｉ膜１
６を除去する。続いて、スパッタリング法によりＩＴＯ
膜を120ｎｍ堆積し通常のホトエッチング工程を経て画
素電極１９とする（図８）。最後にＣＶＤ法により保護
絶縁膜２０としてＳｉＮ膜を７００ｎｍ堆積し、通常の
ホトエッチング工程を経て外部接続端子部（図示せず）
上の保護絶縁膜２０を除去してアクティブマトリックス
基板は完成する（図９）。この後、配向膜塗布，ラビン
グ，液晶封入等の工程を経て液晶表示装置が完成する
が、本発明の骨子には関係しないので省略する。
【００１９】図１１〜図１５は上記第２の実施例の液晶
表示装置の製造工程を示す断面図である。ガラス基板１
１上にスパッタリング法によりＡｌ膜を３００ｎｍ堆積
し、通常のホトエッチング工程を経て走査信号電極１２
とする。次に陽極酸化法により前記走査信号電極２の表
面及び側面にアルミナ膜１３を形成する（図１１）。次
にスパッタリング法によりＩＴＯ膜を１２０ｎｍ堆積し
通常のホトエッチング工程を経て画素電極１９とする
（図１２）。次にプラズマＣＶＤ法によりゲートＳｉＮ
膜１４を２００ｎｍ，ａ−Ｓｉ膜１５を２００ｎｍ，ｎ
＋ａ−Ｓｉ膜１６を５０ｎｍ順次堆積する。続いて、通
常のホトエッチング工程を経てａ−Ｓｉ膜１５及びｎ＋
ａ−Ｓｉ膜１６を所定の形状に加工する。さらに通常の
ホトエッチング工程を経てゲートＳｉＮ膜１４を所定の
形状に加工する（図１３）。次に、スパッタリング法に
よりＣｒを３００ｎｍ堆積する。次に、ＴｉをＣｒ膜内
に導入する（図１４）。そして通常のホトエッチング工
程を経て映像信号電極１７およびソース電極１８を形成
する（図１５）。その後の工程は上記第１の実施例と同
様であるのでここでは省略する。本実施例により、画素
電極１９をゲートSiN膜１４の下層部に形成し、また映
像信号電極１７およびソース電極１８においてはＴｉの
導入によってＩＴＯとのコンタクト特性を劣化させるこ
となく内部応力を低減したので、液晶表示装置の信頼性
が向上しただけでなく開口率も向上した。
表示装置の製造工程を示す断面図である。ガラス基板１
１上にスパッタリング法によりＡｌ膜を３００ｎｍ堆積
し、通常のホトエッチング工程を経て走査信号電極１２
とする。次に陽極酸化法により前記走査信号電極２の表
面及び側面にアルミナ膜１３を形成する（図１１）。次
にスパッタリング法によりＩＴＯ膜を１２０ｎｍ堆積し
通常のホトエッチング工程を経て画素電極１９とする
（図１２）。次にプラズマＣＶＤ法によりゲートＳｉＮ
膜１４を２００ｎｍ，ａ−Ｓｉ膜１５を２００ｎｍ，ｎ
＋ａ−Ｓｉ膜１６を５０ｎｍ順次堆積する。続いて、通
常のホトエッチング工程を経てａ−Ｓｉ膜１５及びｎ＋
ａ−Ｓｉ膜１６を所定の形状に加工する。さらに通常の
ホトエッチング工程を経てゲートＳｉＮ膜１４を所定の
形状に加工する（図１３）。次に、スパッタリング法に
よりＣｒを３００ｎｍ堆積する。次に、ＴｉをＣｒ膜内
に導入する（図１４）。そして通常のホトエッチング工
程を経て映像信号電極１７およびソース電極１８を形成
する（図１５）。その後の工程は上記第１の実施例と同
様であるのでここでは省略する。本実施例により、画素
電極１９をゲートSiN膜１４の下層部に形成し、また映
像信号電極１７およびソース電極１８においてはＴｉの
導入によってＩＴＯとのコンタクト特性を劣化させるこ
となく内部応力を低減したので、液晶表示装置の信頼性
が向上しただけでなく開口率も向上した。
【００２０】図１６〜図１８は、ＣｒにＴｉを導入した
時の添加量に対する体積膨張率（図１６），Ｔｉを添加
する前の応力で規格化した応力変化率（図１７），抵抗
変化率（図１８）である。以下これらの図について説明
する。
時の添加量に対する体積膨張率（図１６），Ｔｉを添加
する前の応力で規格化した応力変化率（図１７），抵抗
変化率（図１８）である。以下これらの図について説明
する。
【００２１】半導体基板上にＣｒをＤＣマグネトロンス
パッタリング法により堆積する。この時のスパッタリン
グ条件は、Ａｒ分圧が０.５Ｐａ ，基板温度が１００
℃，ＤＣパワーが４.０Ｗ／cm2，膜厚が３００ｎｍとし
た。Ｔｉの添加量の範囲は、０〜３０原子％とした。
パッタリング法により堆積する。この時のスパッタリン
グ条件は、Ａｒ分圧が０.５Ｐａ ，基板温度が１００
℃，ＤＣパワーが４.０Ｗ／cm2，膜厚が３００ｎｍとし
た。Ｔｉの添加量の範囲は、０〜３０原子％とした。
【００２２】図１６において、Ｔｉの添加量が０〜２０
原子％の範囲においては体積膨張率は添加量に比例す
る。Ｃｒ薄膜内にＴｉがイオンまたはラジカルの状態で
導入される時、ＴｉはＣｒ薄膜内で合金化せずに存在す
る。そのため、体積膨張率は単に原子半径の比で決ま
り、添加量に比例する。
原子％の範囲においては体積膨張率は添加量に比例す
る。Ｃｒ薄膜内にＴｉがイオンまたはラジカルの状態で
導入される時、ＴｉはＣｒ薄膜内で合金化せずに存在す
る。そのため、体積膨張率は単に原子半径の比で決ま
り、添加量に比例する。
【００２３】図１７において、応力はＴｉを添加するこ
とで低減された。添加量が２０原子％以上の範囲では応
力変化率は飽和傾向を示す。また、この図よりＴｉを２
０原子％添加することで約４０％の応力低減が可能とな
る。Ｃｒ薄膜内にＴｉが導入されることによってＣｒ薄
膜の体積が膨張し、膨張方向は３次元の各方向に対して
ほぼ等しい膨張率を持つと仮定できるので、反りの変化
量は体積膨張率の３乗根に比例する。
とで低減された。添加量が２０原子％以上の範囲では応
力変化率は飽和傾向を示す。また、この図よりＴｉを２
０原子％添加することで約４０％の応力低減が可能とな
る。Ｃｒ薄膜内にＴｉが導入されることによってＣｒ薄
膜の体積が膨張し、膨張方向は３次元の各方向に対して
ほぼ等しい膨張率を持つと仮定できるので、反りの変化
量は体積膨張率の３乗根に比例する。
【００２４】図１８において、抵抗変化率は添加量とと
もに増加する。しかし、添加した原子が高融点金属（Ｔ
ｉ）であるので、高融点金属の利点である耐熱性，耐薬
品性，コンタクト特性には影響を与えない。
もに増加する。しかし、添加した原子が高融点金属（Ｔ
ｉ）であるので、高融点金属の利点である耐熱性，耐薬
品性，コンタクト特性には影響を与えない。
【００２５】以上図１６〜図１８の結果より、Ｃｒ薄膜
内にＴｉを導入することにより高融点金属の利点を活か
し、且つ内部応力低減が可能であることがわかった。こ
の時の添加量の最適値は抵抗値の変化とトレードオフの
関係にあるので、好ましくは１０原子％以上２０原子％
以下であれば良い。また、２０原子％以上３０原子％以
下でもほぼ同様の効果を達成できる。
内にＴｉを導入することにより高融点金属の利点を活か
し、且つ内部応力低減が可能であることがわかった。こ
の時の添加量の最適値は抵抗値の変化とトレードオフの
関係にあるので、好ましくは１０原子％以上２０原子％
以下であれば良い。また、２０原子％以上３０原子％以
下でもほぼ同様の効果を達成できる。
【００２６】ＣｒはＩＴＯ膜と良好なコンタクト特性を
持つ材料であるが、内部応力が大きい。本実施例によれ
ばＣｒにＴｉを添加し、かつ濃度勾配を持たせたので、
コンタクト特性を保持したまま内部応力を低減でき、信
頼性の高い液晶表示装置が実現した。
持つ材料であるが、内部応力が大きい。本実施例によれ
ばＣｒにＴｉを添加し、かつ濃度勾配を持たせたので、
コンタクト特性を保持したまま内部応力を低減でき、信
頼性の高い液晶表示装置が実現した。
【００２７】また、上記実施例においては映像信号電極
１７及びソース電極１８に適用したが、走査信号電極１
２においても同様に実施できる。ＣｒはＡｌに比べて抵
抗は高いものの熱的安定性が高く、Ｃｒを走査信号電極
に適用するとゲート絶縁膜はゲートＳｉＮ膜のみで良い
ため、電極構成材料が少なくなるだけでなく製造コスト
の低減にも効果がある。
１７及びソース電極１８に適用したが、走査信号電極１
２においても同様に実施できる。ＣｒはＡｌに比べて抵
抗は高いものの熱的安定性が高く、Ｃｒを走査信号電極
に適用するとゲート絶縁膜はゲートＳｉＮ膜のみで良い
ため、電極構成材料が少なくなるだけでなく製造コスト
の低減にも効果がある。
【００２８】さらに、上記実施例ではＣｒにＴｉを導入
したが、Ｃｒに導入する高融点金属１２として、Ｖ，Ｍ
ｎ，Ｃｏ，Ｎｉ，Ｚｒ，Ｍｏ，Ｐｄ，Ｈｆ，Ｔａ，Ｗ，
Ｐｔの内少なくとも１つを導入しても上記と同様な効果
が得られるのはもちろんである。
したが、Ｃｒに導入する高融点金属１２として、Ｖ，Ｍ
ｎ，Ｃｏ，Ｎｉ，Ｚｒ，Ｍｏ，Ｐｄ，Ｈｆ，Ｔａ，Ｗ，
Ｐｔの内少なくとも１つを導入しても上記と同様な効果
が得られるのはもちろんである。
【００２９】導入される高融点金属薄膜１１はＣｒのほ
かにＴｉ，Ｍｏ，Ｔａ，Ｗも用いることができる。製造
プロセスに応じた材料を選択することで、液晶表示装置
の信頼性がさらに向上できる。
かにＴｉ，Ｍｏ，Ｔａ，Ｗも用いることができる。製造
プロセスに応じた材料を選択することで、液晶表示装置
の信頼性がさらに向上できる。
【００３０】導入したときの高融点金属の濃度勾配は高
融点金属１の表面で濃度が高く、深くなるに従い濃度が
低くなる方が望ましい。何故ならば、高融点金属薄膜１
の表面近傍に高融点金属２が多数存在すると高融点金属
薄膜１の表面近傍の体積膨張の効果が著しくなり、効果
的に膜内の内部応力を緩和できるからである。一方、正
の勾配を持たせるために注入エネルギーを高くした場合
においても、高融点金属薄膜１のみならずｎ＋ａ−Ｓｉ
膜１６にも高融点金属２が侵入し、高融点シリサイドが
形成される。このようにすると、高融点金属薄膜１の内
部応力を緩和できるにとどまらず、コンタクト特性がよ
り向上する効果も表れる。
融点金属１の表面で濃度が高く、深くなるに従い濃度が
低くなる方が望ましい。何故ならば、高融点金属薄膜１
の表面近傍に高融点金属２が多数存在すると高融点金属
薄膜１の表面近傍の体積膨張の効果が著しくなり、効果
的に膜内の内部応力を緩和できるからである。一方、正
の勾配を持たせるために注入エネルギーを高くした場合
においても、高融点金属薄膜１のみならずｎ＋ａ−Ｓｉ
膜１６にも高融点金属２が侵入し、高融点シリサイドが
形成される。このようにすると、高融点金属薄膜１の内
部応力を緩和できるにとどまらず、コンタクト特性がよ
り向上する効果も表れる。
【００３１】
【発明の効果】以上詳述したように、本発明によれば高
融点金属薄膜による電極配線の内部応力を低減すること
ができるので、配線の膜剥がれなどがなく液晶表示装置
の信頼性を向上できる効果がある。
融点金属薄膜による電極配線の内部応力を低減すること
ができるので、配線の膜剥がれなどがなく液晶表示装置
の信頼性を向上できる効果がある。
【図１】本発明の第１の実施例の単位画素の平面図。
【図２】本発明の第１の実施例の単位画素の断面図。
【図３】本発明の第２の実施例の単位画素の平面図。
【図４】本発明の第２の実施例の単位画素の断面図。
【図５】本発明の第１の実施例の製造工程を示す断面
図。
図。
【図６】本発明の第１の実施例の製造工程を示す断面
図。
図。
【図７】本発明の第１の実施例の製造工程を示す断面
図。
図。
【図８】本発明の第１の実施例の製造工程を示す断面
図。
図。
【図９】本発明の第１の実施例の製造工程を示す断面
図。
図。
【図１０】本発明の第１の実施例におけるＴｉのＣｒ膜
内での分布。
内での分布。
【図１１】本発明の第２の実施例の製造工程を示す断面
図。
図。
【図１２】本発明の第２の実施例の製造工程を示す断面
図。
図。
【図１３】本発明の第２の実施例の製造工程を示す断面
図。
図。
【図１４】本発明の第２の実施例の製造工程を示す断面
図。
図。
【図１５】本発明の第２の実施例の製造工程を示す断面
図。
図。
【図１６】本発明におけるＴｉ添加量とＴｉ添加Ｃｒの
体積膨張率の関係。
体積膨張率の関係。
【図１７】本発明におけるＴｉ添加量とＴｉ添加Ｃｒの
応力変化率の関係。
応力変化率の関係。
【図１８】本発明におけるＴｉ添加量とＴｉ添加Ｃｒの
抵抗変化率の関係。
抵抗変化率の関係。
１１…ガラス基板、１２…走査信号電極、１３…アルミ
ナ膜、１４…ゲートＳｉＮ膜、１５…ａ−Ｓｉ膜、１６
…ｎ＋ａ−Ｓｉ膜、１７…映像信号電極、１８…ソース
電極、１９…画素電極、２０…保護ＳｉＮ膜。
ナ膜、１４…ゲートＳｉＮ膜、１５…ａ−Ｓｉ膜、１６
…ｎ＋ａ−Ｓｉ膜、１７…映像信号電極、１８…ソース
電極、１９…画素電極、２０…保護ＳｉＮ膜。
Claims (8)
- 【請求項１】基板上に形成された走査信号電極と、前記
走査信号電極に交差するように形成された映像信号電極
と、前記走査信号電極と前記映像信号電極の交差点付近
に形成された薄膜トランジスタと、前記薄膜トランジス
タに接続された画素電極とからなり、前記画素電極によ
って液晶を駆動する液晶表示装置において、 前記走査信号電極，映像信号電極および前記薄膜トラン
ジスタのソース電極の内少なくとも１つは、第１の高融
点金属からなる母材に濃度勾配を有する第２の高融点金
属を含有させたものであることを特徴とする液晶表示装
置。 - 【請求項２】請求項１記載の液晶表示装置において、前
記第１の高融点金属が含有する第２の高融点金属は、第
１の高融点金属の少なくとも一方の表面において他の部
分より高濃度であることを特徴とする液晶表示装置。 - 【請求項３】請求項１記載の液晶表示装置において、第
２の高融点金属は第１の高融点金属よりも原子半径が大
きいことを特徴とする液晶表示装置。 - 【請求項４】請求項１記載の液晶表示装置において、第
１の高融点金属を母材とする薄膜に添加した第２の高融
点金属の総添加量が２０原子％以下であることを特徴と
する液晶表示装置。 - 【請求項５】請求項３記載の液晶表示装置において、第
１の高融点金属を母材とする薄膜に添加した第２の高融
点金属の総添加量が２０原子％以下であることを特徴と
する液晶表示装置。 - 【請求項６】請求項１記載の液晶表示装置において、前
記第１の高融点金属はＣｒ，Ｔｉ，Ｍｏ，Ｔａ，Ｗの内
の少なくとも１つであることを特徴とする液晶表示装
置。 - 【請求項７】請求項１記載の液晶表示装置において、前
記第２の高融点金属はＣｒ，Ｔｉ，Ｖ，Ｍｎ，Ｚｒ，Ｍ
ｏ，Ｈｆ，Ｐｄ，Ｃｏ，Ｎｉ，Ｔａ，Ｗ，Ｐｔの内の少
なくとも１つであることを特徴とする液晶表示装置。 - 【請求項８】基板上に形成された走査信号電極と、前記
走査信号電極に交差するように形成された映像信号電極
と、前記走査信号電極と前記映像信号電極の交差点付近
に形成された薄膜トランジスタと、前記薄膜トランジス
タに接続された画素電極とからなり、前記画素電極によ
って液晶を駆動する液晶表示装置の製造方法において、 前記走査信号電極，映像信号電極および前記薄膜トラン
ジスタのソース電極の内少なくとも１つは、第１の高融
点金属の母材からなる膜を形成した後、前記第１の高融
点金属に第２の高融点金属を添加して形成されることを
特徴とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1709594A JPH07225395A (ja) | 1994-02-14 | 1994-02-14 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1709594A JPH07225395A (ja) | 1994-02-14 | 1994-02-14 | 液晶表示装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07225395A true JPH07225395A (ja) | 1995-08-22 |
Family
ID=11934448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1709594A Pending JPH07225395A (ja) | 1994-02-14 | 1994-02-14 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07225395A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0870125A (ja) * | 1994-08-29 | 1996-03-12 | Nec Corp | 薄膜トランジスタ |
| US5917198A (en) * | 1996-03-29 | 1999-06-29 | Nec Corporation | Gate electrodes and matrix lines made of W/Ta alloy for LCD apparatus |
| WO2001059849A1 (en) * | 2000-02-09 | 2001-08-16 | Matsushita Electric Industrial Co., Ltd. | THIN-FILM TRANSISTOR COMPRISING GATE ELECTRODE OF MoW ALLOY |
| KR100336890B1 (ko) * | 1998-12-15 | 2003-06-19 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터액정표시소자의제조방법 |
| JP2011254085A (ja) * | 2011-07-04 | 2011-12-15 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9362273B2 (en) | 2001-04-27 | 2016-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2023182678A (ja) * | 2007-07-06 | 2023-12-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1994
- 1994-02-14 JP JP1709594A patent/JPH07225395A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0870125A (ja) * | 1994-08-29 | 1996-03-12 | Nec Corp | 薄膜トランジスタ |
| US5917198A (en) * | 1996-03-29 | 1999-06-29 | Nec Corporation | Gate electrodes and matrix lines made of W/Ta alloy for LCD apparatus |
| KR100336890B1 (ko) * | 1998-12-15 | 2003-06-19 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터액정표시소자의제조방법 |
| WO2001059849A1 (en) * | 2000-02-09 | 2001-08-16 | Matsushita Electric Industrial Co., Ltd. | THIN-FILM TRANSISTOR COMPRISING GATE ELECTRODE OF MoW ALLOY |
| US9362273B2 (en) | 2001-04-27 | 2016-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US9997543B2 (en) | 2001-04-27 | 2018-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2023182678A (ja) * | 2007-07-06 | 2023-12-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US12066730B2 (en) | 2007-07-06 | 2024-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2025028119A (ja) * | 2007-07-06 | 2025-02-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2011254085A (ja) * | 2011-07-04 | 2011-12-15 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4170367B2 (ja) | 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット | |
| US5879973A (en) | Method for fabricating thin-film transistor | |
| JP4117001B2 (ja) | 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット | |
| US20090011261A1 (en) | Method for manufacturing display apparatus | |
| US5739877A (en) | Active matrix liquid crystal display in which the gate and/or drain lines are made of a Cr-Mo alloy | |
| KR19990030140A (ko) | 도전막 부착 기판 및 그 제조방법 | |
| US6558986B1 (en) | Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method | |
| JPH06163401A (ja) | 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ | |
| JPH07225395A (ja) | 液晶表示装置およびその製造方法 | |
| JPH06301054A (ja) | 液晶表示装置用薄膜トランジスタアレイ基板の製造方法 | |
| JPH0738110A (ja) | 半導体装置の製造方法 | |
| JPH098313A (ja) | 半導体装置の製造方法および液晶表示装置の製造方法 | |
| TW200914971A (en) | Display device and sputtering target | |
| JP2002151693A (ja) | ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置 | |
| JPH0640585B2 (ja) | 薄膜トランジスタ | |
| JPH05343683A (ja) | 薄膜トランジスタ・マトリクス及びその製造方法 | |
| JPH0282578A (ja) | 薄膜トランジスタの製造方法 | |
| JP2000199912A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JP2574837B2 (ja) | 薄膜トランジスタマトリクスとその製造方法 | |
| JPH01209764A (ja) | 薄膜トランジスタとその製法 | |
| JP2000147535A (ja) | 透明導電膜 | |
| KR100928493B1 (ko) | 박막트랜지스터의 형성방법 | |
| KR20040090302A (ko) | 박막트랜지스터 및 그 형성방법 | |
| JP2002009298A (ja) | 薄膜半導体素子とその製造方法及び液晶表示装置 | |
| JPH10135462A (ja) | 薄膜トランジスタ |