JPH06302767A - テストパターン - Google Patents
テストパターンInfo
- Publication number
- JPH06302767A JPH06302767A JP5088301A JP8830193A JPH06302767A JP H06302767 A JPH06302767 A JP H06302767A JP 5088301 A JP5088301 A JP 5088301A JP 8830193 A JP8830193 A JP 8830193A JP H06302767 A JPH06302767 A JP H06302767A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- pattern
- test pattern
- gate
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 トランジスタ特性変動要因がゲート長寸法か
どうか分離し、微細化ＭＯＳトランジスタの特性を短期
間に精度良く評価／解析する。 【構成】 ＭＯＳトランジスタ特性測定用テストパター
ンにおいて、拡散層パターン１０１と、前記拡散層１０
１に交差するゲート電極パターン１０２とを備え、前記
拡散層１０１の両端及び前記ゲート電極１０２の両端及
び基板の５端子の測定用パッドを備えたことを特徴とす
るテストパターンである。
どうか分離し、微細化ＭＯＳトランジスタの特性を短期
間に精度良く評価／解析する。 【構成】 ＭＯＳトランジスタ特性測定用テストパター
ンにおいて、拡散層パターン１０１と、前記拡散層１０
１に交差するゲート電極パターン１０２とを備え、前記
拡散層１０１の両端及び前記ゲート電極１０２の両端及
び基板の５端子の測定用パッドを備えたことを特徴とす
るテストパターンである。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の特性を評
価／解析するテストパターンに関するものであり、特に
微細化ＭＯＳトランジスタの特性を評価／解析するテス
トパターンに関する。
価／解析するテストパターンに関するものであり、特に
微細化ＭＯＳトランジスタの特性を評価／解析するテス
トパターンに関する。
【０００２】
【従来の技術】近年ＬＳＩの高集積化達成のため、加工
寸法の微細化が進んでいる。ＭＯＳトランジスタのゲー
ト長（Ｌ）の加工寸法に関しては、工場量産レベルにお
いても１μｍを切るサブミクロンの時代に入っている。
ＭＯＳトランジスタの特性は、パターン寸法や熱処理履
歴等様々な条件に影響される。特にゲート長（Ｌ）寸法
の影響は非常に大きい。トランジスタ特性の評価／解析
のためには、特性変動がゲート長（Ｌ）寸法に起因して
いるかを分離することが非常に重要である。よって従来
からゲート長（Ｌ）寸法を評価するテストパターンが種
々開発されていた。
寸法の微細化が進んでいる。ＭＯＳトランジスタのゲー
ト長（Ｌ）の加工寸法に関しては、工場量産レベルにお
いても１μｍを切るサブミクロンの時代に入っている。
ＭＯＳトランジスタの特性は、パターン寸法や熱処理履
歴等様々な条件に影響される。特にゲート長（Ｌ）寸法
の影響は非常に大きい。トランジスタ特性の評価／解析
のためには、特性変動がゲート長（Ｌ）寸法に起因して
いるかを分離することが非常に重要である。よって従来
からゲート長（Ｌ）寸法を評価するテストパターンが種
々開発されていた。
【０００３】以下図面を参照しながら、上記した従来の
テストパターンの一例について説明する。図４は、従来
のテストパターンの概略図である。図４（ａ）はＭＯＳ
トランジスタ単体特性測定用のテストパターンであり、
図４（ｂ）は、ゲート電極配線抵抗測定用テストパター
ンである。
テストパターンの一例について説明する。図４は、従来
のテストパターンの概略図である。図４（ａ）はＭＯＳ
トランジスタ単体特性測定用のテストパターンであり、
図４（ｂ）は、ゲート電極配線抵抗測定用テストパター
ンである。
【０００４】図４（ａ）において、ゲート長（Ｌ）１．
０μm、ゲート幅２０μmのＮ型ＭＯＳトランジスタが設
置されている。Ｎ型拡散層４０１はゲート電極４０２に
よってソース／ドレインとなるべき２つの領域に分離さ
れている。分離されたＮ型拡散層４０１には各々コンタ
クトホール４０３ｂ及び４０３ｃを介してアルミ配線４
０４ｂ及び４０４ｃが接続されている。一方、ゲート電
極にはコンタクトホール４０３ａを介してアルミ配線４
０４ａが接続されている。Ｐ型基板の電位を取るための
Ｐ型拡散層４０６には、コンタクトホール４０３ｄを介
してアルミ配線４０４ｄが接続されている。アルミ配線
４０４ａ〜４０４ｄは各々プローブ用パッド４０５ａ〜
４０５ｄに接続されている。図４（ｂ）において、長さ
１ｍｍ、幅１．０μmのゲート電極配線抵抗４０９が設
置されている。ゲート電極配線パターンの両端４１０
ａ、４１０ｂは、各々コンタクトホール４１１ａ、４１
１ｂを介してプローブ用パッド４１２ａ、４１２ｂに接
続されている。
０μm、ゲート幅２０μmのＮ型ＭＯＳトランジスタが設
置されている。Ｎ型拡散層４０１はゲート電極４０２に
よってソース／ドレインとなるべき２つの領域に分離さ
れている。分離されたＮ型拡散層４０１には各々コンタ
クトホール４０３ｂ及び４０３ｃを介してアルミ配線４
０４ｂ及び４０４ｃが接続されている。一方、ゲート電
極にはコンタクトホール４０３ａを介してアルミ配線４
０４ａが接続されている。Ｐ型基板の電位を取るための
Ｐ型拡散層４０６には、コンタクトホール４０３ｄを介
してアルミ配線４０４ｄが接続されている。アルミ配線
４０４ａ〜４０４ｄは各々プローブ用パッド４０５ａ〜
４０５ｄに接続されている。図４（ｂ）において、長さ
１ｍｍ、幅１．０μmのゲート電極配線抵抗４０９が設
置されている。ゲート電極配線パターンの両端４１０
ａ、４１０ｂは、各々コンタクトホール４１１ａ、４１
１ｂを介してプローブ用パッド４１２ａ、４１２ｂに接
続されている。
【０００５】以上のように構成されたテストパターンに
ついて、以下その測定評価手法について説明する。図４
（ａ）において、プローブ用パッド４０５ａ〜４０５ｄ
に各々ゲート、ソース、ドレイン、基板電位を印加し、
トランジスタ単体特性を測定する。一方、ゲート電極配
線パターンのシート抵抗を、ファンデアポーパターン
（不図示）より求める。
ついて、以下その測定評価手法について説明する。図４
（ａ）において、プローブ用パッド４０５ａ〜４０５ｄ
に各々ゲート、ソース、ドレイン、基板電位を印加し、
トランジスタ単体特性を測定する。一方、ゲート電極配
線パターンのシート抵抗を、ファンデアポーパターン
（不図示）より求める。
【０００６】図４（ｂ）において、プローブ用パッド４
１２ａ、４１２ｂ間に一定の電流（例えば１０μＡ）を
印加し、プローブ用パッド４１２ａ、４１２ｂ間に生じ
る電位差を測定することによりゲート電極配線抵抗Ｒを
求める。
１２ａ、４１２ｂ間に一定の電流（例えば１０μＡ）を
印加し、プローブ用パッド４１２ａ、４１２ｂ間に生じ
る電位差を測定することによりゲート電極配線抵抗Ｒを
求める。
【０００７】ゲート電極配線抵抗Ｒは、（数１）と表わ
される。ρはゲート電極配線パターンのシート抵抗、Ｌ
は図４（ｂ）のゲート電極配線パターン配線長（この例
の場合１ｍｍ）、Ｗは図４（ｂ）のゲート電極配線パタ
ーン幅（設計値１．０μm）を示す。
される。ρはゲート電極配線パターンのシート抵抗、Ｌ
は図４（ｂ）のゲート電極配線パターン配線長（この例
の場合１ｍｍ）、Ｗは図４（ｂ）のゲート電極配線パタ
ーン幅（設計値１．０μm）を示す。
【０００８】
【数１】
【０００９】（数１）を変形して（数２）とし、（数
２）中に、ファンデアポーパターンより求めたゲート電
極のシート抵抗ρ、図４（ｂ）のゲート電極配線長Ｌ及
び測定したゲート電極配線抵抗Ｒを代入する。この結
果、実効的なゲート電極配線パターン幅Ｗが求まる。
２）中に、ファンデアポーパターンより求めたゲート電
極のシート抵抗ρ、図４（ｂ）のゲート電極配線長Ｌ及
び測定したゲート電極配線抵抗Ｒを代入する。この結
果、実効的なゲート電極配線パターン幅Ｗが求まる。
【００１０】
【数２】
【００１１】図４（ａ）で測定したトランジスタ特性
（例えば飽和電流）と、図４（ｂ）で求めたゲート電極
配線パターン幅Ｗよりトランジスタ特性とゲート電極配
線幅の相関を求める。ゲート電極配線幅の変動により飽
和電流が変動しているときは、飽和電流が大きいほどゲ
ート電極配線幅は小さくなる。飽和電流が小さくなると
ゲート電極配線幅は大きくなる。一方、ゲート電極配線
幅の変動以外の原因でトランジスタ特性が変動している
場合は、この関係が成立しない。よって、図４（ａ）及
び図４（ｂ）のテストパターンを用いてトランジスタの
飽和電流値とゲート電極配線幅の両方を評価すること
で、トランジスタ特性変動が、ゲート長寸法に起因して
いるかどうか分離することができる。
（例えば飽和電流）と、図４（ｂ）で求めたゲート電極
配線パターン幅Ｗよりトランジスタ特性とゲート電極配
線幅の相関を求める。ゲート電極配線幅の変動により飽
和電流が変動しているときは、飽和電流が大きいほどゲ
ート電極配線幅は小さくなる。飽和電流が小さくなると
ゲート電極配線幅は大きくなる。一方、ゲート電極配線
幅の変動以外の原因でトランジスタ特性が変動している
場合は、この関係が成立しない。よって、図４（ａ）及
び図４（ｂ）のテストパターンを用いてトランジスタの
飽和電流値とゲート電極配線幅の両方を評価すること
で、トランジスタ特性変動が、ゲート長寸法に起因して
いるかどうか分離することができる。
【００１２】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、トランジスタ特性の測定に図４（ａ）の
パターンを用い、ゲート電極加工寸法測定に図４（ｂ）
のパターンを用いている。トランジスタ特性測定とゲー
ト電極加工寸法測定のパターンとが異なるため、実際に
トランジスタ特性を測定したパターンのゲート加工寸法
は実測できない。トランジスタ特性を測定するパターン
とゲート電極加工寸法を測定するパターンとはゲート電
極パターンのパターン密度が異なるため、レジストパタ
ーン形成及びエッチング時の寸法変換差が各々のパター
ンにおいて異なる。この差異は微細化の進行するサブミ
クロンデバイスで顕著に現われる。よって、従来の方法
ではパターン密度による寸法変換差が大きくなり、ゲー
ト電極配線抵抗からのトランジスタゲート長寸法推定誤
差が大きくなるという問題点を有していた。また、従来
の方法では測定に２種類のパターンが必要であり、大き
な面積を必要とするという問題点も有していた。
うな構成では、トランジスタ特性の測定に図４（ａ）の
パターンを用い、ゲート電極加工寸法測定に図４（ｂ）
のパターンを用いている。トランジスタ特性測定とゲー
ト電極加工寸法測定のパターンとが異なるため、実際に
トランジスタ特性を測定したパターンのゲート加工寸法
は実測できない。トランジスタ特性を測定するパターン
とゲート電極加工寸法を測定するパターンとはゲート電
極パターンのパターン密度が異なるため、レジストパタ
ーン形成及びエッチング時の寸法変換差が各々のパター
ンにおいて異なる。この差異は微細化の進行するサブミ
クロンデバイスで顕著に現われる。よって、従来の方法
ではパターン密度による寸法変換差が大きくなり、ゲー
ト電極配線抵抗からのトランジスタゲート長寸法推定誤
差が大きくなるという問題点を有していた。また、従来
の方法では測定に２種類のパターンが必要であり、大き
な面積を必要とするという問題点も有していた。
【００１３】本発明は上記問題点に鑑み、微細化の進行
するサブミクロンデバイスにおいても高精度にトランジ
スタ特性とゲート電極配線幅の相関を評価／解析できる
テストパターンを提供するものである。
するサブミクロンデバイスにおいても高精度にトランジ
スタ特性とゲート電極配線幅の相関を評価／解析できる
テストパターンを提供するものである。
【００１４】
【課題を解決するための手段】上記問題点を解決するた
めに本発明のテストパターンは、ＭＯＳトランジスタ特
性測定用テストパターンにおいて、拡散層パターンと、
前記拡散層に交差するゲート電極パターンとを備え、前
記拡散層の両端及び前記ゲート電極の両端及び基板の５
端子の測定用パッドを備えたものである。
めに本発明のテストパターンは、ＭＯＳトランジスタ特
性測定用テストパターンにおいて、拡散層パターンと、
前記拡散層に交差するゲート電極パターンとを備え、前
記拡散層の両端及び前記ゲート電極の両端及び基板の５
端子の測定用パッドを備えたものである。
【００１５】
【作用】本発明は上記した構成によって、同一のテスト
パターンを用いて単体トランジスタ特性測定と、トラン
ジスタのゲート電極抵抗測定を行なうため、トランジス
タ特性変動が、ゲート長寸法に起因しているかどうか分
離することができる。これにより、微細化ＭＯＳトラン
ジスタの特性を短期間に精度良く評価／解析することが
できる。
パターンを用いて単体トランジスタ特性測定と、トラン
ジスタのゲート電極抵抗測定を行なうため、トランジス
タ特性変動が、ゲート長寸法に起因しているかどうか分
離することができる。これにより、微細化ＭＯＳトラン
ジスタの特性を短期間に精度良く評価／解析することが
できる。
【００１６】
（実施例１）以下本発明の一実施例のテストパターンに
ついて、図面を参照しながら説明する。図１は、本発明
の実施例におけるテストパターンの概略図を示すもので
ある。
ついて、図面を参照しながら説明する。図１は、本発明
の実施例におけるテストパターンの概略図を示すもので
ある。
【００１７】図１において、ゲート長（Ｌ）０．５μ
m、ゲート幅（Ｗ）１０μmのＮ型ＭＯＳトランジスタが
設置されている。Ｎ型拡散層１０１はゲート電極１０２
によってソース／ドレインとなるべき２つの領域に分離
されている。分離されたＮ型拡散層１０１には各々コン
タクトホール１０３ｂ及び１０３ｃを介してアルミ配線
１０４ｂ及び１０４ｃが接続されている。一方、ゲート
電極の両端には各々コンタクトホール１０３ａ及び１０
３ｅを介してアルミ配線１０４ａ及び１０４ｅが接続さ
れている。Ｐ型基板の電位を取るためのＰ型拡散層１０
６には、コンタクトホール１０３ｄを介してアルミ配線
１０４ｄが接続されている。アルミ配線１０４ａ〜１０
４ｅは各々プローブ用パッド１０５ａ〜１０５ｅに接続
されている。
m、ゲート幅（Ｗ）１０μmのＮ型ＭＯＳトランジスタが
設置されている。Ｎ型拡散層１０１はゲート電極１０２
によってソース／ドレインとなるべき２つの領域に分離
されている。分離されたＮ型拡散層１０１には各々コン
タクトホール１０３ｂ及び１０３ｃを介してアルミ配線
１０４ｂ及び１０４ｃが接続されている。一方、ゲート
電極の両端には各々コンタクトホール１０３ａ及び１０
３ｅを介してアルミ配線１０４ａ及び１０４ｅが接続さ
れている。Ｐ型基板の電位を取るためのＰ型拡散層１０
６には、コンタクトホール１０３ｄを介してアルミ配線
１０４ｄが接続されている。アルミ配線１０４ａ〜１０
４ｅは各々プローブ用パッド１０５ａ〜１０５ｅに接続
されている。
【００１８】以上のように構成されたテストパターンに
ついて、以下その測定評価手法について説明する。図１
において、プローブ用パッド１０５ａ〜１０５ｄに各々
ゲート、ソース、ドレイン、基板電位を印加し、トラン
ジスタ単体特性を測定する。次に、プローブ用パッド１
０５ａ、１０５ｅ間に一定の電流（例えば１０μＡ）を
印加し、プローブ用パッド１０５ａ、１０５ｅ間に生じ
る電位差を測定することによりゲート電極配線抵抗Ｒを
求める。さらに、ゲート電極のファンデアポーパターン
（不図示）より、ゲート電極のシート抵抗を求める。ゲ
ート電極配線抵抗Ｒは、（数３）と表わされる。
ついて、以下その測定評価手法について説明する。図１
において、プローブ用パッド１０５ａ〜１０５ｄに各々
ゲート、ソース、ドレイン、基板電位を印加し、トラン
ジスタ単体特性を測定する。次に、プローブ用パッド１
０５ａ、１０５ｅ間に一定の電流（例えば１０μＡ）を
印加し、プローブ用パッド１０５ａ、１０５ｅ間に生じ
る電位差を測定することによりゲート電極配線抵抗Ｒを
求める。さらに、ゲート電極のファンデアポーパターン
（不図示）より、ゲート電極のシート抵抗を求める。ゲ
ート電極配線抵抗Ｒは、（数３）と表わされる。
【００１９】
【数３】
【００２０】ρはゲート電極のシート抵抗、Ｌは図１の
Ｎ型ＭＯＳトランジスタにおけるゲート長であり、抵抗
測定時のゲート電極配線パターン配線幅を示す。Ｗは図
１のＮ型ＭＯＳトランジスタにおけるゲート幅であり、
抵抗測定時のゲート電極配線パターン配線長を示す。
（数３）を変形して、（数４）とし、（数４）中に、フ
ァンデアポーパターンより求めたゲート電極のシート抵
抗ρ、図１のゲート幅Ｗ及び測定したゲート電極配線抵
抗Ｒを代入する。
Ｎ型ＭＯＳトランジスタにおけるゲート長であり、抵抗
測定時のゲート電極配線パターン配線幅を示す。Ｗは図
１のＮ型ＭＯＳトランジスタにおけるゲート幅であり、
抵抗測定時のゲート電極配線パターン配線長を示す。
（数３）を変形して、（数４）とし、（数４）中に、フ
ァンデアポーパターンより求めたゲート電極のシート抵
抗ρ、図１のゲート幅Ｗ及び測定したゲート電極配線抵
抗Ｒを代入する。
【００２１】
【数４】
【００２２】この結果、実効的なゲート電極配線パター
ン幅Ｌが求まる。本テストパターンを用いて測定したト
ランジスタ特性（例えば飽和電流）と、先に求めたゲー
ト電極配線パターン幅Ｌよりトランジスタ特性とゲート
電極配線幅の相関を求める。ゲート電極配線幅の変動に
より飽和電流が変動しているときは、飽和電流が大きい
ほどゲート電極配線幅は小さくなる。飽和電流が小さく
なるとゲート電極配線幅は大きくなる。一方、ゲート電
極配線幅の変動以外の原因でトランジスタ特性が変動し
ている場合は、この関係が成立しない。
ン幅Ｌが求まる。本テストパターンを用いて測定したト
ランジスタ特性（例えば飽和電流）と、先に求めたゲー
ト電極配線パターン幅Ｌよりトランジスタ特性とゲート
電極配線幅の相関を求める。ゲート電極配線幅の変動に
より飽和電流が変動しているときは、飽和電流が大きい
ほどゲート電極配線幅は小さくなる。飽和電流が小さく
なるとゲート電極配線幅は大きくなる。一方、ゲート電
極配線幅の変動以外の原因でトランジスタ特性が変動し
ている場合は、この関係が成立しない。
【００２３】以上のように本実施例によれば、図１のテ
ストパターンを用いてトランジスタの飽和電流値とゲー
ト電極配線幅の両方を評価することで、トランジスタ特
性変動が、ゲート長寸法に起因しているかどうか分離す
ることができる。
ストパターンを用いてトランジスタの飽和電流値とゲー
ト電極配線幅の両方を評価することで、トランジスタ特
性変動が、ゲート長寸法に起因しているかどうか分離す
ることができる。
【００２４】なお、本実施例において、トランジスタと
してはＮ型ＭＯＳトランジスタとしたが、Ｐ型ＭＯＳト
ランジスタとしてもよい。これに伴い、拡散層１０１は
Ｎ型としたが、Ｐ型としてもよい。ゲート電極１０２は
Ｎ型、Ｐ型ポリシリコンでも、金属でもよい。配線１０
４ａ〜１０４ｅはアルミとしたが、ゲート電極に比べて
抵抗の低い材料であれば他の金属でもよい。
してはＮ型ＭＯＳトランジスタとしたが、Ｐ型ＭＯＳト
ランジスタとしてもよい。これに伴い、拡散層１０１は
Ｎ型としたが、Ｐ型としてもよい。ゲート電極１０２は
Ｎ型、Ｐ型ポリシリコンでも、金属でもよい。配線１０
４ａ〜１０４ｅはアルミとしたが、ゲート電極に比べて
抵抗の低い材料であれば他の金属でもよい。
【００２５】（実施例２）以下本発明の一実施例のテス
トパターンについて、図面を参照しながら説明する。実
施例１において、図１のテストパターンを用いてトラン
ジスタの飽和電流値とゲート電極配線幅の両方を評価す
ることで、トランジスタ特性変動が、ゲート長寸法に起
因しているかどうか分離することができることを示し
た。ロット間の特性変動を定性的に検知するには図１の
テストパターン１つで十分である。しかしながらこの変
動を定量的に検知し、ゲート電極寸法の変動を定量化す
るためには、図１のテストパターン１つでは不十分であ
る。本実施例では、図１のテストパターンと同じ構成で
ゲート長（Ｌ）のみが０．４μmから０．８μmまで０．
１μmずつ異なる５種類のテストパターンを用意し、各
々について実施例１と同様の評価を行なう。
トパターンについて、図面を参照しながら説明する。実
施例１において、図１のテストパターンを用いてトラン
ジスタの飽和電流値とゲート電極配線幅の両方を評価す
ることで、トランジスタ特性変動が、ゲート長寸法に起
因しているかどうか分離することができることを示し
た。ロット間の特性変動を定性的に検知するには図１の
テストパターン１つで十分である。しかしながらこの変
動を定量的に検知し、ゲート電極寸法の変動を定量化す
るためには、図１のテストパターン１つでは不十分であ
る。本実施例では、図１のテストパターンと同じ構成で
ゲート長（Ｌ）のみが０．４μmから０．８μmまで０．
１μmずつ異なる５種類のテストパターンを用意し、各
々について実施例１と同様の評価を行なう。
【００２６】図２にゲート長（Ｌ）の異なるテストパタ
ーン各々の飽和電流値とゲート抵抗の関係を示す。飽和
電流値とゲート抵抗には強い相関がある。これらの測定
点は同一ウエハ上から得られたデータであり、ゲート長
（Ｌ）のみが異なる。ＡはＬ＝０．５μmのテストパタ
ーンの測定データを示す。Ｂ方向はＬが細い（Ｌ＜０．
５μm）テストパターンのデータであり、Ｃ方向はＬが
太い（Ｌ＞０．５μm）テストパターンのデータであ
る。よって、ゲート長Ｌ＝０．５μmのテストパターン
のゲート電極加工寸法が規定の０．５μmより細くなっ
た場合は、テストパターン測定結果はこの直線上をＢ方
向に移動する。０．５μmより太くなった場合は、Ｃ方
向に移動する。即ち、ゲート電極配線幅の変動によりト
ランジスタ特性が変動しているときは、この直線上を移
動する。ゲート電極配線幅の変動以外の原因でトランジ
スタ特性が変動している場合は、この関係が成立しな
い。よって、この直線上から外れる。さらに測定結果が
この直線上にある場合は、ゲート電極抵抗の値から、ゲ
ート電極加工寸法が定量的に推定できる。図３は、各ゲ
ート長（Ｌ）寸法のテストパターンにおけるゲート電極
抵抗測定値の逆数と（２）式より求めた推定ゲート電極
寸法の関係を示す。図３より、ゲート電極抵抗の値か
ら、ゲート電極加工寸法が定量的に推定できる。
ーン各々の飽和電流値とゲート抵抗の関係を示す。飽和
電流値とゲート抵抗には強い相関がある。これらの測定
点は同一ウエハ上から得られたデータであり、ゲート長
（Ｌ）のみが異なる。ＡはＬ＝０．５μmのテストパタ
ーンの測定データを示す。Ｂ方向はＬが細い（Ｌ＜０．
５μm）テストパターンのデータであり、Ｃ方向はＬが
太い（Ｌ＞０．５μm）テストパターンのデータであ
る。よって、ゲート長Ｌ＝０．５μmのテストパターン
のゲート電極加工寸法が規定の０．５μmより細くなっ
た場合は、テストパターン測定結果はこの直線上をＢ方
向に移動する。０．５μmより太くなった場合は、Ｃ方
向に移動する。即ち、ゲート電極配線幅の変動によりト
ランジスタ特性が変動しているときは、この直線上を移
動する。ゲート電極配線幅の変動以外の原因でトランジ
スタ特性が変動している場合は、この関係が成立しな
い。よって、この直線上から外れる。さらに測定結果が
この直線上にある場合は、ゲート電極抵抗の値から、ゲ
ート電極加工寸法が定量的に推定できる。図３は、各ゲ
ート長（Ｌ）寸法のテストパターンにおけるゲート電極
抵抗測定値の逆数と（２）式より求めた推定ゲート電極
寸法の関係を示す。図３より、ゲート電極抵抗の値か
ら、ゲート電極加工寸法が定量的に推定できる。
【００２７】以上のように本実施例によれば、図１のテ
ストパターンと同じ構成でゲート長（Ｌ）のみが０．４
μmから０．８μmまで０．１μmずつ異なる５種類のテ
ストパターンを用意し、トランジスタの飽和電流値とゲ
ート電極配線幅の両方を評価することで、トランジスタ
特性変動がゲート長寸法に起因しているかどうか定量的
に分離できる。
ストパターンと同じ構成でゲート長（Ｌ）のみが０．４
μmから０．８μmまで０．１μmずつ異なる５種類のテ
ストパターンを用意し、トランジスタの飽和電流値とゲ
ート電極配線幅の両方を評価することで、トランジスタ
特性変動がゲート長寸法に起因しているかどうか定量的
に分離できる。
【００２８】なお、本実施例において、トランジスタと
してはＮ型ＭＯＳトランジスタとしたが、Ｐ型ＭＯＳト
ランジスタとしてもよい。これに伴い、拡散層やゲート
電極、配線金属などは第１の実施例と同様に種々のもの
が選択可能である。
してはＮ型ＭＯＳトランジスタとしたが、Ｐ型ＭＯＳト
ランジスタとしてもよい。これに伴い、拡散層やゲート
電極、配線金属などは第１の実施例と同様に種々のもの
が選択可能である。
【００２９】前述した発明は理解を明瞭にするために図
解および例示の方法によって詳細に説明されたけれど
も、ある変化およびある変形は添付した特許請求の範囲
で行なわれ得ることは明らかである。
解および例示の方法によって詳細に説明されたけれど
も、ある変化およびある変形は添付した特許請求の範囲
で行なわれ得ることは明らかである。
【００３０】
【発明の効果】以上のように本発明は、ＭＯＳトランジ
スタ特性測定用テストパターンにおいて、拡散層パター
ンと、前記拡散層に交差するゲート電極パターンとを備
え、前記拡散層の両端及び前記ゲート電極の両端及び基
板の５端子の測定用パッドを設けることにより、トラン
ジスタ特性変動が、ゲート長寸法に起因しているかどう
か分離することができる。これにより、微細化ＭＯＳト
ランジスタの特性を短期間に精度良く評価／解析するこ
とができる。
スタ特性測定用テストパターンにおいて、拡散層パター
ンと、前記拡散層に交差するゲート電極パターンとを備
え、前記拡散層の両端及び前記ゲート電極の両端及び基
板の５端子の測定用パッドを設けることにより、トラン
ジスタ特性変動が、ゲート長寸法に起因しているかどう
か分離することができる。これにより、微細化ＭＯＳト
ランジスタの特性を短期間に精度良く評価／解析するこ
とができる。
【図１】本発明の第１の実施例におけるテストパターン
の概略レイアウト図
の概略レイアウト図
【図２】本発明の第２の実施例におけるゲート長（Ｌ）
の異なるテストパターン各々の飽和電流値とゲート抵抗
の関係を示す図
の異なるテストパターン各々の飽和電流値とゲート抵抗
の関係を示す図
【図３】同実施例における各ゲート長（Ｌ）寸法のテス
トパターンのゲート電極抵抗測定値の逆数と（２）式よ
り求めた推定ゲート電極寸法の関係を示す図
トパターンのゲート電極抵抗測定値の逆数と（２）式よ
り求めた推定ゲート電極寸法の関係を示す図
【図４】従来のテストパターンの概略レイアウト図
１０１ Ｎ型拡散層 １０２ ゲート電極 １０３ａ〜ｅ コンタクトホール １０４ａ〜ｅ アルミ配線 １０５ａ〜ｅ パッド １０６ Ｐ型拡散層
Claims (4)
- 【請求項１】ＭＯＳトランジスタ特性測定用テストパタ
ーンにおいて、拡散層パターンと、前記拡散層に交差す
るゲート電極パターンとを備え、前記拡散層の両端及び
前記ゲート電極の両端及び基板の５端子の測定用パッド
を備えたことを特徴とするテストパターン。 - 【請求項２】請求項１記載のＭＯＳトランジスタのゲー
ト長Ｌとゲート幅Ｗの比（Ｗ／Ｌ）が１０以上であるこ
とを特徴とするテストパターン。 - 【請求項３】請求項１記載のＭＯＳトランジスタのゲー
ト幅Ｗが一定で、ゲート長Ｌの異なる複数のテストパタ
ーンを備えたことを特徴とするテストパターン。 - 【請求項４】請求項１記載のＭＯＳトランジスタのゲー
ト電極パターン両端に各々複数のコンタクトホールを設
け、金属配線層と接続する構造を備えたことを特徴とす
るテストパターン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5088301A JPH06302767A (ja) | 1993-04-15 | 1993-04-15 | テストパターン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5088301A JPH06302767A (ja) | 1993-04-15 | 1993-04-15 | テストパターン |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06302767A true JPH06302767A (ja) | 1994-10-28 |
Family
ID=13939108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5088301A Pending JPH06302767A (ja) | 1993-04-15 | 1993-04-15 | テストパターン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06302767A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6504302B2 (en) | 2000-01-12 | 2003-01-07 | Nec Microwave Tube, Ltd. | High-pressure discharge lamp |
| CN111505059A (zh) * | 2020-03-25 | 2020-08-07 | 上海玖银电子科技有限公司 | 一种银浆的检测方法 |
-
1993
- 1993-04-15 JP JP5088301A patent/JPH06302767A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6504302B2 (en) | 2000-01-12 | 2003-01-07 | Nec Microwave Tube, Ltd. | High-pressure discharge lamp |
| CN111505059A (zh) * | 2020-03-25 | 2020-08-07 | 上海玖银电子科技有限公司 | 一种银浆的检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7927895B1 (en) | Varying capacitance voltage contrast structures to determine defect resistance | |
| JPS5845816B2 (ja) | 導線特性測定方法 | |
| US7772590B2 (en) | Metal comb structures, methods for their fabrication and failure analysis | |
| US5739052A (en) | Apparatus and method for detecting defects in insulative layers of MOS active devices | |
| US7103503B2 (en) | Testing system, a computer implemented testing method and a method for manufacturing electronic devices | |
| EP0590221B1 (en) | Current measuring structure for testing integrated circuits | |
| US6822260B1 (en) | Linewidth measurement structure with embedded scatterometry structure | |
| JPH06302767A (ja) | テストパターン | |
| CN113161322B (zh) | 电性测试结构 | |
| JP3521564B2 (ja) | 半導体装置 | |
| JP5009702B2 (ja) | 半導体評価素子、半導体集積回路装置および評価方法 | |
| JPH0147011B2 (ja) | ||
| US7376920B2 (en) | Method to monitor critical dimension of IC interconnect | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| US8853692B1 (en) | Test structure and method for bond pad quality monitoring | |
| JPH0586858B2 (ja) | ||
| JP2755220B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| JPH05126776A (ja) | 高電気絶縁性冷媒用腐食センサ | |
| EP1278997B1 (en) | Method and system for calibration of an electrical linewidth measurement and wafer for being used in the method | |
| KR100265841B1 (ko) | 포토마스크를 이용한 반도체 소자의 공정 모니터 방법 | |
| JPH0766263A (ja) | 多層金属配線の接触抵抗測定方法並びに半導体装置及び半導体ウェハ | |
| JPS61139701A (ja) | パタ−ン寸法測定回路 | |
| JP2007134499A (ja) | Ｍｏｓ形半導体素子の短絡ゲート位置の検知方法 | |
| JPS6022323A (ja) | 絶縁層ドライエツチの終点検出方法 | |
| Sendelbach et al. | Predicting electrical measurements by applying scatterometry to complex spacer structures |