JPH0630502B2 - デ−タバス中継装置 - Google Patents
デ−タバス中継装置Info
- Publication number
- JPH0630502B2 JPH0630502B2 JP61271289A JP27128986A JPH0630502B2 JP H0630502 B2 JPH0630502 B2 JP H0630502B2 JP 61271289 A JP61271289 A JP 61271289A JP 27128986 A JP27128986 A JP 27128986A JP H0630502 B2 JPH0630502 B2 JP H0630502B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- power supply
- computer
- power
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、データ転送用バスの中継装置に関し、更に詳
しくは、中継するバスの上流側と下流側とがそれぞれ異
なった電源装置によって駆動されているようなデータバ
ス中継装置に関するものである。
しくは、中継するバスの上流側と下流側とがそれぞれ異
なった電源装置によって駆動されているようなデータバ
ス中継装置に関するものである。
（従来の技術） 第３図は、中継するバスの上流側と下流側とがそれぞれ
異なった電源装置によって駆動されるデータバス中継装
置の構成ブロック図である。
異なった電源装置によって駆動されるデータバス中継装
置の構成ブロック図である。
図において、BS1は上流側バスで、これにはシステム全
体を管理する計算機１やI/O装置２が接続されている。
３は第１の電源装置で、上流側バスBS1に接続された計
算機１，I/O装置２に対して動作用の電力を供給してい
る。BS2は下流側バスで、これには複数のI/O装置４，
５，６が接続されている。７は上流側バスBS1と下流側
バスBS2との間に設置され、上流側バスBS1と下流側バス
BS2を通るデータバスを中継する中継装置である。８は
第２の電源装置で、中継装置７，下流側バスBS2に接続
された複数のI/O装置４，５，６に対して動作用電力を
供給している。
体を管理する計算機１やI/O装置２が接続されている。
３は第１の電源装置で、上流側バスBS1に接続された計
算機１，I/O装置２に対して動作用の電力を供給してい
る。BS2は下流側バスで、これには複数のI/O装置４，
５，６が接続されている。７は上流側バスBS1と下流側
バスBS2との間に設置され、上流側バスBS1と下流側バス
BS2を通るデータバスを中継する中継装置である。８は
第２の電源装置で、中継装置７，下流側バスBS2に接続
された複数のI/O装置４，５，６に対して動作用電力を
供給している。
（発明が解決しようとする問題点） このように構成されるシステムにおいて、例えば、第２
の電源装置８が停電し、短かい時間に復電したような場
合、それにより計算機１からいずれかのI/O装置へのア
クセスが失敗すると、その原因がI/O装置の故障による
ものか、電源装置８の停電によるものか判断できず、そ
の後のエラー処理が確定的でなくなくという問題点があ
る。
の電源装置８が停電し、短かい時間に復電したような場
合、それにより計算機１からいずれかのI/O装置へのア
クセスが失敗すると、その原因がI/O装置の故障による
ものか、電源装置８の停電によるものか判断できず、そ
の後のエラー処理が確定的でなくなくという問題点があ
る。
なお、第２の電源装置のみの停電は、第１の電源装置３
とは入力の給電系統が異なる場合や、同一の給電系統で
あっても負荷の違いがあるような場合、容易に発生し得
る。
とは入力の給電系統が異なる場合や、同一の給電系統で
あっても負荷の違いがあるような場合、容易に発生し得
る。
上述した問題点を解決するひとつの手法として、第１の
電源装置３と、第２の電源装置８との間で協調を取る手
法が考えられる。すなわち、第２の電源装置８が停電を
検出し、その出力をオフにする際は、第１の電源装置３
にもそれを伝達し、第１の電源装置でも停電を発生させ
る。第１の電源装置３の停電により、計算機１は停電の
発生を認知できる。
電源装置３と、第２の電源装置８との間で協調を取る手
法が考えられる。すなわち、第２の電源装置８が停電を
検出し、その出力をオフにする際は、第１の電源装置３
にもそれを伝達し、第１の電源装置でも停電を発生させ
る。第１の電源装置３の停電により、計算機１は停電の
発生を認知できる。
しかしながら、このような手法によれば、第１の電源装
置３と第２の電源装置８間でのダイレクトな信号伝送手
段が必要となり、各電源装置を特殊な構成にしなければ
ならない。また、上流側バスBS1に複数の中継装置を介
して複数の下流側バスBS2が接続されるようなシステム
においては、ひとつの電源装置の故障により、システム
全体がダウンすることとなり、故障の独立性が保てない
という問題点がある。
置３と第２の電源装置８間でのダイレクトな信号伝送手
段が必要となり、各電源装置を特殊な構成にしなければ
ならない。また、上流側バスBS1に複数の中継装置を介
して複数の下流側バスBS2が接続されるようなシステム
においては、ひとつの電源装置の故障により、システム
全体がダウンすることとなり、故障の独立性が保てない
という問題点がある。
本発明は、このような問題点に鑑みてなされたもので、
その目的は、第２の電源装置に停電が発生し、それによ
り計算機１から下流側バスBS2に接続されるI/O装置に対
するアクセスに失敗した時も、そのアクセス失敗が電源
装置の停電によるものであると認知可能とし、アクセス
失敗時のエラー処理を正確に行なえるようにしたデータ
バス中継装置を実現しようとするものである。
その目的は、第２の電源装置に停電が発生し、それによ
り計算機１から下流側バスBS2に接続されるI/O装置に対
するアクセスに失敗した時も、そのアクセス失敗が電源
装置の停電によるものであると認知可能とし、アクセス
失敗時のエラー処理を正確に行なえるようにしたデータ
バス中継装置を実現しようとするものである。
（問題点を解決するための手段） 前記した問題点を解決する本発明は、データ転送のマス
タとなる計算機と、この計算機に接続された上流側バス
と、前記計算機及び上流側バスに接続される装置に対し
て電力を供給する第１の電源装置と、下流側バスと、前
記上流側バスと下流側バスとの間に設置され両バス間の
データ中継を行なう中継装置と、前記下流側バスに接続
され前記計算機との間でデータの授受を行なうI/O装置
と、このI/O装置及び前記中継装置に対して電力を供給
する第２の電源装置とからなり、 前記中継装置に、前記第２の電源装置の停電を検出する
停電検出手段と、この停電検出手段によって電源の復帰
が検出された時セットされるフリップフロップと、この
フリップフロップの状態を前記上流側バスを経由して読
み出し可能とするとともに、上流側バスを経由してフリ
ップフロップをリセットする回路手段とを設けたことを
特徴とするものである。
タとなる計算機と、この計算機に接続された上流側バス
と、前記計算機及び上流側バスに接続される装置に対し
て電力を供給する第１の電源装置と、下流側バスと、前
記上流側バスと下流側バスとの間に設置され両バス間の
データ中継を行なう中継装置と、前記下流側バスに接続
され前記計算機との間でデータの授受を行なうI/O装置
と、このI/O装置及び前記中継装置に対して電力を供給
する第２の電源装置とからなり、 前記中継装置に、前記第２の電源装置の停電を検出する
停電検出手段と、この停電検出手段によって電源の復帰
が検出された時セットされるフリップフロップと、この
フリップフロップの状態を前記上流側バスを経由して読
み出し可能とするとともに、上流側バスを経由してフリ
ップフロップをリセットする回路手段とを設けたことを
特徴とするものである。
（作用） 電源装置８が停電し、再び復帰するような事故が発生す
ると、その状態がフリップフロップ７５にメモリされ
る。従って計算機１が、I/O装置に対するアクセスを実
施し、それが失敗した場合、フリップフロップの状態を
読み出すことにより、アクセスの失敗が電源装置に起因
するものなのか、I/O装置に起因するものなのかを正確
に知ることができる。
ると、その状態がフリップフロップ７５にメモリされ
る。従って計算機１が、I/O装置に対するアクセスを実
施し、それが失敗した場合、フリップフロップの状態を
読み出すことにより、アクセスの失敗が電源装置に起因
するものなのか、I/O装置に起因するものなのかを正確
に知ることができる。
（実施例） 第１図は、本発明に係る装置の一例を示す構成ブロック
図である。図において、第３図の各部分と対応するもの
には同一符号を付して示す。１はデータ転送のマスタと
なる計算機である。この計算機に接続された上流側バス
BS1及び下流側バスBS2は、制御信号を転送する制御信号
バスB1と、アドレス信号及びデータ信号を転送するデー
タバスB2とからなる。４，５，６は下流側バスBS2に接
続され、計算機１との間でデータの授受を行なうI/O装
置、７は上流側バスと下流側バスとを結び、両バス間の
データ中継を行なう中継装置で、各I/O装置４，５，６
とともに、第２の電源装置８から電力が供給されて動作
する。
図である。図において、第３図の各部分と対応するもの
には同一符号を付して示す。１はデータ転送のマスタと
なる計算機である。この計算機に接続された上流側バス
BS1及び下流側バスBS2は、制御信号を転送する制御信号
バスB1と、アドレス信号及びデータ信号を転送するデー
タバスB2とからなる。４，５，６は下流側バスBS2に接
続され、計算機１との間でデータの授受を行なうI/O装
置、７は上流側バスと下流側バスとを結び、両バス間の
データ中継を行なう中継装置で、各I/O装置４，５，６
とともに、第２の電源装置８から電力が供給されて動作
する。
この中継装置７において、７１は制御信号バスB1を介し
て計算機１からの制御信号を入力し、中継装置内の各部
分を制御するとともに、下流側バスBS2への制御信号を
作るバス中継制御部、７２，７３はデータバスB2に挿入
されたバスバッファ部である。７４は第２の電源装置８
からパワーステータス信号を入力し、この電源装置の停
電及びその復帰を検出する停電検出手段、７５は停電検
出手段７４からの信号を入力し、停電検出手段７４によ
って電源装置８の、停電からの復帰が検出された時、セ
ットされるフリップフロップ、７６はフリップフロップ
７５の状態を、上流側バスBS1を介して計算機１が読み
出し可能とするとともに、上流側バスBS1を介して、フ
リップフロップ７５をリセットする読出しリセット回路
で、アドレス信号をデコードするアドレスデコード部７
７と、ゲート７８からなる。ここでゲート７８は、アド
レスデコード部７７からのフリップフロップ７５の状態
読出しを指示するイネェーブル信号ENによって制御され
る。
て計算機１からの制御信号を入力し、中継装置内の各部
分を制御するとともに、下流側バスBS2への制御信号を
作るバス中継制御部、７２，７３はデータバスB2に挿入
されたバスバッファ部である。７４は第２の電源装置８
からパワーステータス信号を入力し、この電源装置の停
電及びその復帰を検出する停電検出手段、７５は停電検
出手段７４からの信号を入力し、停電検出手段７４によ
って電源装置８の、停電からの復帰が検出された時、セ
ットされるフリップフロップ、７６はフリップフロップ
７５の状態を、上流側バスBS1を介して計算機１が読み
出し可能とするとともに、上流側バスBS1を介して、フ
リップフロップ７５をリセットする読出しリセット回路
で、アドレス信号をデコードするアドレスデコード部７
７と、ゲート７８からなる。ここでゲート７８は、アド
レスデコード部７７からのフリップフロップ７５の状態
読出しを指示するイネェーブル信号ENによって制御され
る。
このように構成した装置の動作を次に通常の動作時と停
電発生時とに分けて説明する。
電発生時とに分けて説明する。
（通常動作時） 中継装置７において、バス中継制御部７１は、上流側バ
スBS1を経由して計算機１からの制御信号を入力し、バ
スバッファ部７２，７３の開閉の制御を行なうととも
に、下流側バスBS2の制御信号を作り出す。アドレスデ
コーダ部７７は、上流側バスBS1を経由して計算機１か
らアドレス信号を入力し、下流側バスBS2へ中継する
か、フリップフロップ７５にアクセスするかを判定して
いる。また、バス中継制御部７１からリード／ライト(R
/W)及びタイミング信号が与えられ、バス中継制御部７
１に、下流側バスBS2を選択していることを示すバス２
アクセス信号を出力している。
スBS1を経由して計算機１からの制御信号を入力し、バ
スバッファ部７２，７３の開閉の制御を行なうととも
に、下流側バスBS2の制御信号を作り出す。アドレスデ
コーダ部７７は、上流側バスBS1を経由して計算機１か
らアドレス信号を入力し、下流側バスBS2へ中継する
か、フリップフロップ７５にアクセスするかを判定して
いる。また、バス中継制御部７１からリード／ライト(R
/W)及びタイミング信号が与えられ、バス中継制御部７
１に、下流側バスBS2を選択していることを示すバス２
アクセス信号を出力している。
これにより、中継装置７は、計算機１が、上流側バスBS
1，下流側バスBS2を介してI/O装置へアクセスするため
の中継装置として働き、計算機１からのアドレス信号や
I/O装置への書き込みデータ信号、I/O装置からの読み出
しデータ信号を中継する。
1，下流側バスBS2を介してI/O装置へアクセスするため
の中継装置として働き、計算機１からのアドレス信号や
I/O装置への書き込みデータ信号、I/O装置からの読み出
しデータ信号を中継する。
（停電発生時） 通常動作時において、第２の電源装置８が何んらかの原
因で停電し、かつ、その停電中に計算機１が下流側バス
BS2に接続されたI/O装置に対してアクセスし、そのアク
セスが失敗（無応答）したような場合、計算機１は中継
装置７内のフリップフロップ７５の状態をリードするア
クセスを行なう。一方、中継装置７内の停電検出手段７
４は、第２の電源装置８の停電を検出するとともに、電
源の復帰が検出された時点で、フリップフロップ７５を
セット（“１”の状態）する。電源が停電した後も復電
が行なわれていない場合、中継装置７に電力が供給され
なくなり、動作不能となる。
因で停電し、かつ、その停電中に計算機１が下流側バス
BS2に接続されたI/O装置に対してアクセスし、そのアク
セスが失敗（無応答）したような場合、計算機１は中継
装置７内のフリップフロップ７５の状態をリードするア
クセスを行なう。一方、中継装置７内の停電検出手段７
４は、第２の電源装置８の停電を検出するとともに、電
源の復帰が検出された時点で、フリップフロップ７５を
セット（“１”の状態）する。電源が停電した後も復電
が行なわれていない場合、中継装置７に電力が供給され
なくなり、動作不能となる。
第２図は計算機１が行なう動作の一例を示すフローチャ
ートである。
ートである。
計算機１は、フローチャート７５の状態をリードした結
果、無応答（“０”の状態）であれば、電源装置８を含
み、下流側バスBS2に接続された系統（第２バス系統）
全体がフェイルと認知する。何らかの応答があった場
合、フリップフロップ７５の状態が“１”か“０”かを
判断する。ここで、“１”であれば、第２の電源装置８
が停電したことによるアクセス失敗と認知するととも
に、フリップフロップ７５をリセットする。また、
“０”であれば、I/O装置の故障によるアクセス失敗と
認知し、予じめシステムで定めたI/O装置のエラー処理
を実行する。
果、無応答（“０”の状態）であれば、電源装置８を含
み、下流側バスBS2に接続された系統（第２バス系統）
全体がフェイルと認知する。何らかの応答があった場
合、フリップフロップ７５の状態が“１”か“０”かを
判断する。ここで、“１”であれば、第２の電源装置８
が停電したことによるアクセス失敗と認知するととも
に、フリップフロップ７５をリセットする。また、
“０”であれば、I/O装置の故障によるアクセス失敗と
認知し、予じめシステムで定めたI/O装置のエラー処理
を実行する。
（発明の効果） 以上説明したように、本発明の装置によれば、計算機１
がI/O装置に対してアクセスし、そのアクセスが失敗し
た場合、その原因がI/O装置自身によるものか、電源の
停電あるいは中継装置の故障によるものかを正確に判断
することができ、エラー処理や保守作業を容易に行なう
ことができる。また、このような効果を実現するため
に、電源装置に特別な構成を要求しないので、電源装置
として安価な汎用性のあるものを使用できる。
がI/O装置に対してアクセスし、そのアクセスが失敗し
た場合、その原因がI/O装置自身によるものか、電源の
停電あるいは中継装置の故障によるものかを正確に判断
することができ、エラー処理や保守作業を容易に行なう
ことができる。また、このような効果を実現するため
に、電源装置に特別な構成を要求しないので、電源装置
として安価な汎用性のあるものを使用できる。
第１図は本発明に係る装置の一例を示す構成ブロック
図、第２図はその動作を示すフローチャート、第３図は
データバス中継装置の構成ブロック図である。 １……計算機、BS1……上流側バス、BS2……下流側バ
ス、３，８……電源装置、２，４，５，６……I/O装
置、７……中継装置、７４……停電検出手段、７５……
フリップフロップ、７６……読出しリセット回路
図、第２図はその動作を示すフローチャート、第３図は
データバス中継装置の構成ブロック図である。 １……計算機、BS1……上流側バス、BS2……下流側バ
ス、３，８……電源装置、２，４，５，６……I/O装
置、７……中継装置、７４……停電検出手段、７５……
フリップフロップ、７６……読出しリセット回路
Claims (1)
- 【請求項１】データ転送のマスタとなる計算機と、この
計算機に接続された上流側バスと、前記計算機及び上流
側バスに接続される装置に対して電力を供給する第１の
電源装置と、下流側バスと、前記上流側バスと下流側バ
スとの間に設置され両バス間のデータ中継を行なう中継
装置と、前記下流側バスに接続され前記計算機との間で
データの授受を行なうI/O装置と、このI/O装置及び前記
中継装置に対して電力を供給する第２の電源装置とから
なり、 前記中継装置に、前記第２の電源装置の停電を検出する
停電検出手段と、この停電検出手段によって電源の復帰
が検出された時セットされるフリップフロップと、この
フリップフロップの状態を前記上流側バスを経由して読
み出し可能とするとともに、上流側バスを経由してフリ
ップフロップをリセットする回路手段とを設けたことを
特徴とするデータバス中継装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61271289A JPH0630502B2 (ja) | 1986-11-14 | 1986-11-14 | デ−タバス中継装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61271289A JPH0630502B2 (ja) | 1986-11-14 | 1986-11-14 | デ−タバス中継装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63125032A JPS63125032A (ja) | 1988-05-28 |
| JPH0630502B2 true JPH0630502B2 (ja) | 1994-04-20 |
Family
ID=17497979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61271289A Expired - Fee Related JPH0630502B2 (ja) | 1986-11-14 | 1986-11-14 | デ−タバス中継装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0630502B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0735472Y2 (ja) * | 1988-08-29 | 1995-08-09 | 株式会社東芝 | データ伝送線の電源装置 |
-
1986
- 1986-11-14 JP JP61271289A patent/JPH0630502B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63125032A (ja) | 1988-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0630502B2 (ja) | デ−タバス中継装置 | |
| US4551836A (en) | Cross-copy arrangement for synchronizing error detection clock signals in a duplex digital system | |
| JP2637653B2 (ja) | 冗長化制御装置 | |
| JP2626127B2 (ja) | 予備系ルート試験方式 | |
| JPS5952861B2 (ja) | 非同期処理系の転送装置切替え方式 | |
| JP2946541B2 (ja) | 二重化制御システム | |
| JP2706027B2 (ja) | プログラマブルコントローラ | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPS6321217B2 (ja) | ||
| JPS6412144B2 (ja) | ||
| JPS5827531B2 (ja) | デ−タ伝送システムに於けるシステム動作制御装置 | |
| JPH0250502B2 (ja) | ||
| JP2825464B2 (ja) | 通信装置 | |
| JPH0581149A (ja) | バスアダプタ監視システム | |
| JPH01113838A (ja) | チエツク方式 | |
| JPH01184550A (ja) | 中間制御装置のテスト回路 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPH037177B2 (ja) | ||
| JPS58105649A (ja) | ２重ル−プ状デ−タ伝送システムのデ−タ伝送方法 | |
| JPH0232428A (ja) | 擬似障害発生装置 | |
| JPS62249250A (ja) | 記憶装置 | |
| JPH0553977A (ja) | 情報処理システム | |
| JPH0594325A (ja) | 監視制御装置 | |
| JPH06348604A (ja) | メモリコピー方式 | |
| JPH03202943A (ja) | 記憶装置の誤り検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |