JPH0553977A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH0553977A JPH0553977A JP24266291A JP24266291A JPH0553977A JP H0553977 A JPH0553977 A JP H0553977A JP 24266291 A JP24266291 A JP 24266291A JP 24266291 A JP24266291 A JP 24266291A JP H0553977 A JPH0553977 A JP H0553977A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- input
- output
- adapter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 14
- 239000000654 additive Substances 0.000 abstract 4
- 230000000996 additive effect Effects 0.000 abstract 4
- 238000012544 monitoring process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 主記憶装置が接続されたメモリバスと入出力
装置が接続された入出力バスとをバスアダプタを介して
接続されてなる情報処理システムにおいて、該バスアダ
プタの障害を容易に検出する。 【構成】 主記憶装置5と入出力装置9との間のデータ
転送の際メモリバス1上のデータと入出力バス3上のデ
ータとを比較する手段たる記憶回路63及び比較回路6
4を設け、この比較結果によりバスアダプタ8の障害を
検出する。
装置が接続された入出力バスとをバスアダプタを介して
接続されてなる情報処理システムにおいて、該バスアダ
プタの障害を容易に検出する。 【構成】 主記憶装置5と入出力装置9との間のデータ
転送の際メモリバス1上のデータと入出力バス3上のデ
ータとを比較する手段たる記憶回路63及び比較回路6
4を設け、この比較結果によりバスアダプタ8の障害を
検出する。
Description
【0001】
【技術分野】本発明は情報処理システムに関し、特にメ
モリバスと入出力バスとがバスアダプタを介して接続さ
れてなる情報処理システムに関する。
モリバスと入出力バスとがバスアダプタを介して接続さ
れてなる情報処理システムに関する。
【0002】
【従来技術】一般に、主記憶装置が接続されたメモリバ
スと磁気ディスク装置、プリンタ等の入出力装置とを接
続する場合、バスアダプタを介して接続している。その
バスアダプタを含む従来の情報処理システムについて図
2を参照して説明する。図2は従来の情報処理システム
の構成を示すブロック図である。
スと磁気ディスク装置、プリンタ等の入出力装置とを接
続する場合、バスアダプタを介して接続している。その
バスアダプタを含む従来の情報処理システムについて図
2を参照して説明する。図2は従来の情報処理システム
の構成を示すブロック図である。
【0003】図において、メモリバス1には演算処理装
置4及び主記憶装置5が接続されている。また、基本入
出力バス2には入出力装置7が接続されている。そし
て、バス1とバス2とがバスアダプタ6を介して接続さ
れることにより、主記憶装置5と入出力装置7との間で
データの授受が行われる。
置4及び主記憶装置5が接続されている。また、基本入
出力バス2には入出力装置7が接続されている。そし
て、バス1とバス2とがバスアダプタ6を介して接続さ
れることにより、主記憶装置5と入出力装置7との間で
データの授受が行われる。
【0004】一方、本システムでは基本入出力バス2の
他に増設入出力バス3が、増設バスアダプタ8を介して
バス1に接続されている。これにより、主記憶装置5と
入出力装置7との間でデータの授受が行われる。
他に増設入出力バス3が、増設バスアダプタ8を介して
バス1に接続されている。これにより、主記憶装置5と
入出力装置7との間でデータの授受が行われる。
【0005】すなわち、従来の情報処理システムでは、
バス同士をバスアダプタで中継することにより、主記憶
装置と各入出力装置との間でデータの転送が行われてい
るのである。しかし、上述した従来のシステムでは、演
算処理装置が増設入力出力バス上の入出力装置に対して
起動をかけたとき、主記憶装置と入出力装置との間で情
報の受け渡しが行われるが、その際これら一連の動作を
監視する機能がなかったため、障害が発生したときにそ
の原因を究明することが難しいという欠点があった。
バス同士をバスアダプタで中継することにより、主記憶
装置と各入出力装置との間でデータの転送が行われてい
るのである。しかし、上述した従来のシステムでは、演
算処理装置が増設入力出力バス上の入出力装置に対して
起動をかけたとき、主記憶装置と入出力装置との間で情
報の受け渡しが行われるが、その際これら一連の動作を
監視する機能がなかったため、障害が発生したときにそ
の原因を究明することが難しいという欠点があった。
【0006】
【発明の目的】本発明は上述した従来の欠点を解決する
ためになされたものであり、その目的はバスアダプタに
よる障害を検出することのできる情報処理システムを提
供することである。
ためになされたものであり、その目的はバスアダプタに
よる障害を検出することのできる情報処理システムを提
供することである。
【0007】
【発明の構成】本発明による情報処理システムは、主記
憶装置が接続されたメモリバスと入出力装置が接続され
た入出力バスとをバスアダプタを介して接続されてなる
情報処理システムであって、前記主記憶装置と前記入出
力装置との間のデータ転送の際前記メモリバス上のデー
タと前記入出力バス上のデータとを比較する手段を有
し、この比較結果により前記バスアダプタの障害を検出
するようにしたことを特徴とする。
憶装置が接続されたメモリバスと入出力装置が接続され
た入出力バスとをバスアダプタを介して接続されてなる
情報処理システムであって、前記主記憶装置と前記入出
力装置との間のデータ転送の際前記メモリバス上のデー
タと前記入出力バス上のデータとを比較する手段を有
し、この比較結果により前記バスアダプタの障害を検出
するようにしたことを特徴とする。
【0008】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0009】図1は本発明による情報処理システムの一
実施例の構成を示すブロック図であり、図2と同等部分
は同一符号により示されている。図において、本実施例
のシステムでは、増設バスアダプタ8を監視するための
構成が、バスアダプタ6内に追加されている。すなわ
ち、バス上のデータを一時格納する記憶回路63及びそ
の格納されているデータと他のバス上のデータと比較す
るための比較回路64がバスアダプタ6内に設けられて
おり、さらにこれら両回路63及び64にバス上のデー
タを入力せしめるためのセレクタ61及び62も設けら
れている。つまり、本実施例のシステムでは増設バスア
ダプタ8を介してメモリバス1上の主記憶装置5と増設
入出力バス3上の入出力装置9との間でデータの送受が
行われている動作をバスアダプタ6が監視しており、メ
モリバス1上のデータ、増設入出力バス3上のデータの
両方の値を比較することによって増設バスアダプタ8に
よる障害の切りわけを容易にしているのである。
実施例の構成を示すブロック図であり、図2と同等部分
は同一符号により示されている。図において、本実施例
のシステムでは、増設バスアダプタ8を監視するための
構成が、バスアダプタ6内に追加されている。すなわ
ち、バス上のデータを一時格納する記憶回路63及びそ
の格納されているデータと他のバス上のデータと比較す
るための比較回路64がバスアダプタ6内に設けられて
おり、さらにこれら両回路63及び64にバス上のデー
タを入力せしめるためのセレクタ61及び62も設けら
れている。つまり、本実施例のシステムでは増設バスア
ダプタ8を介してメモリバス1上の主記憶装置5と増設
入出力バス3上の入出力装置9との間でデータの送受が
行われている動作をバスアダプタ6が監視しており、メ
モリバス1上のデータ、増設入出力バス3上のデータの
両方の値を比較することによって増設バスアダプタ8に
よる障害の切りわけを容易にしているのである。
【0010】かかる監視を行うため、バスアダプタ6
は、記憶回路63を内蔵している。この記憶回路63は
メモリバス1又は増設入出力バス3上のデータをセレク
タ61により選択して記憶することができる。比較回路
64は逆に増設入出力バス3又はメモリバス1上のデー
タをセレクタ62により選択したデータと、記憶回路6
3が記憶するデータとを比較する回路である。
は、記憶回路63を内蔵している。この記憶回路63は
メモリバス1又は増設入出力バス3上のデータをセレク
タ61により選択して記憶することができる。比較回路
64は逆に増設入出力バス3又はメモリバス1上のデー
タをセレクタ62により選択したデータと、記憶回路6
3が記憶するデータとを比較する回路である。
【0011】かかる構成において、演算処理装置4が増
設入出力バス3上の入出力装置9に対して起動をかける
と増設バスアダプタ8を通して増設入出力バス3上の入
出力装置9と主記憶装置5との間でデータが受け渡され
る。まず、主記憶装置5から増設バスアダプタ8を介し
て増設入出力バス3上の入出力装置9にデータが流れる
場合について説明する。主記憶装置5を出たデータは、
メモリバス1を介して増設バスアダプタ8に入って行く
が、このときメモリバス1のデータをバスアダプタ6に
内蔵されているセレクタ61が選択して記憶回路63に
記憶する。一方、増設バスアダプタ8が中継したデータ
が増設入出力バス3を介して入出力装置9に入る場合は
バスアダプタ6内のセレクタ62が増設入出力バス3の
データを選択し、比較回路64が記憶回路63に記憶さ
れているデータとセレクタ62が選択したデータとを比
較する。その結果、比較したデータが異なっている時、
比較回路64が上位装置(図示せず)にエラー信号を発
する。
設入出力バス3上の入出力装置9に対して起動をかける
と増設バスアダプタ8を通して増設入出力バス3上の入
出力装置9と主記憶装置5との間でデータが受け渡され
る。まず、主記憶装置5から増設バスアダプタ8を介し
て増設入出力バス3上の入出力装置9にデータが流れる
場合について説明する。主記憶装置5を出たデータは、
メモリバス1を介して増設バスアダプタ8に入って行く
が、このときメモリバス1のデータをバスアダプタ6に
内蔵されているセレクタ61が選択して記憶回路63に
記憶する。一方、増設バスアダプタ8が中継したデータ
が増設入出力バス3を介して入出力装置9に入る場合は
バスアダプタ6内のセレクタ62が増設入出力バス3の
データを選択し、比較回路64が記憶回路63に記憶さ
れているデータとセレクタ62が選択したデータとを比
較する。その結果、比較したデータが異なっている時、
比較回路64が上位装置(図示せず)にエラー信号を発
する。
【0012】次に、増設入出力バス3上の入出力装置9
から増設バスアダプタ8を介して主記憶装置5にデータ
が流れる場合について説明する。データは増設入出力バ
ス3上の入出力装置9を出て増設入出力バス3を介して
増設バスアダプタ8に入るが、このとき増設入出力バス
3のデータをバスアダプタ6内のセレクタ61が選択
し、記憶回路63に記憶する。
から増設バスアダプタ8を介して主記憶装置5にデータ
が流れる場合について説明する。データは増設入出力バ
ス3上の入出力装置9を出て増設入出力バス3を介して
増設バスアダプタ8に入るが、このとき増設入出力バス
3のデータをバスアダプタ6内のセレクタ61が選択
し、記憶回路63に記憶する。
【0013】一方、増設バスアダプタ8を出たデータは
メモリバス1を介して主記憶装置5に入るが、このとき
メモリバス1のデータをバスアダプタ6内のセレクタ6
2が選択し、比較回路64が記憶回路63に記憶されて
いるデータとセレクタ62が選択したデータとを比較す
る。その比較の結果、両データが不一致、すなわち異な
っている時は比較回路64が上位装置(図示せず)にエ
ラー信号を送出する。なお、比較結果が一致を示したと
きは増設バスアダプタ8は正常であることになる。
メモリバス1を介して主記憶装置5に入るが、このとき
メモリバス1のデータをバスアダプタ6内のセレクタ6
2が選択し、比較回路64が記憶回路63に記憶されて
いるデータとセレクタ62が選択したデータとを比較す
る。その比較の結果、両データが不一致、すなわち異な
っている時は比較回路64が上位装置(図示せず)にエ
ラー信号を送出する。なお、比較結果が一致を示したと
きは増設バスアダプタ8は正常であることになる。
【0014】つまり、従来のシステム(図2)では増設
バスアダプタ8を監視する手段を持っておらず、したが
って増設バスアダプタ8で障害が発生してもその原因を
究明することが難しいのに対し、本システムでは、バス
アダプタ6がデータ転送中のメモリバス1、増設入出力
バス3の両方のデータを比較することによって、増設バ
スアダプタ8による障害を容易に究明することができる
のである。また、増設バスアダプタ8を監視すること
で、保守性を高めることもできる。
バスアダプタ8を監視する手段を持っておらず、したが
って増設バスアダプタ8で障害が発生してもその原因を
究明することが難しいのに対し、本システムでは、バス
アダプタ6がデータ転送中のメモリバス1、増設入出力
バス3の両方のデータを比較することによって、増設バ
スアダプタ8による障害を容易に究明することができる
のである。また、増設バスアダプタ8を監視すること
で、保守性を高めることもできる。
【0015】なお、バス上のデータ同士を比較するため
の回路63,64等は、バスアダプタ6の外部に設けて
も同様の効果が得られる。さらに、バスアダプタ6の障
害を検出するために、同様の比較回路64等を設けても
良く、そうすればより保守性が高まる。
の回路63,64等は、バスアダプタ6の外部に設けて
も同様の効果が得られる。さらに、バスアダプタ6の障
害を検出するために、同様の比較回路64等を設けても
良く、そうすればより保守性が高まる。
【0016】
【発明の効果】以上説明したように本発明は、メモリバ
スと入出力バスとのデータ同士を比較することにより、
増設バスアダプタによる障害の切りわけを容易にできる
と共に、保守性を高めることができるという効果があ
る。
スと入出力バスとのデータ同士を比較することにより、
増設バスアダプタによる障害の切りわけを容易にできる
と共に、保守性を高めることができるという効果があ
る。
【図1】本発明の実施例による情報処理システムの構成
を示すブロック図である。
を示すブロック図である。
【図2】従来の情報処理システムの構成を示すブロック
図である。
図である。
1 メモリバス 2 基本入出力バス 3 増設入出力バス 5 主記憶装置 7,9 入出力装置 61,62 セレクタ 63 記憶回路 64 比較回路
Claims (1)
- 【請求項1】 主記憶装置が接続されたメモリバスと入
出力装置が接続された入出力バスとをバスアダプタを介
して接続されてなる情報処理システムであって、前記主
記憶装置と前記入出力装置との間のデータ転送の際前記
メモリバス上のデータと前記入出力バス上のデータとを
比較する手段を有し、この比較結果により前記バスアダ
プタの障害を検出するようにしたことを特徴とする情報
処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24266291A JPH0553977A (ja) | 1991-08-28 | 1991-08-28 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24266291A JPH0553977A (ja) | 1991-08-28 | 1991-08-28 | 情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0553977A true JPH0553977A (ja) | 1993-03-05 |
Family
ID=17092378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24266291A Pending JPH0553977A (ja) | 1991-08-28 | 1991-08-28 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0553977A (ja) |
-
1991
- 1991-08-28 JP JP24266291A patent/JPH0553977A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4737957A (en) | Method of processing abnormal situation in digital transmission system | |
| JPH0553977A (ja) | 情報処理システム | |
| JPH0581149A (ja) | バスアダプタ監視システム | |
| JPH0589032A (ja) | 情報処理装置 | |
| JP2581419B2 (ja) | 伝送装置、及び伝送装置によるプロテクション方法 | |
| JPH04273349A (ja) | 情報処理装置 | |
| JPS63168757A (ja) | バスエラ−検出方式 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JP2956385B2 (ja) | バスライン監視方式 | |
| JPH0635736A (ja) | 二重化処理装置 | |
| JP2706027B2 (ja) | プログラマブルコントローラ | |
| JPH079636B2 (ja) | バス診断装置 | |
| JPH07104795B2 (ja) | エラ−検出方式 | |
| JPS59225460A (ja) | マイクロプロセツサ | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPS6321217B2 (ja) | ||
| JP3297515B2 (ja) | 多重伝送装置 | |
| JPS59116998A (ja) | 主記憶装置の障害検知方式 | |
| JPS62293453A (ja) | 多重バス方式デ−タ処理装置 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPH0553857A (ja) | Lsi間接続試験回路 | |
| JPH0630502B2 (ja) | デ−タバス中継装置 | |
| JPH0950305A (ja) | プログラマブルコントローラおよびその故障検出方法 | |
| JPS5868299A (ja) | アドレス異常検出回路 | |
| JPS58109949A (ja) | エラ−情報表示方式 |