JPH06309225A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH06309225A JPH06309225A JP5100902A JP10090293A JPH06309225A JP H06309225 A JPH06309225 A JP H06309225A JP 5100902 A JP5100902 A JP 5100902A JP 10090293 A JP10090293 A JP 10090293A JP H06309225 A JPH06309225 A JP H06309225A
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- instruction
- cache memory
- load instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】 通常のロード命令によるデータ転送が投機的
ロード命令に妨げられることなく実行できる情報処理装
置を提供する。 【構成】 主記憶装置１０とキャッシュメモリ１４から
の第１の命令１９を解読して投機的、非投機的ロード命
令であるかという第１の転送条件１０５を生成する命令
デコード部１０２と、第１の転送条件１０５を複数サイ
クル保持した後第２の転送条件１０６として出力する転
送条件保持部１０４と、第１の転送条件１０５が投機的
ロード命令であり、第２の転送条件１０６が非投機的ロ
ード命令である場合、無効信号１８を生成する命令比較
部１０３と、第２の転送条件１０６で実行される主記憶
部１０とキャッシュメモリ１４間のデータ転送を無効信
号１８により中止するデータ転送部１３とを備えた情報
処理装置である。
ロード命令に妨げられることなく実行できる情報処理装
置を提供する。 【構成】 主記憶装置１０とキャッシュメモリ１４から
の第１の命令１９を解読して投機的、非投機的ロード命
令であるかという第１の転送条件１０５を生成する命令
デコード部１０２と、第１の転送条件１０５を複数サイ
クル保持した後第２の転送条件１０６として出力する転
送条件保持部１０４と、第１の転送条件１０５が投機的
ロード命令であり、第２の転送条件１０６が非投機的ロ
ード命令である場合、無効信号１８を生成する命令比較
部１０３と、第２の転送条件１０６で実行される主記憶
部１０とキャッシュメモリ１４間のデータ転送を無効信
号１８により中止するデータ転送部１３とを備えた情報
処理装置である。
Description
【０００１】
【産業上の利用分野】本発明は、データを記憶する主記
憶部からシステムバスを介して前記データのロード動作
の際に、キャッシュメモリに前記データを供給し、演算
レジスタにはデータを供給しない投機的ロード命令を実
行する情報処理装置に関するものである。
憶部からシステムバスを介して前記データのロード動作
の際に、キャッシュメモリに前記データを供給し、演算
レジスタにはデータを供給しない投機的ロード命令を実
行する情報処理装置に関するものである。
【０００２】
【従来の技術】計算機処理の高速化の一方法に、キャッ
シュメモリを使用するでメモリアクセス時間の短縮を図
る方法がある。本方法では、遅い主記憶部と演算部との
間に高速のキャッシュメモリを置き、主記憶部にデータ
アクセスする代わりに高速のキャッシュメモリに利用す
ることでメモリアクセス時間の短縮を図る。キャッシュ
メモリによるデータアクセス時間短縮を実現するために
は、アクセスするデータがキャッシュメモリ中に存在す
ること（キャッシュヒットと呼ぶ）が必要である。この
際、キャッシュヒットする割合（ヒット率と呼ぶ）が低
いと、高速のキャッシュメモリの代わりに遅い主記憶部
からデータを持ってくることになり、計算機の高速実行
が妨げられる。このためヒット率を向上させて計算機の
高速実行を実現する方法として、投機的ロード命令によ
る投機的ロードがある。
シュメモリを使用するでメモリアクセス時間の短縮を図
る方法がある。本方法では、遅い主記憶部と演算部との
間に高速のキャッシュメモリを置き、主記憶部にデータ
アクセスする代わりに高速のキャッシュメモリに利用す
ることでメモリアクセス時間の短縮を図る。キャッシュ
メモリによるデータアクセス時間短縮を実現するために
は、アクセスするデータがキャッシュメモリ中に存在す
ること（キャッシュヒットと呼ぶ）が必要である。この
際、キャッシュヒットする割合（ヒット率と呼ぶ）が低
いと、高速のキャッシュメモリの代わりに遅い主記憶部
からデータを持ってくることになり、計算機の高速実行
が妨げられる。このためヒット率を向上させて計算機の
高速実行を実現する方法として、投機的ロード命令によ
る投機的ロードがある。
【０００３】通常のロード命令は、主記憶部あるいはキ
ャッシュメモリから演算に必要なデータを演算レジスタ
にロードして演算を実行する。この際、演算に必要なデ
ータがキャッシュメモリにない場合は、主記憶部から読
み込んだデータをキャッシュメモリに格納する。一方、
投機的ロード命令は主記憶部からキャッシュメモリにデ
ータを転送するだけで、演算レジスタにはデータをロー
ドしない。この場合、将来的に演算すると予想されるデ
ータをキャッシュメモリにあらかじめ格納しておき、必
要になった時点でロード命令によりキャッシュメモリか
ら演算レジスタに読み込むことにより高速なロード動作
を実現する。また、投機的ロード動作では演算レジスタ
にデータを書き込まないので、後続する命令は投機的ロ
ード動作の終了を待たずに並行して演算の実行を行なう
ことができる。
ャッシュメモリから演算に必要なデータを演算レジスタ
にロードして演算を実行する。この際、演算に必要なデ
ータがキャッシュメモリにない場合は、主記憶部から読
み込んだデータをキャッシュメモリに格納する。一方、
投機的ロード命令は主記憶部からキャッシュメモリにデ
ータを転送するだけで、演算レジスタにはデータをロー
ドしない。この場合、将来的に演算すると予想されるデ
ータをキャッシュメモリにあらかじめ格納しておき、必
要になった時点でロード命令によりキャッシュメモリか
ら演算レジスタに読み込むことにより高速なロード動作
を実現する。また、投機的ロード動作では演算レジスタ
にデータを書き込まないので、後続する命令は投機的ロ
ード動作の終了を待たずに並行して演算の実行を行なう
ことができる。
【０００４】以下図面を参照しながら、上記した従来の
情報処理装置の一例について説明する。
情報処理装置の一例について説明する。
【０００５】図７は従来の情報処理装置の投機的ロード
処理のブロック図を示すものである。図７において、１
０はデータを記憶する主記憶部である。１３はデータ転
送部である。１４は高速の記憶装置であるキャッシュメ
モリである。１５は主記憶部１０からキャッシュメモリ
１４に転送されるデータである。
処理のブロック図を示すものである。図７において、１
０はデータを記憶する主記憶部である。１３はデータ転
送部である。１４は高速の記憶装置であるキャッシュメ
モリである。１５は主記憶部１０からキャッシュメモリ
１４に転送されるデータである。
【０００６】図８は従来の情報処理装置のキャッシュメ
モリにデータを格納するフロー図である。図８におい
て、３１、３２、３３、３５、３６、３９は処理であ
る。
モリにデータを格納するフロー図である。図８におい
て、３１、３２、３３、３５、３６、３９は処理であ
る。
【０００７】図９は従来の情報処理装置のキャッシュメ
モリからデータを読み出すフロー図である。図９におい
て、４０、４１、４４、４５は処理である。
モリからデータを読み出すフロー図である。図９におい
て、４０、４１、４４、４５は処理である。
【０００８】図１０は従来の情報処理装置のキャッシュ
メモリの１個のデータを保持する１エントリの構成図で
ある。図１０において、５１はデータのアドレスを保持
するタグ部である。５２はデータ１５を格納するデータ
部である。５３はデータ部５２の利用履歴をしめすLRU
フラグ部である。
メモリの１個のデータを保持する１エントリの構成図で
ある。図１０において、５１はデータのアドレスを保持
するタグ部である。５２はデータ１５を格納するデータ
部である。５３はデータ部５２の利用履歴をしめすLRU
フラグ部である。
【０００９】図１１は情報処理装置で実行するプログラ
ムである。図１１において、Ｐ１、Ｐ２はプログラムで
ある。
ムである。図１１において、Ｐ１、Ｐ２はプログラムで
ある。
【００１０】以上のように構成された情報処理装置につ
いて、以下その動作を説明する。キャッシュメモリ１４
は、図１０に示すように個々のデータを格納するための
エントリから構成される。各エントリは、データを格納
するためのデータ部５２と、データ部５２に格納された
データが主記憶部１０のどのデータと対応しているかを
示すためにデータの主記憶部１０でのアドレスを保持す
るタグ部５１と、データ部５２の参照履歴を保持するLR
Uフラグ部５３から構成される。LRUフラグ部５３は各エ
ントリの利用履歴を示し、データ部５２が参照される度
に更新される。キャッシュメモリ１４の容量は主記憶部
１０より通常小さいので、主記憶部１０のすべてのデー
タをキャッシュメモリ１４に格納することはできない。
そのために、データを格納するためのエントリに空きが
ない場合、LRUフラグ部５３を参照して、参照履歴が最
も古いデータをキャッシュメモリ１４から取り除いて新
しいデータを格納する。
いて、以下その動作を説明する。キャッシュメモリ１４
は、図１０に示すように個々のデータを格納するための
エントリから構成される。各エントリは、データを格納
するためのデータ部５２と、データ部５２に格納された
データが主記憶部１０のどのデータと対応しているかを
示すためにデータの主記憶部１０でのアドレスを保持す
るタグ部５１と、データ部５２の参照履歴を保持するLR
Uフラグ部５３から構成される。LRUフラグ部５３は各エ
ントリの利用履歴を示し、データ部５２が参照される度
に更新される。キャッシュメモリ１４の容量は主記憶部
１０より通常小さいので、主記憶部１０のすべてのデー
タをキャッシュメモリ１４に格納することはできない。
そのために、データを格納するためのエントリに空きが
ない場合、LRUフラグ部５３を参照して、参照履歴が最
も古いデータをキャッシュメモリ１４から取り除いて新
しいデータを格納する。
【００１１】投機的ロード命令の実行では、図７に示す
ようにデータ転送部１３から主記憶部１０にデータ１５
の転送を要求する。データ転送部１３からの読み込み要
求に従って、主記憶部１３に格納されているデータ１５
は、システムバスを介してデータ転送部１３に送られ
て、キャッシュメモリ１４に書き込まれる。
ようにデータ転送部１３から主記憶部１０にデータ１５
の転送を要求する。データ転送部１３からの読み込み要
求に従って、主記憶部１３に格納されているデータ１５
は、システムバスを介してデータ転送部１３に送られ
て、キャッシュメモリ１４に書き込まれる。
【００１２】キャッシュメモリ１４への書き込みは図８
の手順で実行される。処理３１でデータ１５を格納する
ための空いているエントリがあるか探索する。空きエン
トリがある場合は、処理３２で空きエントリをデータ１
５書き込み用のエントリとする。空きエントリがない場
合は、処理３９でLRUフラグを参照して最も古いエント
リを選択する。処理３３では、選択されたLRUフラグを
更新し、処理３５でデータ１５の主記憶部１０でのアド
レスをタグ部５１に書き込む。さらに処理３６で、デー
タ１５をデータ部５２に書き込む。
の手順で実行される。処理３１でデータ１５を格納する
ための空いているエントリがあるか探索する。空きエン
トリがある場合は、処理３２で空きエントリをデータ１
５書き込み用のエントリとする。空きエントリがない場
合は、処理３９でLRUフラグを参照して最も古いエント
リを選択する。処理３３では、選択されたLRUフラグを
更新し、処理３５でデータ１５の主記憶部１０でのアド
レスをタグ部５１に書き込む。さらに処理３６で、デー
タ１５をデータ部５２に書き込む。
【００１３】また、キャッシュメモリ１４から演算レジ
スタへの読み込みは図９の手順で実行される。処理４０
で、読み込むアドレスとキャッシュメモリ１４にある各
エントリのタグ部５１を比較し、一致するものがあるか
検索する。一致するものがない場合キャッシュミスとな
り、処理４５で低速な主記憶１０からデータを読み込む
処理を実行する。また、一致した場合はキャッシュヒッ
トとなり、処理４１でタグ部５１の一致したエントリの
LRUフラグ部５３を更新し、処理４４でデータ部５２か
らデータを読み出す。
スタへの読み込みは図９の手順で実行される。処理４０
で、読み込むアドレスとキャッシュメモリ１４にある各
エントリのタグ部５１を比較し、一致するものがあるか
検索する。一致するものがない場合キャッシュミスとな
り、処理４５で低速な主記憶１０からデータを読み込む
処理を実行する。また、一致した場合はキャッシュヒッ
トとなり、処理４１でタグ部５１の一致したエントリの
LRUフラグ部５３を更新し、処理４４でデータ部５２か
らデータを読み出す。
【００１４】図１１のプログラムＰ１の実行例を示す。
プログラムＰ１において、１００番地のpload命令は投
機的ロード命令でありデータＡをキャッシュメモリ１４
に格納する。１０１番地のadd命令は加算命令であり、
データＢとデータＣを加算する。１０２番地のshift命
令はシフト命令であり、データＢをシフトする。１０３
番地のload命令は非投機的なロード命令であり、データ
Ａを演算レジスタに格納する。１０４番地のadd命令は
加算命令であり、データＡとデータＤを加算する。主記
憶部１０からデータを読みだし時間は３サイクル、キャ
ッシュメモリからの読みだし時間は１サイクルとして、
この場合の実行にかかる時間を計算する。１００番地の
pload命令では実際に終了するのは３サイクルである
が、後続命令が実行を開始できるので見かけ上は１サイ
クルしかかからない。１０１番地、１０２番地、１０４
番地の命令実行はそれぞれ１サイクルである。１０３番
地のload命令は１００番地の投機的ロード命令により、
データＡがキャッシュメモリ１４に存在するので１サイ
クルでデータＡがロードできる。したがって、合計で５
サイクルである。１００番地の投機的ロード命令がない
場合は、１０３番地のロード動作に３サイクルかかり合
計で６サイクルかかる。以上のように、投機的ロード命
令によりプログラムの高速実行が可能になる。
プログラムＰ１において、１００番地のpload命令は投
機的ロード命令でありデータＡをキャッシュメモリ１４
に格納する。１０１番地のadd命令は加算命令であり、
データＢとデータＣを加算する。１０２番地のshift命
令はシフト命令であり、データＢをシフトする。１０３
番地のload命令は非投機的なロード命令であり、データ
Ａを演算レジスタに格納する。１０４番地のadd命令は
加算命令であり、データＡとデータＤを加算する。主記
憶部１０からデータを読みだし時間は３サイクル、キャ
ッシュメモリからの読みだし時間は１サイクルとして、
この場合の実行にかかる時間を計算する。１００番地の
pload命令では実際に終了するのは３サイクルである
が、後続命令が実行を開始できるので見かけ上は１サイ
クルしかかからない。１０１番地、１０２番地、１０４
番地の命令実行はそれぞれ１サイクルである。１０３番
地のload命令は１００番地の投機的ロード命令により、
データＡがキャッシュメモリ１４に存在するので１サイ
クルでデータＡがロードできる。したがって、合計で５
サイクルである。１００番地の投機的ロード命令がない
場合は、１０３番地のロード動作に３サイクルかかり合
計で６サイクルかかる。以上のように、投機的ロード命
令によりプログラムの高速実行が可能になる。
【００１５】しかし図１１のプログラムＰ２の実行例で
は、１００番地の投機的ロード命令の実行後に、１０１
番地の非投機的ロード命令が存在する。そのため、投機
的ロード命令終了後に１０１番地の命令は開始される。
そのため、１００番地、１０１番地、１０２番地、１０
３番地、１０４番地の命令実行に合計９サイクル必要に
なる。投機的ロード命令がない場合は、１０３番地のロ
ード命令の実行に３サイクルかかるようになるが、合計
では８サイクルである。
は、１００番地の投機的ロード命令の実行後に、１０１
番地の非投機的ロード命令が存在する。そのため、投機
的ロード命令終了後に１０１番地の命令は開始される。
そのため、１００番地、１０１番地、１０２番地、１０
３番地、１０４番地の命令実行に合計９サイクル必要に
なる。投機的ロード命令がない場合は、１０３番地のロ
ード命令の実行に３サイクルかかるようになるが、合計
では８サイクルである。
【００１６】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、投機的ロード命令によりデータを転送す
る際にシステムバスが占有される。そのため、投機的ロ
ード命令によるデータ転送中に、通常のロード命令、す
なわち演算レジスタに送って演算するのに必要なデータ
がキャッシュミスした場合、必要なデータの転送が妨げ
られて演算器での演算処理が停止する。またキャッシュ
メモリの容量が小さい場合は、投機的ロード命令により
データをキャッシュメモリに転送しても、ロードされた
データが演算レジスタに転送されて演算されることなく
別のデータ書き込みにより消去される。そのため、消去
されたデータは演算に必要な場合再度転送しなければな
らず、高速に読み込みできないという問題点を有してい
た。
うな構成では、投機的ロード命令によりデータを転送す
る際にシステムバスが占有される。そのため、投機的ロ
ード命令によるデータ転送中に、通常のロード命令、す
なわち演算レジスタに送って演算するのに必要なデータ
がキャッシュミスした場合、必要なデータの転送が妨げ
られて演算器での演算処理が停止する。またキャッシュ
メモリの容量が小さい場合は、投機的ロード命令により
データをキャッシュメモリに転送しても、ロードされた
データが演算レジスタに転送されて演算されることなく
別のデータ書き込みにより消去される。そのため、消去
されたデータは演算に必要な場合再度転送しなければな
らず、高速に読み込みできないという問題点を有してい
た。
【００１７】したがって本発明は上記問題点に鑑み、通
常のロード命令によるデータ転送が投機的ロード命令に
妨げられることなく実行でき、さらに投機的ロード命令
でキャッシュメモリに格納されたデータが演算レジスタ
に転送されるまで消去されることのない情報処理装置を
提供するものである。
常のロード命令によるデータ転送が投機的ロード命令に
妨げられることなく実行でき、さらに投機的ロード命令
でキャッシュメモリに格納されたデータが演算レジスタ
に転送されるまで消去されることのない情報処理装置を
提供するものである。
【００１８】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の第１の情報処理装置は、主記憶装置とキャ
ッシュメモリから第１の命令を読み込む命令読み込み部
と、前記第１の命令を解読して投機的ロード命令か非投
機的ロード命令であるかという第１の転送条件を生成す
る命令デコード部と、前記第１の転送条件を１サイクル
以上複数サイクル保持した後第２の転送条件として出力
する転送条件保持部と、前記第１の転送条件が投機的ロ
ード命令であり、前記第２の転送条件が非投機的ロード
命令である場合、無効信号を生成する命令比較部と、前
記第２の転送条件で実行される前記主記憶部と前記キャ
ッシュメモリ間のデータ転送を前記無効信号により中止
するデータ転送部とを備えたものである。
めに本発明の第１の情報処理装置は、主記憶装置とキャ
ッシュメモリから第１の命令を読み込む命令読み込み部
と、前記第１の命令を解読して投機的ロード命令か非投
機的ロード命令であるかという第１の転送条件を生成す
る命令デコード部と、前記第１の転送条件を１サイクル
以上複数サイクル保持した後第２の転送条件として出力
する転送条件保持部と、前記第１の転送条件が投機的ロ
ード命令であり、前記第２の転送条件が非投機的ロード
命令である場合、無効信号を生成する命令比較部と、前
記第２の転送条件で実行される前記主記憶部と前記キャ
ッシュメモリ間のデータ転送を前記無効信号により中止
するデータ転送部とを備えたものである。
【００１９】本発明の第２の情報処理装置は、システム
バスがデータ転送状態であることを示すビジー信号を取
り出して前記ビジー信号の加算を行なうビジー信号加算
部と、前記加算の結果が規定値以上である場合は無効信
号を出力する比較部と、投機的ロード命令で実行される
主記憶部とキャッシュメモリ間のデータ転送を前記無効
信号により中止するデータ転送部とを備えたものであ
る。
バスがデータ転送状態であることを示すビジー信号を取
り出して前記ビジー信号の加算を行なうビジー信号加算
部と、前記加算の結果が規定値以上である場合は無効信
号を出力する比較部と、投機的ロード命令で実行される
主記憶部とキャッシュメモリ間のデータ転送を前記無効
信号により中止するデータ転送部とを備えたものであ
る。
【００２０】本発明の第３の情報処理装置は、キャッシ
ュメモリに保持されたデータが参照されたことを示すキ
ャッシュのヒット信号を取り出して前記ヒット信号の加
算を行なうヒット信号加算部と、前記加算の結果が規定
値以下である場合は無効信号を出力する比較部と、投機
的ロード命令で実行される主記憶部とキャッシュメモリ
間のデータ転送を前記無効信号により中止するデータ転
送部とを備えたものである。
ュメモリに保持されたデータが参照されたことを示すキ
ャッシュのヒット信号を取り出して前記ヒット信号の加
算を行なうヒット信号加算部と、前記加算の結果が規定
値以下である場合は無効信号を出力する比較部と、投機
的ロード命令で実行される主記憶部とキャッシュメモリ
間のデータ転送を前記無効信号により中止するデータ転
送部とを備えたものである。
【００２１】本発明の第４の情報処理装置は、主記憶部
から読み出された第１のデータを記憶するデータ部と前
記データ部に対応する読みだしフラグを持つキャッシュ
メモリと、前記キャッシュメモリに前記第１のデータが
収納されると読みだしフラグをリセットするリセット部
と、前記第１のデータが前記演算レジスタに転送される
と前記読みだしフラグをセットするセット部と、前記キ
ャッシュメモリのリプレースには、前記読みだしフラグ
がセットされている第２のデータがある場合は前記第２
のデータを置き換えて、前記第２のデータがない場合は
前記読みだしフラグがセットされていない第３のデータ
を置き換える置換え部とを備えたものである。
から読み出された第１のデータを記憶するデータ部と前
記データ部に対応する読みだしフラグを持つキャッシュ
メモリと、前記キャッシュメモリに前記第１のデータが
収納されると読みだしフラグをリセットするリセット部
と、前記第１のデータが前記演算レジスタに転送される
と前記読みだしフラグをセットするセット部と、前記キ
ャッシュメモリのリプレースには、前記読みだしフラグ
がセットされている第２のデータがある場合は前記第２
のデータを置き換えて、前記第２のデータがない場合は
前記読みだしフラグがセットされていない第３のデータ
を置き換える置換え部とを備えたものである。
【００２２】
【作用】本発明の第１の情報処理装置は上記した構成に
よって、投機的ロード命令に後続する非投機的ロード命
令を検出し、投機的ロード動作を中止することにより、
通常のロード命令によるデータ転送が投機的ロード命令
に妨げられることなく実行できる。
よって、投機的ロード命令に後続する非投機的ロード命
令を検出し、投機的ロード動作を中止することにより、
通常のロード命令によるデータ転送が投機的ロード命令
に妨げられることなく実行できる。
【００２３】本発明の第２の情報処理装置は上記した構
成によって、システムバスのビジー信号を取り出して保
持し、過去複数サイクル分のビジー信号を加算すること
により、システムバスの混雑度を測定する。システムバ
スが混雑している場合投機的ロード動作を中止すること
により、通常のロード命令によるデータ転送が投機的ロ
ード命令に妨げられることなく実行できる。
成によって、システムバスのビジー信号を取り出して保
持し、過去複数サイクル分のビジー信号を加算すること
により、システムバスの混雑度を測定する。システムバ
スが混雑している場合投機的ロード動作を中止すること
により、通常のロード命令によるデータ転送が投機的ロ
ード命令に妨げられることなく実行できる。
【００２４】本発明の第３の情報処理装置は上記した構
成によって、キャッシュメモリのヒット信号を取り出し
て保持し、過去複数サイクル分のヒット信号を加算する
ことにより、キャッシュメモリのヒット率を測定する。
キャッシュメモリのヒット率が低い場合、主記憶部への
データアクセスが頻発しシステムバスが混雑するので、
投機的ロード動作を中止することにより通常のロード命
令によるデータ転送が投機的ロード命令に妨げられるこ
となく実行できる。
成によって、キャッシュメモリのヒット信号を取り出し
て保持し、過去複数サイクル分のヒット信号を加算する
ことにより、キャッシュメモリのヒット率を測定する。
キャッシュメモリのヒット率が低い場合、主記憶部への
データアクセスが頻発しシステムバスが混雑するので、
投機的ロード動作を中止することにより通常のロード命
令によるデータ転送が投機的ロード命令に妨げられるこ
となく実行できる。
【００２５】本発明の第４の情報処理装置は上記した構
成によって、投機的ロード命令でキャッシュメモリに格
納されたデータが演算レジスタに転送されるまで消去さ
れず、演算に際して再転送することなく高速に演算が実
行できる。
成によって、投機的ロード命令でキャッシュメモリに格
納されたデータが演算レジスタに転送されるまで消去さ
れず、演算に際して再転送することなく高速に演算が実
行できる。
【００２６】
【実施例】以下本発明の一実施例の情報処理装置につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００２７】（実施例１）図１は本発明の第１の実施例
における情報処理装置の投機的ロード処理のブロック図
である。図１において、１５は転送するデータである。
１９は命令である。１０５は第１の転送条件である。１
０６は第２の転送条件である。１０はデータ１５を記憶
する主記憶部である。１３はデータ転送部である。１４
はキャッシュメモリである。１０１は命令１９を読み込
む命令読み込み部である。１０２は命令デコード部であ
る。１０３は命令比較部である。１０４は転送条件保持
部である。
における情報処理装置の投機的ロード処理のブロック図
である。図１において、１５は転送するデータである。
１９は命令である。１０５は第１の転送条件である。１
０６は第２の転送条件である。１０はデータ１５を記憶
する主記憶部である。１３はデータ転送部である。１４
はキャッシュメモリである。１０１は命令１９を読み込
む命令読み込み部である。１０２は命令デコード部であ
る。１０３は命令比較部である。１０４は転送条件保持
部である。
【００２８】以上のように構成された情報処理装置につ
いて、以下その動作を説明する。命令読み込み部１０１
では主記憶装置１０あるいはキャッシュメモリ１４から
命令１９を読み込む。命令デコード部１０２では、命令
１９を解読して投機的ロード命令か非投機的ロード命令
であるかという第１の転送条件１０５を生成する。転送
条件保持部１０４では、第１の転送条件１０５を１サイ
クル以上複数サイクル保持した後、第２の転送条件１０
６として出力する。命令比較部１０３では、第１の転送
条件１０５が非投機的ロード命令であり、第２の転送条
件１０６が投機的ロード命令である場合、無効信号１８
を生成する。さらに、データ転送部１３では、第２の転
送条件１０６で実行される主記憶部１０とキャッシュメ
モリ１４間の投機的ロード命令によるデータ転送を無効
信号により中止する。
いて、以下その動作を説明する。命令読み込み部１０１
では主記憶装置１０あるいはキャッシュメモリ１４から
命令１９を読み込む。命令デコード部１０２では、命令
１９を解読して投機的ロード命令か非投機的ロード命令
であるかという第１の転送条件１０５を生成する。転送
条件保持部１０４では、第１の転送条件１０５を１サイ
クル以上複数サイクル保持した後、第２の転送条件１０
６として出力する。命令比較部１０３では、第１の転送
条件１０５が非投機的ロード命令であり、第２の転送条
件１０６が投機的ロード命令である場合、無効信号１８
を生成する。さらに、データ転送部１３では、第２の転
送条件１０６で実行される主記憶部１０とキャッシュメ
モリ１４間の投機的ロード命令によるデータ転送を無効
信号により中止する。
【００２９】以上のように本実施例によれば、投機的ロ
ード命令に後続する非投機的ロード命令を検出し、投機
的ロード動作を中止することにより、通常のロード命令
によるデータ転送が投機的ロード命令に妨げられること
なく実行できる。
ード命令に後続する非投機的ロード命令を検出し、投機
的ロード動作を中止することにより、通常のロード命令
によるデータ転送が投機的ロード命令に妨げられること
なく実行できる。
【００３０】（実施例２）図２は本発明の第２の実施例
における情報処理装置の投機的ロード処理のブロック図
である。図２において、１５は転送するデータである。
１６はシステムバスのビジー信号である。１７はビジー
信号の加算値である。１８は無効信号である。１０はデ
ータ１５を記憶する主記憶部である。１１はビジー信号
１６を保持し、保持された複数サイクル分のビジー信号
の加算を実行するビジー信号加算部である。１２はビジ
ー信号の加算値と規定値の比較を行なう比較部である。
１３はデータ転送部である。１４は高速の記憶装置であ
るキャッシュメモリである。
における情報処理装置の投機的ロード処理のブロック図
である。図２において、１５は転送するデータである。
１６はシステムバスのビジー信号である。１７はビジー
信号の加算値である。１８は無効信号である。１０はデ
ータ１５を記憶する主記憶部である。１１はビジー信号
１６を保持し、保持された複数サイクル分のビジー信号
の加算を実行するビジー信号加算部である。１２はビジ
ー信号の加算値と規定値の比較を行なう比較部である。
１３はデータ転送部である。１４は高速の記憶装置であ
るキャッシュメモリである。
【００３１】以上のように構成された情報処理装置につ
いて、以下その動作を説明する。投機的ロード命令の実
行に先だって、ビジー信号加算部１１ではシステムバス
がデータ転送中であることを示すビジー信号１６を取り
出す。さらに、過去複数サイクルのビジー信号１６を保
持し、保持された複数サイクル分のビジー信号１６の加
算を実行して、加算値１７を生成する。比較部１２で
は、規定値（これ以上の値だとシステムバスが混雑して
いると想定する値）と加算値１７を比較する。そして、
加算値１７が小さい場合は無効信号１８を出力しない
が、加算値１７の方が規定値より大きい場合はシステム
バスが混雑していると判断して無効信号１８を出力す
る。
いて、以下その動作を説明する。投機的ロード命令の実
行に先だって、ビジー信号加算部１１ではシステムバス
がデータ転送中であることを示すビジー信号１６を取り
出す。さらに、過去複数サイクルのビジー信号１６を保
持し、保持された複数サイクル分のビジー信号１６の加
算を実行して、加算値１７を生成する。比較部１２で
は、規定値（これ以上の値だとシステムバスが混雑して
いると想定する値）と加算値１７を比較する。そして、
加算値１７が小さい場合は無効信号１８を出力しない
が、加算値１７の方が規定値より大きい場合はシステム
バスが混雑していると判断して無効信号１８を出力す
る。
【００３２】投機的ロード命令の実行では、比較部１２
から無効信号１８が出ていない場合、データ転送部１３
から主記憶部１０にデータ１５の転送を要求する。デー
タ転送部１３からの読み込み要求に従って、主記憶部１
３に格納されているデータ１５は、システムバスを介し
てデータ転送部１３に送られて、キャッシュメモリ１４
に書き込まれる。しかしながら、比較部１２から無効信
号１８が出ている場合、データ転送部１３は投機的ロー
ド命令によるデータ転送要求を無視する。その結果、主
記憶部１０へのデータ１５のアクセスとキャッシュメモ
リ１４への転送は無効化される。
から無効信号１８が出ていない場合、データ転送部１３
から主記憶部１０にデータ１５の転送を要求する。デー
タ転送部１３からの読み込み要求に従って、主記憶部１
３に格納されているデータ１５は、システムバスを介し
てデータ転送部１３に送られて、キャッシュメモリ１４
に書き込まれる。しかしながら、比較部１２から無効信
号１８が出ている場合、データ転送部１３は投機的ロー
ド命令によるデータ転送要求を無視する。その結果、主
記憶部１０へのデータ１５のアクセスとキャッシュメモ
リ１４への転送は無効化される。
【００３３】以上のように本実施例によれば、システム
バスが混雑している場合投機的ロード動作を中止するこ
とにより、通常のロード命令によるデータ転送が投機的
ロード命令に妨げられることなく実行できる。
バスが混雑している場合投機的ロード動作を中止するこ
とにより、通常のロード命令によるデータ転送が投機的
ロード命令に妨げられることなく実行できる。
【００３４】（実施例３）図３は本発明の第３の実施例
における情報処理装置の投機的ロード処理のブロック図
である。図３において、１５は転送するデータである。
２２はキャッシュメモリのヒット信号である。２３はヒ
ット信号の加算値である。１８は無効信号である。１０
はデータ１５を記憶する主記憶部である。２０はヒット
信号２２を保持し、保持された複数サイクル分のヒット
信号の加算を実行するヒット信号加算部である。２１は
ヒット信号の加算値と規定値の比較を行なう比較部であ
る。１３はデータ転送部である。１４は高速の記憶装置
であるキャッシュメモリである。
における情報処理装置の投機的ロード処理のブロック図
である。図３において、１５は転送するデータである。
２２はキャッシュメモリのヒット信号である。２３はヒ
ット信号の加算値である。１８は無効信号である。１０
はデータ１５を記憶する主記憶部である。２０はヒット
信号２２を保持し、保持された複数サイクル分のヒット
信号の加算を実行するヒット信号加算部である。２１は
ヒット信号の加算値と規定値の比較を行なう比較部であ
る。１３はデータ転送部である。１４は高速の記憶装置
であるキャッシュメモリである。
【００３５】以上のように構成された情報処理装置につ
いて、以下その動作を説明する。投機的ロード命令の実
行に先だって、ヒット信号加算部２０ではキャッシュメ
モリ１４に保持されたデータが参照されたことを示すヒ
ット信号２２を取り出す。さらに、過去複数サイクルの
ヒット信号２２を保持し、保持された複数サイクル分の
ヒット信号２２の加算を実行して、加算値２３を生成す
る。比較部２１では、規定値（これ以下の値だとキャッ
シュミスが多発していると想定する値）と加算値２３を
比較する。そして、加算値２３が大きい場合は無効信号
１８を出力しないが、加算値２３の方が規定値より小さ
い場合はキャッシュメモリのヒット率が低いと判断して
無効信号１８を出力する。
いて、以下その動作を説明する。投機的ロード命令の実
行に先だって、ヒット信号加算部２０ではキャッシュメ
モリ１４に保持されたデータが参照されたことを示すヒ
ット信号２２を取り出す。さらに、過去複数サイクルの
ヒット信号２２を保持し、保持された複数サイクル分の
ヒット信号２２の加算を実行して、加算値２３を生成す
る。比較部２１では、規定値（これ以下の値だとキャッ
シュミスが多発していると想定する値）と加算値２３を
比較する。そして、加算値２３が大きい場合は無効信号
１８を出力しないが、加算値２３の方が規定値より小さ
い場合はキャッシュメモリのヒット率が低いと判断して
無効信号１８を出力する。
【００３６】投機的ロード命令の実行では、比較部２１
から無効信号１８が出ていない場合、データ転送部１３
から主記憶部１０にデータ１５の転送を要求する。デー
タ転送部１３からの読み込み要求に従って、主記憶部１
３に格納されているデータ１５は、システムバスを介し
てデータ転送部１３に送られて、キャッシュメモリ１４
に書き込まれる。しかしながら、比較部２１から無効信
号１８が出ている場合、データ転送部１３は投機的ロー
ド命令によるデータ転送要求を無視する。その結果、主
記憶部１０へのデータ１５のアクセスとキャッシュメモ
リ１４への転送は無効化される。
から無効信号１８が出ていない場合、データ転送部１３
から主記憶部１０にデータ１５の転送を要求する。デー
タ転送部１３からの読み込み要求に従って、主記憶部１
３に格納されているデータ１５は、システムバスを介し
てデータ転送部１３に送られて、キャッシュメモリ１４
に書き込まれる。しかしながら、比較部２１から無効信
号１８が出ている場合、データ転送部１３は投機的ロー
ド命令によるデータ転送要求を無視する。その結果、主
記憶部１０へのデータ１５のアクセスとキャッシュメモ
リ１４への転送は無効化される。
【００３７】以上のように本実施例によれば、キャッシ
ュメモリのヒット率が低い場合、主記憶部へのデータア
クセスが頻発しシステムバスが混雑するので、投機的ロ
ード動作を中止することにより通常のロード命令による
データ転送が投機的ロード命令に妨げられることなく実
行できる。
ュメモリのヒット率が低い場合、主記憶部へのデータア
クセスが頻発しシステムバスが混雑するので、投機的ロ
ード動作を中止することにより通常のロード命令による
データ転送が投機的ロード命令に妨げられることなく実
行できる。
【００３８】（実施例４）図４は本発明の第４の実施例
における情報処理装置のキャッシュメモリにデータを格
納するフロー図である。図４において、３１、３２、３
３、３４、３５、３６、３７、３８、３９は処理であ
る。
における情報処理装置のキャッシュメモリにデータを格
納するフロー図である。図４において、３１、３２、３
３、３４、３５、３６、３７、３８、３９は処理であ
る。
【００３９】図５は本発明の第４の実施例における情報
処理装置のキャッシュメモリからデータを読み出すフロ
ー図である。図５において、４０、４１、４３、４４、
４５は処理である。
処理装置のキャッシュメモリからデータを読み出すフロ
ー図である。図５において、４０、４１、４３、４４、
４５は処理である。
【００４０】図６は本発明の第４の実施例における情報
処理装置のキャッシュメモリの１個のデータを保持する
１エントリの構成図である。図６において、５１はデー
タのアドレスを保持するタグ部である。５２はデータを
格納するデータ部である。５３はデータ部５２の利用履
歴をしめすLRUフラグ部である。５４はデータ部５２に
格納されたデータが演算レジスタに転送されたことを示
すUフラグ部である。
処理装置のキャッシュメモリの１個のデータを保持する
１エントリの構成図である。図６において、５１はデー
タのアドレスを保持するタグ部である。５２はデータを
格納するデータ部である。５３はデータ部５２の利用履
歴をしめすLRUフラグ部である。５４はデータ部５２に
格納されたデータが演算レジスタに転送されたことを示
すUフラグ部である。
【００４１】以上のように構成された情報処理装置につ
いて、以下その動作を説明する。キャッシュメモリ１４
は、図６に示すように個々のデータを格納するためのエ
ントリから構成される。各エントリは、データを格納す
るためのデータ部５２と、データ部５２に格納されたデ
ータが主記憶部１０のどのデータと対応しているかを示
すためにデータの主記憶部１０でのアドレスを保持する
タグ部５１と、データ部５２の参照履歴を保持するLRU
フラグ部５３と、データ部５２のデータが演算レジスタ
に転送されたことを示すUフラグ部５４から構成され
る。LRUフラグ部５３は各エントリの利用履歴を示し、
データ部５２が参照される度に更新される。キャッシュ
メモリ１４の容量は主記憶部１０より通常小さいので、
主記憶部１０のすべてのデータをキャッシュメモリ１４
に格納することはできない。そのために、データを格納
するためのエントリに空きがない場合、LRUフラグ部５
３を参照して、参照履歴が最も古いデータをキャッシュ
メモリ１４から取り除いて新しいデータを格納する。ま
た、Uフラグ部は、データ部５２に格納されたデータが
演算レジスタに転送されたことを示し、投機的ロード命
令ではなく、通常のロード命令によりデータが演算レジ
スタに転送された場合にセットされる。
いて、以下その動作を説明する。キャッシュメモリ１４
は、図６に示すように個々のデータを格納するためのエ
ントリから構成される。各エントリは、データを格納す
るためのデータ部５２と、データ部５２に格納されたデ
ータが主記憶部１０のどのデータと対応しているかを示
すためにデータの主記憶部１０でのアドレスを保持する
タグ部５１と、データ部５２の参照履歴を保持するLRU
フラグ部５３と、データ部５２のデータが演算レジスタ
に転送されたことを示すUフラグ部５４から構成され
る。LRUフラグ部５３は各エントリの利用履歴を示し、
データ部５２が参照される度に更新される。キャッシュ
メモリ１４の容量は主記憶部１０より通常小さいので、
主記憶部１０のすべてのデータをキャッシュメモリ１４
に格納することはできない。そのために、データを格納
するためのエントリに空きがない場合、LRUフラグ部５
３を参照して、参照履歴が最も古いデータをキャッシュ
メモリ１４から取り除いて新しいデータを格納する。ま
た、Uフラグ部は、データ部５２に格納されたデータが
演算レジスタに転送されたことを示し、投機的ロード命
令ではなく、通常のロード命令によりデータが演算レジ
スタに転送された場合にセットされる。
【００４２】キャッシュメモリ１４への書き込みは図４
の手順で実行される。処理３１でデータ１５を格納する
ための空いているエントリがあるか探索する。空きエン
トリがある場合は、処理３２で空きエントリをデータ１
５書き込み用のエントリとする。空きエントリがない場
合は、処理３７でUフラグがセットされたエントリを探
索する。Uフラグのセットされたエントリがある場合
は、処理３８で、Uフラグがセットされ、かつLRUフラグ
を参照して最も古いエントリを選択する。Uフラグのセ
ットされたエントリがない場合は、処理３９でLRUフラ
グを参照して最も古いエントリを選択する。処理３３で
は、選択されたLRUフラグを更新し、処理３４でUフラグ
をリセットし、処理３５でデータ１５の主記憶部１０で
のアドレスをタグ部５１に書き込む。さらに処理３６
で、データ１５をデータ部５２に書き込む。
の手順で実行される。処理３１でデータ１５を格納する
ための空いているエントリがあるか探索する。空きエン
トリがある場合は、処理３２で空きエントリをデータ１
５書き込み用のエントリとする。空きエントリがない場
合は、処理３７でUフラグがセットされたエントリを探
索する。Uフラグのセットされたエントリがある場合
は、処理３８で、Uフラグがセットされ、かつLRUフラグ
を参照して最も古いエントリを選択する。Uフラグのセ
ットされたエントリがない場合は、処理３９でLRUフラ
グを参照して最も古いエントリを選択する。処理３３で
は、選択されたLRUフラグを更新し、処理３４でUフラグ
をリセットし、処理３５でデータ１５の主記憶部１０で
のアドレスをタグ部５１に書き込む。さらに処理３６
で、データ１５をデータ部５２に書き込む。
【００４３】また、キャッシュメモリ１４からの演算レ
ジスタへの読み込みは図５の手順で実行される。処理４
０で、読み込むアドレスとキャッシュメモリ１４にある
各エントリのタグ部５１を比較し、一致するものがある
か検索する。一致するものがない場合キャッシュミスと
なり、処理４５で低速な主記憶１０からデータを読み込
む処理を実行する。また、一致した場合はキャッシュヒ
ットとなり、処理４１でタグ部５１の一致したエントリ
のLRUフラグ部５３を更新し、処理４３でUフラグをセッ
トし、処理４４でデータ部５２からデータを読み出す。
ジスタへの読み込みは図５の手順で実行される。処理４
０で、読み込むアドレスとキャッシュメモリ１４にある
各エントリのタグ部５１を比較し、一致するものがある
か検索する。一致するものがない場合キャッシュミスと
なり、処理４５で低速な主記憶１０からデータを読み込
む処理を実行する。また、一致した場合はキャッシュヒ
ットとなり、処理４１でタグ部５１の一致したエントリ
のLRUフラグ部５３を更新し、処理４３でUフラグをセッ
トし、処理４４でデータ部５２からデータを読み出す。
【００４４】以上のように本発明によれば、投機的ロー
ド命令でキャッシュメモリに格納されたデータが演算レ
ジスタに転送されるまで消去されず、演算に際して再転
送することなく高速に演算が実行できる。
ド命令でキャッシュメモリに格納されたデータが演算レ
ジスタに転送されるまで消去されず、演算に際して再転
送することなく高速に演算が実行できる。
【００４５】図１１のプログラムＰ２の実行例では、１
００番地の投機的ロード命令の実行後に、１０１番地の
非投機的ロード命令が存在する。そのため、１００番地
の投機的ロード命令がキャンセルされる。また、システ
ムバスが混雑しているか、キャッシュヒット率が低い場
合、同様にキャンセルされる。したがってプログラムＰ
２の実行時間は、１００番地の命令のキャンセルにより
投機的ロード命令がない場合と同様に合計で８サイクル
となる。また、システムバスが混雑することなく、キャ
ッシュヒット率が高く、ロード命令が連続しない場合、
投機的ロード命令による高速化が実現できる。
００番地の投機的ロード命令の実行後に、１０１番地の
非投機的ロード命令が存在する。そのため、１００番地
の投機的ロード命令がキャンセルされる。また、システ
ムバスが混雑しているか、キャッシュヒット率が低い場
合、同様にキャンセルされる。したがってプログラムＰ
２の実行時間は、１００番地の命令のキャンセルにより
投機的ロード命令がない場合と同様に合計で８サイクル
となる。また、システムバスが混雑することなく、キャ
ッシュヒット率が高く、ロード命令が連続しない場合、
投機的ロード命令による高速化が実現できる。
【００４６】
【発明の効果】以上のように本発明の第１の情報処理装
置によれば、主記憶装置とキャッシュメモリから第１の
命令を読み込む命令読み込み部と、前記第１の命令を解
読して投機的ロード命令か非投機的ロード命令であるか
という第１の転送条件を生成する命令デコード部と、前
記第１の転送条件を１サイクル以上複数サイクル保持し
た後第２の転送条件として出力する転送条件保持部と、
前記第１の転送条件が投機的ロード命令であり、前記第
２の転送条件が非投機的ロード命令である場合、無効信
号を生成する命令比較部と、前記第２の転送条件で実行
される前記主記憶部と前記キャッシュメモリ間のデータ
転送を前記無効信号により中止するデータ転送部とを備
えることにより、投機的ロード命令に後続する非投機的
ロード命令を検出し、投機的ロード動作を中止すること
により、通常のロード命令によるデータ転送が投機的ロ
ード命令に妨げられることなく実行できる。
置によれば、主記憶装置とキャッシュメモリから第１の
命令を読み込む命令読み込み部と、前記第１の命令を解
読して投機的ロード命令か非投機的ロード命令であるか
という第１の転送条件を生成する命令デコード部と、前
記第１の転送条件を１サイクル以上複数サイクル保持し
た後第２の転送条件として出力する転送条件保持部と、
前記第１の転送条件が投機的ロード命令であり、前記第
２の転送条件が非投機的ロード命令である場合、無効信
号を生成する命令比較部と、前記第２の転送条件で実行
される前記主記憶部と前記キャッシュメモリ間のデータ
転送を前記無効信号により中止するデータ転送部とを備
えることにより、投機的ロード命令に後続する非投機的
ロード命令を検出し、投機的ロード動作を中止すること
により、通常のロード命令によるデータ転送が投機的ロ
ード命令に妨げられることなく実行できる。
【００４７】本発明の第２の情報処理装置によれば、シ
ステムバスがデータ転送状態であることを示すビジー信
号を取り出して前記ビジー信号の加算を行なうビジー信
号加算部と、前記加算の結果が規定値以上である場合は
無効信号を出力する比較部と、投機的ロード命令で実行
される主記憶部とキャッシュメモリ間のデータ転送を前
記無効信号により中止するデータ転送部を備えることに
より、システムバスが混雑している場合投機的ロード動
作を中止することにより、通常のロード命令によるデー
タ転送が投機的ロード命令に妨げられることなく実行で
きる。
ステムバスがデータ転送状態であることを示すビジー信
号を取り出して前記ビジー信号の加算を行なうビジー信
号加算部と、前記加算の結果が規定値以上である場合は
無効信号を出力する比較部と、投機的ロード命令で実行
される主記憶部とキャッシュメモリ間のデータ転送を前
記無効信号により中止するデータ転送部を備えることに
より、システムバスが混雑している場合投機的ロード動
作を中止することにより、通常のロード命令によるデー
タ転送が投機的ロード命令に妨げられることなく実行で
きる。
【００４８】本発明の第３の情報処理装置によれば、キ
ャッシュメモリに保持されたデータが参照されたことを
示すキャッシュのヒット信号を取り出して前記ヒット信
号の加算を行なうヒット信号加算部と、前記加算の結果
が規定値以下である場合は無効信号を出力する比較部
と、投機的ロード命令で実行される主記憶部とキャッシ
ュメモリ間のデータ転送を前記無効信号により中止する
データ転送部とを備えることにより、キャッシュメモリ
のヒット率が低く、主記憶部へのデータアクセスが頻発
しシステムバスが混雑している場合、投機的ロード動作
を中止することにより通常のロード命令によるデータ転
送が投機的ロード命令に妨げられることなく実行でき
る。
ャッシュメモリに保持されたデータが参照されたことを
示すキャッシュのヒット信号を取り出して前記ヒット信
号の加算を行なうヒット信号加算部と、前記加算の結果
が規定値以下である場合は無効信号を出力する比較部
と、投機的ロード命令で実行される主記憶部とキャッシ
ュメモリ間のデータ転送を前記無効信号により中止する
データ転送部とを備えることにより、キャッシュメモリ
のヒット率が低く、主記憶部へのデータアクセスが頻発
しシステムバスが混雑している場合、投機的ロード動作
を中止することにより通常のロード命令によるデータ転
送が投機的ロード命令に妨げられることなく実行でき
る。
【００４９】本発明の第４の情報処理装置によれば、主
記憶部から読み出された第１のデータを記憶するデータ
部と前記データ部に対応する読みだしフラグを持つキャ
ッシュメモリと、前記キャッシュメモリに前記第１のデ
ータが収納されると読みだしフラグをリセットするリセ
ット部と、前記第１のデータが前記演算レジスタに転送
されると前記読みだしフラグをセットするセット部と、
前記キャッシュメモリのリプレースには、前記読みだし
フラグがセットされている第２のデータがある場合は前
記第２のデータを置き換えて、前記第２のデータがない
場合は前記読みだしフラグがセットされていない第３の
データを置き換える置換え部を備えることにより、投機
的ロード命令でキャッシュメモリに格納されたデータが
演算レジスタに転送されるまで消去されず、演算に際し
て再転送することなく高速に演算が実行できる。
記憶部から読み出された第１のデータを記憶するデータ
部と前記データ部に対応する読みだしフラグを持つキャ
ッシュメモリと、前記キャッシュメモリに前記第１のデ
ータが収納されると読みだしフラグをリセットするリセ
ット部と、前記第１のデータが前記演算レジスタに転送
されると前記読みだしフラグをセットするセット部と、
前記キャッシュメモリのリプレースには、前記読みだし
フラグがセットされている第２のデータがある場合は前
記第２のデータを置き換えて、前記第２のデータがない
場合は前記読みだしフラグがセットされていない第３の
データを置き換える置換え部を備えることにより、投機
的ロード命令でキャッシュメモリに格納されたデータが
演算レジスタに転送されるまで消去されず、演算に際し
て再転送することなく高速に演算が実行できる。
【図１】本発明の第１の実施例における情報処理装置の
投機的ロード処理のブロック図
投機的ロード処理のブロック図
【図２】本発明の第２の実施例における情報処理装置の
投機的ロード処理のブロック図
投機的ロード処理のブロック図
【図３】本発明の第３の実施例における情報処理装置の
投機的ロード処理のブロック図
投機的ロード処理のブロック図
【図４】本発明の第４の実施例における情報処理装置の
キャッシュメモリにデータを格納するフロー図
キャッシュメモリにデータを格納するフロー図
【図５】本発明の第４の実施例における情報処理装置の
キャッシュメモリからデータを読み出すフロー図
キャッシュメモリからデータを読み出すフロー図
【図６】本発明の第４の実施例における情報処理装置の
キャッシュメモリの１個のデータを保持する１エントリ
の構成図
キャッシュメモリの１個のデータを保持する１エントリ
の構成図
【図７】従来の情報処理装置の投機的ロード処理のブロ
ック図を示す図
ック図を示す図
【図８】従来の情報処理装置のキャッシュメモリにデー
タを格納するフロー図
タを格納するフロー図
【図９】従来の情報処理装置のキャッシュメモリからデ
ータを読み出すフロー図
ータを読み出すフロー図
【図１０】従来の情報処理装置のキャッシュメモリの１
個のデータを保持する１エントリの構成図
個のデータを保持する１エントリの構成図
【図１１】情報処理装置で実行するプログラム図
１０ 主記憶部 １１ ビジー信号加算部 １２ 比較部 １３ データ転送部 １４ キャッシュメモリ １５ データ １６ ビジー信号 １７ 加算値 １８ 無効信号 １９ 命令 ２０ ヒット信号加算部 ２１ 比較部 ２２ ヒット信号 ２３ 加算値 ３１、３２、３３、３４、３５、３６、３７、３８、３
９ 処理 ４０、４１、４３、４４、４５ 処理 ５１ タグ部 ５２ データ部 ５３ LRUフラグ部 ５４ Uフラグ部 １０１ 命令読み込み部 １０２ 命令デコード部 １０３ 命令比較部 １０４ 転送条件保持部 １０５ 第１の転送条件 １０６ 第２の転送条件 Ｐ１ プログラム Ｐ２ プログラム
９ 処理 ４０、４１、４３、４４、４５ 処理 ５１ タグ部 ５２ データ部 ５３ LRUフラグ部 ５４ Uフラグ部 １０１ 命令読み込み部 １０２ 命令デコード部 １０３ 命令比較部 １０４ 転送条件保持部 １０５ 第１の転送条件 １０６ 第２の転送条件 Ｐ１ プログラム Ｐ２ プログラム
Claims (6)
- 【請求項１】命令とデータを記憶する主記憶部からシス
テムバスを介して前記データのロード動作の際に、キャ
ッシュメモリに前記データを供給して演算レジスタには
データを供給しない投機的ロード命令を実行する情報処
理装置において、前記主記憶装置と前記キャッシュメモ
リから第１の命令を読み込む命令読み込み部と、前記第
１の命令を解読して投機的ロード命令か非投機的ロード
命令であるかという第１の転送条件を生成する命令デコ
ード部と、前記第１の転送条件を１サイクル以上複数サ
イクル保持した後第２の転送条件として出力する転送条
件保持部と、前記第１の転送条件が投機的ロード命令で
あり、前記第２の転送条件が非投機的ロード命令である
場合、無効信号を生成する命令比較部と、前記第２の転
送条件で実行される前記主記憶部と前記キャッシュメモ
リ間のデータ転送を前記無効信号により中止するデータ
転送部とを備えた情報処理装置。 - 【請求項２】命令とデータを記憶する主記憶部からシス
テムバスを介して前記データのロード動作の際に、キャ
ッシュメモリに前記データを供給して演算レジスタには
データを供給しない投機的ロード命令を実行する情報処
理装置において、前記システムバスがデータ転送状態で
あることを示すビジー信号を取り出して前記ビジー信号
の加算を行なうビジー信号加算部と、前記加算の結果が
規定値以上である場合は無効信号を出力する比較部と、
前記投機的ロード命令で実行される前記主記憶部と前記
キャッシュメモリ間のデータ転送を前記無効信号により
中止するデータ転送部とを備えた情報処理装置。 - 【請求項３】請求項２記載のビジー信号加算部は、過去
２個以上複数サイクルの前記ビジー信号を保持し、保持
された複数サイクル分のビジー信号の加算を実行するこ
とを特徴とする情報処理装置。 - 【請求項４】命令とデータを記憶する主記憶部からシス
テムバスを介して前記データのロード動作の際に、キャ
ッシュメモリに前記データを供給して演算レジスタには
データを供給しない投機的ロード命令を実行する情報処
理装置において、前記キャッシュメモリに保持されてい
るデータが参照されたことを示すキャッシュのヒット信
号を取り出して前記ヒット信号の加算を行なうヒット信
号加算部と、前記加算の結果が規定値以下である場合は
無効信号を出力する比較部と、前記投機的ロード命令で
実行される主記憶部とキャッシュメモリ間のデータ転送
を前記無効信号により中止するデータ転送部とを備えた
情報処理装置。 - 【請求項５】請求項４記載のヒット信号加算部は、過去
２個以上複数サイクルの前記ヒット信号を保持し、複数
サイクル分のヒット信号の加算を実行することを特徴と
する情報処理装置。 - 【請求項６】命令とデータを記憶する主記憶部からシス
テムバスを介して前記データのロード動作の際に、キャ
ッシュメモリに前記データを供給して演算レジスタには
データを供給しない投機的ロード命令を実行する情報処
理装置において、前記主記憶部から読み出された第１の
データを記憶するデータ部と前記データ部に対応する読
みだしフラグを持つキャッシュメモリと、前記キャッシ
ュメモリに前記第１のデータが収納されると読みだしフ
ラグをリセットするリセット部と、前記第１のデータが
前記演算レジスタに転送されると前記読みだしフラグを
セットするセット部と、前記キャッシュメモリのリプレ
ースには、前記読みだしフラグがセットされている第２
のデータがある場合は前記第２のデータを置き換えて、
前記第２のデータがない場合は前記読みだしフラグがセ
ットされていない第３のデータを置き換える置換え部と
を備えた情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5100902A JPH06309225A (ja) | 1993-04-27 | 1993-04-27 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5100902A JPH06309225A (ja) | 1993-04-27 | 1993-04-27 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06309225A true JPH06309225A (ja) | 1994-11-04 |
Family
ID=14286283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5100902A Pending JPH06309225A (ja) | 1993-04-27 | 1993-04-27 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06309225A (ja) |
-
1993
- 1993-04-27 JP JP5100902A patent/JPH06309225A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100204741B1 (ko) | 제1및 제2캐시 메모리 사용방법 | |
| US5941981A (en) | System for using a data history table to select among multiple data prefetch algorithms | |
| US5944815A (en) | Microprocessor configured to execute a prefetch instruction including an access count field defining an expected number of access | |
| US8799590B2 (en) | System enabling transactional memory and prediction-based transaction execution method | |
| US5297281A (en) | Multiple sequence processor system | |
| EP1582980A1 (en) | Context switching method, device, program, recording medium, and central processing unit | |
| JPH11212788A (ja) | プロセッサのデータ供給装置 | |
| CN106897230B (zh) | 用于处理原子更新操作的装置和方法 | |
| JP3236287B2 (ja) | マルチプロセッサシステム | |
| GB2554096A (en) | Handling of inter-element address hazards for vector instructions | |
| WO2025138722A1 (zh) | 访存失效队列处理方法、装置及电子设备 | |
| US6892280B2 (en) | Multiprocessor system having distributed shared memory and instruction scheduling method used in the same system | |
| JP2596712B2 (ja) | 近接した分岐命令を含む命令の実行を管理するシステム及び方法 | |
| CN110291507B (zh) | 用于提供对存储器系统的加速访问的方法和装置 | |
| US7451274B2 (en) | Memory control device, move-in buffer control method | |
| JPH0567976B2 (ja) | ||
| US7353341B2 (en) | System and method for canceling write back operation during simultaneous snoop push or snoop kill operation in write back caches | |
| JPH06309225A (ja) | 情報処理装置 | |
| CN119336659B (zh) | 数据高速缓存访问方法和装置 | |
| JPH06230963A (ja) | メモリアクセス制御装置 | |
| JPH08161226A (ja) | データ先読み制御方法，キャッシュ制御装置およびデータ処理装置 | |
| JP3221409B2 (ja) | キャッシュ制御システム及びその読出し方法並びにその制御プログラムを記録した記録媒体 | |
| JP2972451B2 (ja) | ハードウェア制御ソフトウェアによるキャッシュメモリ制御方式 | |
| JP2001344152A (ja) | キャッシュメモリ装置 | |
| JPH02259945A (ja) | ストア処理方式 |