JPH06310497A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH06310497A JPH06310497A JP5100999A JP10099993A JPH06310497A JP H06310497 A JPH06310497 A JP H06310497A JP 5100999 A JP5100999 A JP 5100999A JP 10099993 A JP10099993 A JP 10099993A JP H06310497 A JPH06310497 A JP H06310497A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- layer
- sidewall
- insulating film
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- 238000000992 sputter etching Methods 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 53
- 239000011229 interlayer Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 abstract description 7
- 229910052799 carbon Inorganic materials 0.000 description 10
- 229910052731 fluorine Inorganic materials 0.000 description 10
- 230000008021 deposition Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000003795 desorption Methods 0.000 description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 スルーホールの導通不良をなくし、かつ、ス
ルーホールにおける接続の信頼性の優れた多層配線構造
を持つ半導体素子の製造方法を提供する。 【構成】 多層配線構造を持つ半導体素子の製造方法に
おいて、層間絶縁膜層１４にスルーホールを形成する工
程と、真空中でスルーホールの側壁に付着している側壁
堆積膜１６を脱離させる温度で熱処理を行う工程と、大
気に暴露することなくＡｒのスパッタエッチングを行う
工程を順に施す。
ルーホールにおける接続の信頼性の優れた多層配線構造
を持つ半導体素子の製造方法を提供する。 【構成】 多層配線構造を持つ半導体素子の製造方法に
おいて、層間絶縁膜層１４にスルーホールを形成する工
程と、真空中でスルーホールの側壁に付着している側壁
堆積膜１６を脱離させる温度で熱処理を行う工程と、大
気に暴露することなくＡｒのスパッタエッチングを行う
工程を順に施す。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の製造方法
に係り、特に、多層配線構造を持つ半導体素子の製造方
法に関する。
に係り、特に、多層配線構造を持つ半導体素子の製造方
法に関する。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、以下に示すようなものがあった。図３はかかる
従来の多層配線構造を持つ半導体素子のスルーホール形
成から第２のアルミニウム（Ａｌ）層形成までの製造工
程断面図である。
例えば、以下に示すようなものがあった。図３はかかる
従来の多層配線構造を持つ半導体素子のスルーホール形
成から第２のアルミニウム（Ａｌ）層形成までの製造工
程断面図である。
【０００３】まず、図３（ａ）に示すように、Ｓｉ基板
２１にトランジスタを形成後、中間絶縁膜層２２、第１
のＡｌ層２３を形成させ、層間絶縁膜層２４を形成す
る。その後、ポジレジスト層２５をウエハ全面に塗布
し、マスクを通して露光させ、所望の箇所にスルーホー
ルパターンを形成する。その後に、第２のＡｌ層のホー
ル部の十分なステップカバレージを確保させるために、
希フッ酸溶液に浸して、図３（ｂ）に示すように、層間
絶縁膜層２４の一部をエッチングする。
２１にトランジスタを形成後、中間絶縁膜層２２、第１
のＡｌ層２３を形成させ、層間絶縁膜層２４を形成す
る。その後、ポジレジスト層２５をウエハ全面に塗布
し、マスクを通して露光させ、所望の箇所にスルーホー
ルパターンを形成する。その後に、第２のＡｌ層のホー
ル部の十分なステップカバレージを確保させるために、
希フッ酸溶液に浸して、図３（ｂ）に示すように、層間
絶縁膜層２４の一部をエッチングする。
【０００４】これにより、スルーホール上部にテーパー
が形成される。その後、フロロカーボン系のガス、例え
ばＣＦ4 やＣＨＦ3 を用いたＲＩＥエッチングにより、
残りの層間絶縁膜層２４をエッチングする。この時、ス
ルーホールの側壁には、主にフロロカーボン系のガスと
レジスト、層間絶縁膜のＳｉＯ2 の反応によるＣ（カー
ボン），Ｆ（フッ素）等を含んだ堆積膜（以下、側壁堆
積膜と称する）２６が形成される。また、スルーホール
底部の第１のＡｌ層２３の表面にはＡｌの自然酸化膜層
２７が存在する。
が形成される。その後、フロロカーボン系のガス、例え
ばＣＦ4 やＣＨＦ3 を用いたＲＩＥエッチングにより、
残りの層間絶縁膜層２４をエッチングする。この時、ス
ルーホールの側壁には、主にフロロカーボン系のガスと
レジスト、層間絶縁膜のＳｉＯ2 の反応によるＣ（カー
ボン），Ｆ（フッ素）等を含んだ堆積膜（以下、側壁堆
積膜と称する）２６が形成される。また、スルーホール
底部の第１のＡｌ層２３の表面にはＡｌの自然酸化膜層
２７が存在する。
【０００５】その後、図３（ｃ）に示すように、Ｏ2 雰
囲気中のプラズマ処理により、レジスト層２５を除去す
る。その後、図３（ｄ）に示すように、例えばＡｒのス
パッタエッチング法により、スルーホール底部の自然酸
化膜層２７を除去する。次に、図３（ｅ）に示すよう
に、大気に暴露することなく、第２のＡｌ層２９を形成
する。
囲気中のプラズマ処理により、レジスト層２５を除去す
る。その後、図３（ｄ）に示すように、例えばＡｒのス
パッタエッチング法により、スルーホール底部の自然酸
化膜層２７を除去する。次に、図３（ｅ）に示すよう
に、大気に暴露することなく、第２のＡｌ層２９を形成
する。
【０００６】
【発明が解決しようとする課題】しかしながら、以上述
べたように、従来の多層配線構造を持つ半導体素子の製
造方法では、第２のＡｌ層２９の形成前のスルーホール
底部の自然酸化膜層２７を除去するためのＡｒのスパッ
タエッチングの際に、図４（ａ）に示すように、斜め方
向からスルーホール内に進入してくる活性化されたＡｒ
原子が、スルーホールの側壁堆積膜２６に衝突する。こ
の衝突により、側壁堆積膜２６に含まれているＣやＦ
が、スルーホールの底部に再付着して、Ａｒのスパッタ
エッチング終了後、図４（ｂ）に示すように、スルーホ
ールの底部にＣ，Ｆを含んだ層２８が形成され、スルー
ホールの導通不良や信頼性の劣化を招くといった問題点
があった。
べたように、従来の多層配線構造を持つ半導体素子の製
造方法では、第２のＡｌ層２９の形成前のスルーホール
底部の自然酸化膜層２７を除去するためのＡｒのスパッ
タエッチングの際に、図４（ａ）に示すように、斜め方
向からスルーホール内に進入してくる活性化されたＡｒ
原子が、スルーホールの側壁堆積膜２６に衝突する。こ
の衝突により、側壁堆積膜２６に含まれているＣやＦ
が、スルーホールの底部に再付着して、Ａｒのスパッタ
エッチング終了後、図４（ｂ）に示すように、スルーホ
ールの底部にＣ，Ｆを含んだ層２８が形成され、スルー
ホールの導通不良や信頼性の劣化を招くといった問題点
があった。
【０００７】本発明は、以上述べた第２のＡｌ層形成前
に行うＡｒのスパッタエッチングによる、スルーホール
の側壁堆積膜からの第１のＡｌ層表面へのＣやＦの再付
着によって引き起こされるスルーホールの導通不良や信
頼性の劣化の問題を除去するため、スルーホールをエッ
チングした後に、スルーホールの側壁堆積膜が脱離する
温度（例えば、３００〜６００℃）で熱処理を施し、ス
ルーホールの側壁堆積膜を除去することにより、上記問
題点を除去し、スルーホールの導通不良をなくし、か
つ、スルーホールにおける接続の信頼性の優れた多層配
線構造を持つ半導体素子の製造方法を提供することを目
的とする。
に行うＡｒのスパッタエッチングによる、スルーホール
の側壁堆積膜からの第１のＡｌ層表面へのＣやＦの再付
着によって引き起こされるスルーホールの導通不良や信
頼性の劣化の問題を除去するため、スルーホールをエッ
チングした後に、スルーホールの側壁堆積膜が脱離する
温度（例えば、３００〜６００℃）で熱処理を施し、ス
ルーホールの側壁堆積膜を除去することにより、上記問
題点を除去し、スルーホールの導通不良をなくし、か
つ、スルーホールにおける接続の信頼性の優れた多層配
線構造を持つ半導体素子の製造方法を提供することを目
的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために、多層配線構造を持つ半導体素子の製造方
法において、層間絶縁膜層にスルーホールを形成する工
程と、真空中でスルーホールの側壁に付着している堆積
膜を脱離させる温度で熱処理を行う工程と、大気に暴露
することなくＡｒのスパッタエッチングを行う工程を順
に施すようにしたものである。
成するために、多層配線構造を持つ半導体素子の製造方
法において、層間絶縁膜層にスルーホールを形成する工
程と、真空中でスルーホールの側壁に付着している堆積
膜を脱離させる温度で熱処理を行う工程と、大気に暴露
することなくＡｒのスパッタエッチングを行う工程を順
に施すようにしたものである。
【０００９】
【作用】本発明によれば、上記したように、多層配線構
造を持つ半導体素子の製造方法において、スルーホール
をドライエッチングで開孔し、レジストをＯ2 プラズマ
処理により除去した後に、真空中でスルーホールの側壁
部に形成されている側壁堆積膜層が脱離する温度にて熱
処理を施し、その堆積膜層を除去した後に、大気に暴露
することなくＡｒのスパッタエッチングを行う。
造を持つ半導体素子の製造方法において、スルーホール
をドライエッチングで開孔し、レジストをＯ2 プラズマ
処理により除去した後に、真空中でスルーホールの側壁
部に形成されている側壁堆積膜層が脱離する温度にて熱
処理を施し、その堆積膜層を除去した後に、大気に暴露
することなくＡｒのスパッタエッチングを行う。
【００１０】したがって、第２のＡｌ層形成前に行う、
スルーホール底部の自然酸化膜層を除去するためのＡｒ
のスパッタエッチングの際に、斜め方向からのＡｒの浸
入によるＣやＦのスルーホール底部への再付着を防止す
ることができる。
スルーホール底部の自然酸化膜層を除去するためのＡｒ
のスパッタエッチングの際に、斜め方向からのＡｒの浸
入によるＣやＦのスルーホール底部への再付着を防止す
ることができる。
【００１１】
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図１は本発明の実施例を示す多層
配線構造を持つ半導体素子の製造工程断面図である。ま
ず、図１（ａ）に示すように、Ｓｉ基板１１上に中間絶
縁膜層１２、第１のＡｌ層１３、層間絶縁膜層１４を順
に形成し、ポジレジスト層１５をＳｉ基板全面に形成
し、このポジレジスト層１５をマスクを通して露光し、
所望の箇所にスルーホールパターンを形成する。
がら詳細に説明する。図１は本発明の実施例を示す多層
配線構造を持つ半導体素子の製造工程断面図である。ま
ず、図１（ａ）に示すように、Ｓｉ基板１１上に中間絶
縁膜層１２、第１のＡｌ層１３、層間絶縁膜層１４を順
に形成し、ポジレジスト層１５をＳｉ基板全面に形成
し、このポジレジスト層１５をマスクを通して露光し、
所望の箇所にスルーホールパターンを形成する。
【００１２】その後、図１（ｂ）に示すように、希フッ
酸溶液を用いて層間絶縁膜層１４の一部をエッチングし
て、スルーホール上部にテーパーを形成する。その後、
フロロカーボン系のガス、例えばＣＦ4 ，ＣＨＦ3 を用
いたＲＩＥエッチングにより、残りの層間絶縁膜層１４
をエッチングする。この時、スルーホールの側壁にはフ
ロロカーボン系のガスとレジスト、層間絶縁膜のＳｉＯ
2 との反応による堆積膜（側壁堆積膜）１６が、またス
ルーホールの底部の第１のＡｌ層１３の表面には、Ａｌ
の自然酸化膜層１７が存在する。
酸溶液を用いて層間絶縁膜層１４の一部をエッチングし
て、スルーホール上部にテーパーを形成する。その後、
フロロカーボン系のガス、例えばＣＦ4 ，ＣＨＦ3 を用
いたＲＩＥエッチングにより、残りの層間絶縁膜層１４
をエッチングする。この時、スルーホールの側壁にはフ
ロロカーボン系のガスとレジスト、層間絶縁膜のＳｉＯ
2 との反応による堆積膜（側壁堆積膜）１６が、またス
ルーホールの底部の第１のＡｌ層１３の表面には、Ａｌ
の自然酸化膜層１７が存在する。
【００１３】その後、図１（ｃ）に示すように、Ｏ2 雰
囲気中のプラズマ処理により、ポジレジスト層１５を除
去する。その後、図１（ｄ）に示すように、スルーホー
ルの側壁堆積膜１６が脱離する温度で熱処理を行う。図
２はスルーホールを有するパターンを備えたサンプルに
熱処理を施した時のスルーホールの側壁に付着している
堆積膜に相当するＣ，Ｆの脱離スペクトルを示したもの
である。
囲気中のプラズマ処理により、ポジレジスト層１５を除
去する。その後、図１（ｄ）に示すように、スルーホー
ルの側壁堆積膜１６が脱離する温度で熱処理を行う。図
２はスルーホールを有するパターンを備えたサンプルに
熱処理を施した時のスルーホールの側壁に付着している
堆積膜に相当するＣ，Ｆの脱離スペクトルを示したもの
である。
【００１４】図２において、横軸にスルーホールを有す
る半導体素子の搭載台の温度（℃）、縦軸にＣやＦの強
度（Ｉｎｔｅｎｓｉｔｙ）がそれぞれ示されており、２
５０℃において、ＣやＦの脱離のピークが見られ、この
温度以上、つまり、３００〜６００℃程度の熱処理を施
すことにより、スルーホールの堆積膜が脱離し、図１
（ｅ）に示すように、側壁堆積膜１６は除去される。
る半導体素子の搭載台の温度（℃）、縦軸にＣやＦの強
度（Ｉｎｔｅｎｓｉｔｙ）がそれぞれ示されており、２
５０℃において、ＣやＦの脱離のピークが見られ、この
温度以上、つまり、３００〜６００℃程度の熱処理を施
すことにより、スルーホールの堆積膜が脱離し、図１
（ｅ）に示すように、側壁堆積膜１６は除去される。
【００１５】ここで、熱処理の温度は、図２からする
と、３００℃以上であれば、適用できるように見受けら
れるが、実際は、下限としては、半導体素子の搭載台や
加熱装置のバラツキなどを考慮して、約４００℃が望ま
しく、上限としては、第１のＡｌ層１３の溶融温度が約
６００℃であることから、６００℃となる。ただし、配
線金属がＣｕの場合は、その溶融温度が約１２００℃で
あるので、上限は高くすることができる。更に、配線金
属がＡｕの場合は、更に、上限を高くすることが可能で
ある。
と、３００℃以上であれば、適用できるように見受けら
れるが、実際は、下限としては、半導体素子の搭載台や
加熱装置のバラツキなどを考慮して、約４００℃が望ま
しく、上限としては、第１のＡｌ層１３の溶融温度が約
６００℃であることから、６００℃となる。ただし、配
線金属がＣｕの場合は、その溶融温度が約１２００℃で
あるので、上限は高くすることができる。更に、配線金
属がＡｕの場合は、更に、上限を高くすることが可能で
ある。
【００１６】その後、図１（ｆ）に示すように、例えば
Ａｒのスパッタエッチングを用いてスルーホール底部の
自然酸化膜層１７を除去し、大気に暴露することなく、
第２のＡｌ層１８を形成する。このように、スルーホー
ルの側壁堆積膜１６を熱処理により脱離させ、スルーホ
ールの側壁から除去するようにしたので、第２のＡｌ層
１８の形成前に行う、スルーホール底部の自然酸化膜層
１７を除去するためのＡｒのスパッタエッチングの際
に、斜め方向からのＡｒの浸入によるＣやＦのスルーホ
ール底部への再付着を防止することができる。
Ａｒのスパッタエッチングを用いてスルーホール底部の
自然酸化膜層１７を除去し、大気に暴露することなく、
第２のＡｌ層１８を形成する。このように、スルーホー
ルの側壁堆積膜１６を熱処理により脱離させ、スルーホ
ールの側壁から除去するようにしたので、第２のＡｌ層
１８の形成前に行う、スルーホール底部の自然酸化膜層
１７を除去するためのＡｒのスパッタエッチングの際
に、斜め方向からのＡｒの浸入によるＣやＦのスルーホ
ール底部への再付着を防止することができる。
【００１７】また、従来例においては、図３（ｅ）に示
すように、スルーホールの側壁には側壁堆積膜２６が残
されたままとなり、実質的なスルーホールの径が小さく
なるが、本発明によれば、図１（ｆ）に示すように、ス
ルーホールの側壁からは側壁堆積膜１６は除去されるた
めに、実質的なスルーホールの径を大きく形成すること
ができる。
すように、スルーホールの側壁には側壁堆積膜２６が残
されたままとなり、実質的なスルーホールの径が小さく
なるが、本発明によれば、図１（ｆ）に示すように、ス
ルーホールの側壁からは側壁堆積膜１６は除去されるた
めに、実質的なスルーホールの径を大きく形成すること
ができる。
【００１８】更に、Ａｒのスパッタエッチングによるス
ルーホール底部の第１のＡｌ層の自然酸化膜層１７を除
去する前に、スルーホールの側壁堆積膜層１６及び層間
絶縁膜層１４からの水分を同時に脱離させる温度に加熱
し、その後、大気に暴露することなく、Ａｒのスパッタ
エッチング、及び第２のＡｌ層１８を形成することによ
り、スルーホールの側壁を含む層間絶縁膜層１４の水分
を同時に除去することができる。
ルーホール底部の第１のＡｌ層の自然酸化膜層１７を除
去する前に、スルーホールの側壁堆積膜層１６及び層間
絶縁膜層１４からの水分を同時に脱離させる温度に加熱
し、その後、大気に暴露することなく、Ａｒのスパッタ
エッチング、及び第２のＡｌ層１８を形成することによ
り、スルーホールの側壁を含む層間絶縁膜層１４の水分
を同時に除去することができる。
【００１９】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
【００２０】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、スルーホールの側壁堆積膜を熱処理により脱離
させ、スルーホールの側壁から除去するようにしたの
で、第２のＡｌ層形成前に行う、スルーホール底部の自
然酸化膜層を除去するためのＡｒのスパッタエッチング
の際に、斜め方向からのＡｒの浸入によるＣやＦのスル
ーホール底部への再付着を防止することができる。
よれば、スルーホールの側壁堆積膜を熱処理により脱離
させ、スルーホールの側壁から除去するようにしたの
で、第２のＡｌ層形成前に行う、スルーホール底部の自
然酸化膜層を除去するためのＡｒのスパッタエッチング
の際に、斜め方向からのＡｒの浸入によるＣやＦのスル
ーホール底部への再付着を防止することができる。
【００２１】したがって、スルーホールの導通を確実に
し、スルーホール部の接続の信頼性の向上を図ることが
できる。また、従来例に比して、本発明によれば、スル
ーホールの側壁から側壁堆積膜が除去されるために、実
質的なスルーホールの径を大きく形成することができ、
スルーホールの導通面積が増加し、スルーホール部の接
続の信頼性の向上を図ることができる。
し、スルーホール部の接続の信頼性の向上を図ることが
できる。また、従来例に比して、本発明によれば、スル
ーホールの側壁から側壁堆積膜が除去されるために、実
質的なスルーホールの径を大きく形成することができ、
スルーホールの導通面積が増加し、スルーホール部の接
続の信頼性の向上を図ることができる。
【００２２】更に、Ａｒのスパッタエッチングの前に、
前記したように熱処理を行うようにしたので、合わせ
て、スルーホールの側壁を含む層間絶縁膜層の水分を同
時に除去することができる。
前記したように熱処理を行うようにしたので、合わせ
て、スルーホールの側壁を含む層間絶縁膜層の水分を同
時に除去することができる。
【図１】本発明の実施例を示す多層配線構造を持つ半導
体素子の製造工程断面図である。
体素子の製造工程断面図である。
【図２】スルーホールを有するパターンを備えたサンプ
ルに熱処理を施した時のスルーホールの側壁に付着して
いる堆積膜に相当するＣＦの脱離スペクトルを示す図で
ある。
ルに熱処理を施した時のスルーホールの側壁に付着して
いる堆積膜に相当するＣＦの脱離スペクトルを示す図で
ある。
【図３】従来の多層配線構造を持つ半導体素子のスルー
ホール形成から第２のアルミニウム（Ａｌ）層形成まで
の製造工程断面図である。
ホール形成から第２のアルミニウム（Ａｌ）層形成まで
の製造工程断面図である。
【図４】従来技術の問題点の説明図である。
１１ Ｓｉ基板 １２ 中間絶縁膜層 １３ 第１のＡｌ層 １４ 層間絶縁膜層 １５ ポジレジスト層 １６ 堆積膜（側壁堆積膜） １７ 自然酸化膜層 １８ 第２のＡｌ層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ａ 7514−4Ｍ
Claims (1)
- 【請求項１】 多層配線構造を持つ半導体素子の製造方
法において、 （ａ）層間絶縁膜層にスルーホールを形成する工程と、 （ｂ）真空中でスルーホールの側壁に付着している堆積
膜を脱離させる温度で熱処理を行う工程と、 （ｃ）大気に暴露することなくＡｒのスパッタエッチン
グを行う工程を順に施すことを特徴とする半導体素子の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5100999A JPH06310497A (ja) | 1993-04-27 | 1993-04-27 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5100999A JPH06310497A (ja) | 1993-04-27 | 1993-04-27 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06310497A true JPH06310497A (ja) | 1994-11-04 |
Family
ID=14288991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5100999A Withdrawn JPH06310497A (ja) | 1993-04-27 | 1993-04-27 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06310497A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008047779A (ja) * | 2006-08-18 | 2008-02-28 | Tokyo Electron Ltd | 半導体装置の製造方法 |
-
1993
- 1993-04-27 JP JP5100999A patent/JPH06310497A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008047779A (ja) * | 2006-08-18 | 2008-02-28 | Tokyo Electron Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6064119A (en) | Wiring structure and formation method thereof for semiconductor device | |
| JPH07335748A (ja) | 半導体素子の製造方法 | |
| US6147003A (en) | Method of manufacturing semiconductor device | |
| JPH10135210A (ja) | 半導体装置の多層配線形成方法 | |
| JPH06310497A (ja) | 半導体素子の製造方法 | |
| JP3239460B2 (ja) | 接続孔の形成方法 | |
| JP3400162B2 (ja) | 半導体装置の製造方法 | |
| KR0184940B1 (ko) | 반도체 소자 제조방법 | |
| JP2928409B2 (ja) | 半導体装置の製造方法 | |
| JP3198561B2 (ja) | 多層配線の製造方法 | |
| KR20050067500A (ko) | 하드마스크를 이용한 반도체 소자의 패턴 형성방법 | |
| JPH01100946A (ja) | 半導体装置の製造方法 | |
| JPH0536839A (ja) | 半導体装置の製造方法 | |
| JP3291387B2 (ja) | 半導体装置の製造方法 | |
| KR960026728A (ko) | 직접회로에서의 금속배선 제조방법 | |
| KR0135844B1 (ko) | 반도체 장치의 다층 배선방법 | |
| KR100277935B1 (ko) | 반도체장치의 배선형성방법 | |
| JPH0831930A (ja) | 半導体装置の製造方法 | |
| JPH05206125A (ja) | 半導体装置の製造方法 | |
| JPH04290460A (ja) | 半導体装置の製造方法 | |
| JPH1022382A (ja) | 半導体装置の製造方法 | |
| JPH02165656A (ja) | 半導体装置の製造方法 | |
| JPH04306830A (ja) | 半導体装置の製造方法 | |
| JPH1012616A (ja) | 半導体装置の製造方法 | |
| JPH10125661A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |