JPH02165656A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02165656A JPH02165656A JP63321198A JP32119888A JPH02165656A JP H02165656 A JPH02165656 A JP H02165656A JP 63321198 A JP63321198 A JP 63321198A JP 32119888 A JP32119888 A JP 32119888A JP H02165656 A JPH02165656 A JP H02165656A
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- aluminum
- manufacturing
- resist
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高密度高集積半導体集積回路の製造方法に関す
るものである。
るものである。
従来の技術
従来、半導体集積回路の配線はアルミニウムで行われて
いた。更に多層配線を行うに当たってアルミニウムを真
空中でエツチングした後、パターニングマスクであるレ
ジストを除去するために大気開放し、酸素プラズマ、硝
酸での洗浄の後に層間絶縁膜を堆積する工程を行ってい
た。
いた。更に多層配線を行うに当たってアルミニウムを真
空中でエツチングした後、パターニングマスクであるレ
ジストを除去するために大気開放し、酸素プラズマ、硝
酸での洗浄の後に層間絶縁膜を堆積する工程を行ってい
た。
発明が解決しようとする課題
従来の方法においてアルミニウムのエツチングの後に、
大気開放することでアルミニウムの側壁に残留している
塩素と水分が反応して塩素イオンを形成し、これによっ
てアルミニウムが腐食されるという課題があった。これ
は大気開放前にレジストを除去することで大幅に低減さ
れるがそれでも完全とはいえない。
大気開放することでアルミニウムの側壁に残留している
塩素と水分が反応して塩素イオンを形成し、これによっ
てアルミニウムが腐食されるという課題があった。これ
は大気開放前にレジストを除去することで大幅に低減さ
れるがそれでも完全とはいえない。
課題を解決するための手段
本発明では上記問題点を解決するために、アルミニウム
のエツチング後、大気開放することな（真空中でそのま
まレジストを除去し、そのまま層間絶縁膜を堆積するも
のである。
のエツチング後、大気開放することな（真空中でそのま
まレジストを除去し、そのまま層間絶縁膜を堆積するも
のである。
作 用
上記手段によってアルミニウム側面は仮に塩素が残留し
ていても水分と反応することがないために腐食は起こる
ことがない。これによって配線切断等の不良が起こりに
（（なり、従って半導体集積回路の歩留を大幅に向上さ
せることが出来る。
ていても水分と反応することがないために腐食は起こる
ことがない。これによって配線切断等の不良が起こりに
（（なり、従って半導体集積回路の歩留を大幅に向上さ
せることが出来る。
実施例
以下に本発明の一実施例を示す。第１図は本発明に使用
される半導体製造装置の一例である。つエバーは第１チ
ヤンバーでアルミニウムがエツチングされる。
される半導体製造装置の一例である。つエバーは第１チ
ヤンバーでアルミニウムがエツチングされる。
次に第２チヤンバーに真空中を移動して酸素プラズマに
よってレジスト除去される。この時、アルミニウム側壁
に残っている残留塩素はほとんど除去される。
よってレジスト除去される。この時、アルミニウム側壁
に残っている残留塩素はほとんど除去される。
次に第３チヤンバーでフレオンガスによるプラズマを通
すことにより表面をクリーニングししかるのちに第４チ
ヤンバーでプラズマＣＶＤ法によって絶縁膜を堆積する
。
すことにより表面をクリーニングししかるのちに第４チ
ヤンバーでプラズマＣＶＤ法によって絶縁膜を堆積する
。
また、第２図にこの時の工程断面図を示す。シリコン基
板１０上に形成されたシリコン酸化膜の１１の上にアル
ミニウム薄１１１１２を堆積した上にパターニングされ
たレジスト１３を持つシリコン基板第２図（Ａ）を第１
図チャンバーでアルミニウムがパターニングされ（第２
図（Ｂ））、次に第２チヤンバーにおいてマスクのレジ
ストが除去される（第２図（Ｃ））。第３チヤンバーで
クリーニングしてから、第４チヤンバーで絶縁膜である
シリコン酸化膜１４を堆積する（第２図（Ｄ））。
板１０上に形成されたシリコン酸化膜の１１の上にアル
ミニウム薄１１１１２を堆積した上にパターニングされ
たレジスト１３を持つシリコン基板第２図（Ａ）を第１
図チャンバーでアルミニウムがパターニングされ（第２
図（Ｂ））、次に第２チヤンバーにおいてマスクのレジ
ストが除去される（第２図（Ｃ））。第３チヤンバーで
クリーニングしてから、第４チヤンバーで絶縁膜である
シリコン酸化膜１４を堆積する（第２図（Ｄ））。
発明の効果
本発明によって配線切断による不良が大幅に減少するた
めに、半導体集積回路の歩留を大幅に向上させることが
出来る。
めに、半導体集積回路の歩留を大幅に向上させることが
出来る。
第１図は本発明に使用される半導体装置の一例の概略構
造図、第２図は本発明の半導体装置の製造方法のプロセ
スフローの概略工程断面図である。 ■・・・・・・第１チヤンバー、２・・・・・・第２チ
ヤンバー、３・・・・・・第３チヤンバー、４・・・・
・・第４チヤンバー１０・・・・・・シリコン基板、１
１・・・・・・シリコン酸化膜、１２・・・・・・アル
ミニウム、１３・・・・・・レジスト、１４・・・・・
・シリコン酸化膜。 代理人の氏名 弁理士 粟野重孝 はか１名尊２図
造図、第２図は本発明の半導体装置の製造方法のプロセ
スフローの概略工程断面図である。 ■・・・・・・第１チヤンバー、２・・・・・・第２チ
ヤンバー、３・・・・・・第３チヤンバー、４・・・・
・・第４チヤンバー１０・・・・・・シリコン基板、１
１・・・・・・シリコン酸化膜、１２・・・・・・アル
ミニウム、１３・・・・・・レジスト、１４・・・・・
・シリコン酸化膜。 代理人の氏名 弁理士 粟野重孝 はか１名尊２図
Claims (1)
- 真空中で金属のエッチング後、大気中に開放することな
くレジストを除去し、絶縁膜を形成することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63321198A JPH02165656A (ja) | 1988-12-20 | 1988-12-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63321198A JPH02165656A (ja) | 1988-12-20 | 1988-12-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02165656A true JPH02165656A (ja) | 1990-06-26 |
Family
ID=18129886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63321198A Pending JPH02165656A (ja) | 1988-12-20 | 1988-12-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02165656A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04144136A (ja) * | 1990-10-04 | 1992-05-18 | Nec Corp | 半導体装置の製造方法 |
| US5397432A (en) * | 1990-06-27 | 1995-03-14 | Fujitsu Limited | Method for producing semiconductor integrated circuits and apparatus used in such method |
-
1988
- 1988-12-20 JP JP63321198A patent/JPH02165656A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5397432A (en) * | 1990-06-27 | 1995-03-14 | Fujitsu Limited | Method for producing semiconductor integrated circuits and apparatus used in such method |
| JPH04144136A (ja) * | 1990-10-04 | 1992-05-18 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02165656A (ja) | 半導体装置の製造方法 | |
| JPS6115582B2 (ja) | ||
| JPH05109702A (ja) | 半導体装置の製造方法 | |
| JPH05109673A (ja) | 半導体装置の製造方法 | |
| JPH0758706B2 (ja) | 半導体装置の製造方法 | |
| JPH05267207A (ja) | 半導体装置の製造方法 | |
| JPH0536684A (ja) | 半導体装置の製造方法 | |
| JPH0493028A (ja) | 半導体装置の製造方法 | |
| JPH05206083A (ja) | 半導体装置の製造方法 | |
| JP2002246393A (ja) | メタル配線形成方法 | |
| JPS62222657A (ja) | 導体配線およびその形成方法 | |
| JPH06216264A (ja) | 半導体装置及びその製造方法 | |
| JPH0945771A (ja) | 半導体集積回路の製造方法 | |
| JPH01204449A (ja) | Ｖｌｓｉ用銅配線方法 | |
| JPH0521431A (ja) | 半導体装置の製造方法 | |
| KR100390832B1 (ko) | 반도체소자제조공정에서의폴리머제거방법 | |
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JPH0484422A (ja) | 微細な金属配線の形成方法 | |
| JPH04103130A (ja) | 半導体装置の製造方法 | |
| JPS63237546A (ja) | 半導体装置の製造方法 | |
| JPH03148823A (ja) | 半導体装置の製造方法 | |
| JPH05251381A (ja) | 半導体装置の製造方法 | |
| JPH0684901A (ja) | 半導体装置の製造方法 | |
| JPH06314685A (ja) | 半導体装置製造方法 | |
| JPS59115542A (ja) | 半導体装置の製造方法 |