JPH06310563A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JPH06310563A JPH06310563A JP5328403A JP32840393A JPH06310563A JP H06310563 A JPH06310563 A JP H06310563A JP 5328403 A JP5328403 A JP 5328403A JP 32840393 A JP32840393 A JP 32840393A JP H06310563 A JPH06310563 A JP H06310563A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrode
- semiconductor device
- package
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/019—Manufacture or treatment using temporary auxiliary substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01204—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07141—Means for applying energy, e.g. ovens or lasers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07178—Means for aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】フリップチップボンディングに使用できるとと
もにパッケ−ジングが可能で信頼性の高い半導体装置お
よび半導体装置の製造方法を提供することにある。 【構成】チップ電極１５が形成されたＩＣチップ１２
と、このＩＣチップ１２を覆ったパッケ−ジ１７と、チ
ップ電極１５に接合され、その一部をパッケ−ジ１７か
ら露出させた金属柱体１６とを備え、基板２０にフリッ
プチップボンディングされてパッケ−ジ電極１５を基板
電極２１に接合する。
もにパッケ−ジングが可能で信頼性の高い半導体装置お
よび半導体装置の製造方法を提供することにある。 【構成】チップ電極１５が形成されたＩＣチップ１２
と、このＩＣチップ１２を覆ったパッケ−ジ１７と、チ
ップ電極１５に接合され、その一部をパッケ−ジ１７か
ら露出させた金属柱体１６とを備え、基板２０にフリッ
プチップボンディングされてパッケ−ジ電極１５を基板
電極２１に接合する。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、バンプを有し
基板にフリップチップボンディングされる半導体装置お
よびこの半導体装置の製造方法に関する。
基板にフリップチップボンディングされる半導体装置お
よびこの半導体装置の製造方法に関する。
【０００２】
【従来の技術】一般に、ＩＣチップ等の半導体チップを
基板に実装する方法の１つとして、半導体チップをベア
状態のまま直接基板に実装するフリップチップボンディ
ング方法が知られている。
基板に実装する方法の１つとして、半導体チップをベア
状態のまま直接基板に実装するフリップチップボンディ
ング方法が知られている。
【０００３】つまり、このフリップチップボンディング
方法においては、図９（ａ）に示すようにベア状態の半
導体チップ１がはんだペ−ストを印刷された基板２に下
向きに載置される。そして、半導体チップ１と基板２と
の間のはんだペ−ストが溶かされ、図９（ｂ）に示すよ
うに半導体チップ１のバンプ３…が基板電極４…に接合
される。
方法においては、図９（ａ）に示すようにベア状態の半
導体チップ１がはんだペ−ストを印刷された基板２に下
向きに載置される。そして、半導体チップ１と基板２と
の間のはんだペ−ストが溶かされ、図９（ｂ）に示すよ
うに半導体チップ１のバンプ３…が基板電極４…に接合
される。
【０００４】また、フリップチップボンディングされた
ベアチップ（半導体チップ１）に対して液状樹脂による
コ−ティング、或いは、窒素ガス雰囲気中での気密封止
が行われてベアチップが保護され、ベアチップの耐環境
に対する信頼性が高められる。ここで、図９（ｃ）にお
いては、半導体チップ１は液状樹脂５によって封止され
ている。
ベアチップ（半導体チップ１）に対して液状樹脂による
コ−ティング、或いは、窒素ガス雰囲気中での気密封止
が行われてベアチップが保護され、ベアチップの耐環境
に対する信頼性が高められる。ここで、図９（ｃ）にお
いては、半導体チップ１は液状樹脂５によって封止され
ている。
【０００５】
【発明が解決しようとする課題】ところで、液状樹脂封
止を行った場合には、フラットパッケ−ジＩＣ等のよう
なプラスチックモ−ルドパッケ−ジよりも信頼性が低か
った。また、気密封止を行った場合にはコストが高く、
気密封止は比較的高級な電子回路モジュ−ルに採用され
ていた。
止を行った場合には、フラットパッケ−ジＩＣ等のよう
なプラスチックモ−ルドパッケ−ジよりも信頼性が低か
った。また、気密封止を行った場合にはコストが高く、
気密封止は比較的高級な電子回路モジュ−ルに採用され
ていた。
【０００６】また、半導体チップ１に形成されるフリッ
プチップ用のバンプ３…として、金バンプやはんだバン
プ等が使用されるが、これらのうち金バンプを被接合面
である基板電極の表面にはんだ付けした場合には、金が
はんだに拡散して食われるという問題があるため、金バ
ンプを有する半導体チップをはんだコ−ト基板に実装す
ることは実用上好ましくない。
プチップ用のバンプ３…として、金バンプやはんだバン
プ等が使用されるが、これらのうち金バンプを被接合面
である基板電極の表面にはんだ付けした場合には、金が
はんだに拡散して食われるという問題があるため、金バ
ンプを有する半導体チップをはんだコ−ト基板に実装す
ることは実用上好ましくない。
【０００７】さらに、従来のフリップチップボンディン
グ方法においては半導体チップ１がベア状態のままハン
ドリングされるため、半導体チップ１の破損が生じ易か
った。
グ方法においては半導体チップ１がベア状態のままハン
ドリングされるため、半導体チップ１の破損が生じ易か
った。
【０００８】また、従来のフリップチップボンディング
方法においてはバンプ３…を基板２の電極４…に直接的
に接合する必要があったため、フリップチップボンディ
ング用のモ−ルドパッケ−ジは存在しなかった。
方法においてはバンプ３…を基板２の電極４…に直接的
に接合する必要があったため、フリップチップボンディ
ング用のモ−ルドパッケ−ジは存在しなかった。
【０００９】本発明の目的とするところは、フリップチ
ップボンディングに使用できるとともにパッケ−ジング
が可能で信頼性の高い半導体装置および半導体装置の製
造方法を提供することにある。
ップボンディングに使用できるとともにパッケ−ジング
が可能で信頼性の高い半導体装置および半導体装置の製
造方法を提供することにある。
【００１０】
【課題を解決するための手段および作用】上記目的を達
成するために請求項１の発明は、チップ電極が形成され
た半導体チップと、この半導体チップを覆ったパッケ−
ジと、チップ電極に接合され、その一部をパッケ−ジか
ら露出させたパッケ−ジ電極とを備え、基板にフリップ
チップボンディングされてパッケ−ジ電極を基板電極に
接合する半導体装置にある。
成するために請求項１の発明は、チップ電極が形成され
た半導体チップと、この半導体チップを覆ったパッケ−
ジと、チップ電極に接合され、その一部をパッケ−ジか
ら露出させたパッケ−ジ電極とを備え、基板にフリップ
チップボンディングされてパッケ−ジ電極を基板電極に
接合する半導体装置にある。
【００１１】また、請求項５の発明は、半導体チップに
形成されたチップ電極にパッケ−ジ電極を接合しチップ
電極にパッケ−ジ電極を一体化する第１の工程と、半導
体チップを、金属パッドを露出させながらバンプととも
に封止する第２の工程とを具備した半導体装置の製造方
法にある。
形成されたチップ電極にパッケ−ジ電極を接合しチップ
電極にパッケ−ジ電極を一体化する第１の工程と、半導
体チップを、金属パッドを露出させながらバンプととも
に封止する第２の工程とを具備した半導体装置の製造方
法にある。
【００１２】そして、これらの発明は、フリップチップ
ボンディングされる半導体チップのパッケ−ジングを可
能にし、フリップチップボンディング用の半導体装置の
信頼性を向上できるようにした。
ボンディングされる半導体チップのパッケ−ジングを可
能にし、フリップチップボンディング用の半導体装置の
信頼性を向上できるようにした。
【００１３】
【実施例】以下、本発明の各実施例を図１〜図８に基づ
いて説明する。図１は本発明の第１の実施例を示すもの
で、図１中の（ａ）〜（ｅ）は半導体装置１１の製造方
法の各工程を順に表している。
いて説明する。図１は本発明の第１の実施例を示すもの
で、図１中の（ａ）〜（ｅ）は半導体装置１１の製造方
法の各工程を順に表している。
【００１４】半導体装置１１は図１（ａ）〜（ｃ）に示
すように半導体チップとしてのＩＣチップ１２を備えて
おり、このＩＣチップ１２は素子形成面１３に複数のバ
ンプ（金属突起）１４…を突設されている。バンプ１４
…はＩＣチップ１２の素子形成面１３に露出したチップ
電極１５…上にめっき法やボ−ルバンプ法等により形成
されており、例えば素子形成面１３の縁部に沿って配設
されている。
すように半導体チップとしてのＩＣチップ１２を備えて
おり、このＩＣチップ１２は素子形成面１３に複数のバ
ンプ（金属突起）１４…を突設されている。バンプ１４
…はＩＣチップ１２の素子形成面１３に露出したチップ
電極１５…上にめっき法やボ−ルバンプ法等により形成
されており、例えば素子形成面１３の縁部に沿って配設
されている。
【００１５】また、図１（ａ）〜（ｅ）中に１６…で示
すのはパッケ−ジ電極としての金属柱体である。この金
属柱体１６…は直方体状に成形されており、長手方向の
一端部をバンプ１４…に接合されている。そして、各金
属柱体１６…はその長手方向をＩＣチップ１２の素子形
成面１３に対して略垂直に向けている。
すのはパッケ−ジ電極としての金属柱体である。この金
属柱体１６…は直方体状に成形されており、長手方向の
一端部をバンプ１４…に接合されている。そして、各金
属柱体１６…はその長手方向をＩＣチップ１２の素子形
成面１３に対して略垂直に向けている。
【００１６】さらに、上記ＩＣチップ１２にはパッケ−
ジングが施されており、ＩＣチップ１２は樹脂製の矩形
なパッケ−ジ１７によって覆われている。そして、パッ
ケ−ジ１７はＩＣチップ１２とバンプ１４…との全体と
を覆うとともに、金属柱体１６…の一部を突出させてい
る。そして、パッケ−ジ１７は金属柱体１６…の先端部
を露出させている。
ジングが施されており、ＩＣチップ１２は樹脂製の矩形
なパッケ−ジ１７によって覆われている。そして、パッ
ケ−ジ１７はＩＣチップ１２とバンプ１４…との全体と
を覆うとともに、金属柱体１６…の一部を突出させてい
る。そして、パッケ−ジ１７は金属柱体１６…の先端部
を露出させている。
【００１７】つぎに、上述の半導体装置１１の製造方法
を説明する。図１（ａ）に示すように、ＩＣチップ１２
のＡｌ製のチップ電極１５…にバンプ（金バンプ）１４
…が形成される。バンプ１４の作製方法として、例えば
めっき法やボ−ルバンプ法等を採用できる。金属柱体１
６…がバンプ１４…の配置に合わせて並べられ、金属柱
体１６…はその長手方向を上下に向ける。金属柱体１６
…は支持体１８によって支持され、支持体１８にその一
部を入込ませる。
を説明する。図１（ａ）に示すように、ＩＣチップ１２
のＡｌ製のチップ電極１５…にバンプ（金バンプ）１４
…が形成される。バンプ１４の作製方法として、例えば
めっき法やボ−ルバンプ法等を採用できる。金属柱体１
６…がバンプ１４…の配置に合わせて並べられ、金属柱
体１６…はその長手方向を上下に向ける。金属柱体１６
…は支持体１８によって支持され、支持体１８にその一
部を入込ませる。
【００１８】金属柱体１６には金めっきされた銅柱体が
採用されている。バンプ１４…と金属柱体１６…とが位
置合せされて、ＩＣチップ１２が金属柱体１６に押圧さ
れる。そして、金属柱体１６…の上端部が対応するバン
プ１４…に接し、金属柱体１６…がバンプ１４…に接合
される。
採用されている。バンプ１４…と金属柱体１６…とが位
置合せされて、ＩＣチップ１２が金属柱体１６に押圧さ
れる。そして、金属柱体１６…の上端部が対応するバン
プ１４…に接し、金属柱体１６…がバンプ１４…に接合
される。
【００１９】金属柱体１６…の接合の際には、図１
（ｂ）に示すように、ＩＣチップ１２が加熱ツ−ル１９
の先端に吸着されたたまま金属柱体１６…の上方へ搬送
され、素子形成面１３を下に向けたまま加熱ツ−ル１９
によって金属柱体１６…に押付けられる。そして、バン
プ１４…と金属柱体１６…とが、加熱ツ−ル１９によっ
て熱圧着される。
（ｂ）に示すように、ＩＣチップ１２が加熱ツ−ル１９
の先端に吸着されたたまま金属柱体１６…の上方へ搬送
され、素子形成面１３を下に向けたまま加熱ツ−ル１９
によって金属柱体１６…に押付けられる。そして、バン
プ１４…と金属柱体１６…とが、加熱ツ−ル１９によっ
て熱圧着される。
【００２０】つぎに、ＩＣチップ１２の封止が行われ、
半導体装置１１が形成される。ＩＣチップ１２の封止に
はトランスファモ−ルドが採用されており、図１（ｃ）
に示すように、ＩＣチップ１２が金属柱体１６…を付け
たまま、樹脂製のパッケ−ジ１７によって全体を覆われ
る。
半導体装置１１が形成される。ＩＣチップ１２の封止に
はトランスファモ−ルドが採用されており、図１（ｃ）
に示すように、ＩＣチップ１２が金属柱体１６…を付け
たまま、樹脂製のパッケ−ジ１７によって全体を覆われ
る。
【００２１】封止ののち、金属柱体１６…は支持体１８
から抜き出される。そして、金属柱体１６…はその一部
をパッケ−ジ１７から突出させ、金属柱体１６…の下端
部がパッケ−ジ１７から露出する。
から抜き出される。そして、金属柱体１６…はその一部
をパッケ−ジ１７から突出させ、金属柱体１６…の下端
部がパッケ−ジ１７から露出する。
【００２２】金属柱体１６…の突出量は前の工程におい
て支持体１８に埋込まれた部分によって確保され、全体
的に均一に設定される。こののち、図１（ｄ）に示すよ
うに、半導体装置１１の金属柱体１６…と、基板として
の回路基板２０に形成された基板電極２１…とが位置合
せされ、半導体装置１１が回路基板上の所定位置にフリ
ップチップ式に載置される。基板電極２１…には予めは
んだペ−スト２２…が供給されており、金属柱体１６…
の露出した側の先端がはんだペ−スト２２…に接する。
て支持体１８に埋込まれた部分によって確保され、全体
的に均一に設定される。こののち、図１（ｄ）に示すよ
うに、半導体装置１１の金属柱体１６…と、基板として
の回路基板２０に形成された基板電極２１…とが位置合
せされ、半導体装置１１が回路基板上の所定位置にフリ
ップチップ式に載置される。基板電極２１…には予めは
んだペ−スト２２…が供給されており、金属柱体１６…
の露出した側の先端がはんだペ−スト２２…に接する。
【００２３】回路基板２０が半導体装置１１を載置した
ままリフロ−炉に通され、はんだペ−スト２２…が加熱
されて溶融する。そして、図１（ｅ）に示すように、金
属柱体１６…がはんだ２２ａ…を介して基板電極２１…
に接合され、半導体装置１１が回路基板２０にはんだ付
けされる。そして、半導体装置１１のフリップチップボ
ンディングが完了する。
ままリフロ−炉に通され、はんだペ−スト２２…が加熱
されて溶融する。そして、図１（ｅ）に示すように、金
属柱体１６…がはんだ２２ａ…を介して基板電極２１…
に接合され、半導体装置１１が回路基板２０にはんだ付
けされる。そして、半導体装置１１のフリップチップボ
ンディングが完了する。
【００２４】上述のような半導体装置１１においては、
ＩＣチップ１２をパッケ−ジ１７により覆って回路基板
２０に実装することができるので、フリップチップボン
ディング用のＩＣチップ１２の信頼性を高めることが可
能である。
ＩＣチップ１２をパッケ−ジ１７により覆って回路基板
２０に実装することができるので、フリップチップボン
ディング用のＩＣチップ１２の信頼性を高めることが可
能である。
【００２５】また、金バンプ１４…とはんだ２２…との
間に金属柱体１６…が介在しているので、金バンプ１４
…の食われを防止することができ、良好なボンディング
が可能になる。
間に金属柱体１６…が介在しているので、金バンプ１４
…の食われを防止することができ、良好なボンディング
が可能になる。
【００２６】さらに、金属柱体１６…の材料を基板電極
２１…の材料に応じて選択すれば、これまでは材料の組
合わせを原因として不可能とされていたボンディングが
可能になる。
２１…の材料に応じて選択すれば、これまでは材料の組
合わせを原因として不可能とされていたボンディングが
可能になる。
【００２７】また、ＩＣチップ１２がパッケ−ジ１７に
より覆われているので、ハンドリングの際にＩＣチップ
１２に破損が生じることを防止できる。次に、本発明の
第２の実施例を図２〜図６に基づいて説明する。なお、
第１の実施例と同様の部分について同一番号を付し、そ
の説明は省略する。
より覆われているので、ハンドリングの際にＩＣチップ
１２に破損が生じることを防止できる。次に、本発明の
第２の実施例を図２〜図６に基づいて説明する。なお、
第１の実施例と同様の部分について同一番号を付し、そ
の説明は省略する。
【００２８】図２および図３において符号３１は半導体
装置を示している。この半導体装置３１は、パッケ−ジ
電極及び金属パッドとしてのインナリ−ド切片３２…を
バンプ１４…に接合しており、パッケ−ジ１７によって
半導体チップ１２を覆っている。そして、半導体装置３
１は、インナリ−ド切片の一部をパッケ−ジ１７から露
出させており、図３に示すように、このインナリ−ド切
片３２…を介して回路基板３３の基板電極３４…にはん
だ付けされている。
装置を示している。この半導体装置３１は、パッケ−ジ
電極及び金属パッドとしてのインナリ−ド切片３２…を
バンプ１４…に接合しており、パッケ−ジ１７によって
半導体チップ１２を覆っている。そして、半導体装置３
１は、インナリ−ド切片の一部をパッケ−ジ１７から露
出させており、図３に示すように、このインナリ−ド切
片３２…を介して回路基板３３の基板電極３４…にはん
だ付けされている。
【００２９】インナリ−ド切片３２…の形成には、図４
（ａ）〜（ｃ）に示すようにＴＡＢテ−プ３５が利用さ
れている。そして、ＴＡＢテ−プ３５として、ＴＡＢ(T
apeAutomated Bonding)技術に用いられるものと同様の
ものを利用することが可能である。
（ａ）〜（ｃ）に示すようにＴＡＢテ−プ３５が利用さ
れている。そして、ＴＡＢテ−プ３５として、ＴＡＢ(T
apeAutomated Bonding)技術に用いられるものと同様の
ものを利用することが可能である。
【００３０】つまり、ＴＡＢテ−プ３５においては、絶
縁性のフィルム３６の表面に複数のリ−ドとしてのイン
ナリ−ド３７…を有する回路パタ−ンが形成されてお
り、インナリ−ド３７…の先端部が、フィルム３６に開
口したチップ装着孔３８の中央側へ向けて突出してい
る。
縁性のフィルム３６の表面に複数のリ−ドとしてのイン
ナリ−ド３７…を有する回路パタ−ンが形成されてお
り、インナリ−ド３７…の先端部が、フィルム３６に開
口したチップ装着孔３８の中央側へ向けて突出してい
る。
【００３１】インナリ−ド３７…の一端側はＩＣチップ
１２に突設されたバンプ１４…と対応する位置関係にあ
る。また、インナリ−ド３７…はその他端側にテストパ
ッド（図示しない）を一体に形成されている。
１２に突設されたバンプ１４…と対応する位置関係にあ
る。また、インナリ−ド３７…はその他端側にテストパ
ッド（図示しない）を一体に形成されている。
【００３２】つぎに、半導体装置３１の製造方法を説明
する。まず、図４（ａ）に示すように、ＩＣチップ１２
のバンプ１４…とインナリ−ド３７…の先端部とが位置
合せされる。図４（ｂ）に示すようにＩＣチップ１２は
ボンディングステ−ジ３９に載置されており、ＴＡＢテ
−プ３５に下方から対向している。
する。まず、図４（ａ）に示すように、ＩＣチップ１２
のバンプ１４…とインナリ−ド３７…の先端部とが位置
合せされる。図４（ｂ）に示すようにＩＣチップ１２は
ボンディングステ−ジ３９に載置されており、ＴＡＢテ
−プ３５に下方から対向している。
【００３３】加熱ツ−ル４０がＴＡＢテ−プ３５に向っ
て下降し、チップ装着孔３８に入込んでインナリ−ド３
７…の先端部に接する。そして、加熱ツ−ル４０がイン
ナリ−ド３７…を加熱しながらＩＣチップ１２に向けて
押圧し、互いに対応するインナリ−ド３７…とバンプ１
４…とを一括に接合する。そして、ＩＣチップ１２がイ
ンナリ−ドボンディングされ、ＩＣチップ１２付きのＴ
ＡＢテ−プ３５が形成される。
て下降し、チップ装着孔３８に入込んでインナリ−ド３
７…の先端部に接する。そして、加熱ツ−ル４０がイン
ナリ−ド３７…を加熱しながらＩＣチップ１２に向けて
押圧し、互いに対応するインナリ−ド３７…とバンプ１
４…とを一括に接合する。そして、ＩＣチップ１２がイ
ンナリ−ドボンディングされ、ＩＣチップ１２付きのＴ
ＡＢテ−プ３５が形成される。
【００３４】このとき、ＩＣチップ１２を電気テスト或
いはバ−ンインテストしてＩＣチップ１２の初期特性、
或いは動作特性を調べ、良品・不良品を判別することが
可能である。
いはバ−ンインテストしてＩＣチップ１２の初期特性、
或いは動作特性を調べ、良品・不良品を判別することが
可能である。
【００３５】つぎに、ＩＣチップ１２が、図４（ｃ）に
示すよう打抜かれ、図５（ｄ）に示すようにＴＡＢテ−
プ３５から切離される。この際、ＩＣチップ１２はＴＡ
Ｂテ−プ３５に装着されたままダイ４１の上に載せられ
るとともに、吸着ノズル４２の先端に吸着されている。
そして、上記ダイ４１と、吸着ノズル４２を同軸的に覆
った中空なポンチ４３とが組合わされ、ポンチ４３がＩ
Ｃチップ１２を覆い隠しながらインナリ−ド３７…を切
断する。
示すよう打抜かれ、図５（ｄ）に示すようにＴＡＢテ−
プ３５から切離される。この際、ＩＣチップ１２はＴＡ
Ｂテ−プ３５に装着されたままダイ４１の上に載せられ
るとともに、吸着ノズル４２の先端に吸着されている。
そして、上記ダイ４１と、吸着ノズル４２を同軸的に覆
った中空なポンチ４３とが組合わされ、ポンチ４３がＩ
Ｃチップ１２を覆い隠しながらインナリ−ド３７…を切
断する。
【００３６】ＩＣチップ１２の切離しはＩＣチップ１２
の周辺に沿って行われ、切断位置はＩＣチップ１２の近
傍の部位に設定される。そして、インナリ−ド３７…は
先端部を切断され、ＩＣチップ１２と一体にＴＡＢテ−
プ３５から切離される。
の周辺に沿って行われ、切断位置はＩＣチップ１２の近
傍の部位に設定される。そして、インナリ−ド３７…は
先端部を切断され、ＩＣチップ１２と一体にＴＡＢテ−
プ３５から切離される。
【００３７】そして、インナリ−ド３７…のＩＣチップ
１２とともに切離された部分がインナリ−ド切片３２…
となる。図５（ｄ）に示すようにインナリ−ド切片３２
…は、ＩＣチップ１２の側方へ幾分突出している。さら
に、インナリ−ド切片３２…の突出量は切離し時の切断
位置により決まる。そして、切断位置がＩＣチップ１２
に近ければインナリ−ド切片３２…の突出量は小とな
り、遠ければ突出量は大となる。
１２とともに切離された部分がインナリ−ド切片３２…
となる。図５（ｄ）に示すようにインナリ−ド切片３２
…は、ＩＣチップ１２の側方へ幾分突出している。さら
に、インナリ−ド切片３２…の突出量は切離し時の切断
位置により決まる。そして、切断位置がＩＣチップ１２
に近ければインナリ−ド切片３２…の突出量は小とな
り、遠ければ突出量は大となる。
【００３８】ポンチ４３がダイ４１から離れ、ＴＡＢテ
−プ３５から切離されたＩＣチップ１２が吸着ノズル４
２により吸着されたまま搬送される。図５（ｅ−１）に
示すようにＩＣチップ１２は回路基板３３の上方に達す
る。回路基板３３の基板電極３４……には、予めはんだ
ペ−ストが塗布されている。
−プ３５から切離されたＩＣチップ１２が吸着ノズル４
２により吸着されたまま搬送される。図５（ｅ−１）に
示すようにＩＣチップ１２は回路基板３３の上方に達す
る。回路基板３３の基板電極３４……には、予めはんだ
ペ−ストが塗布されている。
【００３９】ＩＣチップ１２のインナリ−ド切片３２…
と回路基板３３の基板電極３４…とが位置合せされたの
ち、ＩＣチップ１２が回路基板３３に載置される。そし
て、ＩＣチップ１２が、はんだペ−ストを介して回路基
板３３に仮固定される。
と回路基板３３の基板電極３４…とが位置合せされたの
ち、ＩＣチップ１２が回路基板３３に載置される。そし
て、ＩＣチップ１２が、はんだペ−ストを介して回路基
板３３に仮固定される。
【００４０】ＩＣチップ１２を載置した回路基板３３
が、図５（ｅ−１）に示すように加熱炉に通され、はん
だ４４が溶かされて、インナリ−ド切片３２…が回路基
板３３の基板電極３４……にはんだ付けされる。
が、図５（ｅ−１）に示すように加熱炉に通され、はん
だ４４が溶かされて、インナリ−ド切片３２…が回路基
板３３の基板電極３４……にはんだ付けされる。
【００４１】この他に、例えば図６（ｅ−２）に示すよ
うに、加熱ツ−ル４５によりＩＣチップ１２を局部加熱
してインナリ−ド切片３２…を基板電極３４…にはんだ
付けしてもよい。
うに、加熱ツ−ル４５によりＩＣチップ１２を局部加熱
してインナリ−ド切片３２…を基板電極３４…にはんだ
付けしてもよい。
【００４２】上述の実施例において、半導体装置３１は
インナリ−ド切片３２を介して実装されている。そし
て、第１の実施例においてはパッケ−ジ電極として金属
柱体１６…が用いられているが、上述の第２の実施例に
示すように例えばＴＡＢテ−プ３５のインナリ−ド３７
…をパッケ−ジ電極として利用することも可能である。
インナリ−ド切片３２を介して実装されている。そし
て、第１の実施例においてはパッケ−ジ電極として金属
柱体１６…が用いられているが、上述の第２の実施例に
示すように例えばＴＡＢテ−プ３５のインナリ−ド３７
…をパッケ−ジ電極として利用することも可能である。
【００４３】次に、本発明の第３実施例を図７（ａ）〜
（ｅ）に基づいて説明する。なお、前述の各実施例と同
様の部分については同一番号を付し、その説明は省略す
る。本実施例においては、パッケ−ジ電極として金バン
プ５１が直接利用されている。金バンプ５１は直方体状
に成形されており、図７（ｃ）に示すように、金バンプ
５１の長手方向の一端部はチップ電極１５に接合されて
いる。さらに、金バンプ５１の他端部はパッケ−ジ１７
から突出している。
（ｅ）に基づいて説明する。なお、前述の各実施例と同
様の部分については同一番号を付し、その説明は省略す
る。本実施例においては、パッケ−ジ電極として金バン
プ５１が直接利用されている。金バンプ５１は直方体状
に成形されており、図７（ｃ）に示すように、金バンプ
５１の長手方向の一端部はチップ電極１５に接合されて
いる。さらに、金バンプ５１の他端部はパッケ−ジ１７
から突出している。
【００４４】金バンプ５１のチップ電極１５への接合の
際には、支持体５２からＩＣチップ１２へ転写される。
転写方法として、一般的な転写バンプの作製方法を利用
することが可能である。ＩＣチップ１２の封止の後、金
バンプ５１は支持体５２から抜き出される。そして、半
導体装置５３は回路基板２０にフリップチップ式に搭載
され、図７（ｅ）に示すように金バンプ５１がはんだ２
２ａ…を介して基板電極２１…に接合される。
際には、支持体５２からＩＣチップ１２へ転写される。
転写方法として、一般的な転写バンプの作製方法を利用
することが可能である。ＩＣチップ１２の封止の後、金
バンプ５１は支持体５２から抜き出される。そして、半
導体装置５３は回路基板２０にフリップチップ式に搭載
され、図７（ｅ）に示すように金バンプ５１がはんだ２
２ａ…を介して基板電極２１…に接合される。
【００４５】次に、本発明の第４実施例を図８（ａ）〜
（ｄ）に基づいて説明する。なお、前述の各実施例と同
様の部分については同一番号を付し、その説明は省略す
る。第３実施例で金バンプ５１がＩＣチップ１２に転写
されたのに対し、本実施例においては、図８（ａ）に示
すように金バンプ５６がチップ電極１５上に直接形成さ
れる。金バンプ５６の形状は直方体状である。この金バ
ンプ５６の作製方法として、例えばめっき法を採用する
ことが可能である。なお、本発明は、前述の各実施例に
限定されず、要旨を逸脱しない範囲で種々に変形するこ
とが可能である。
（ｄ）に基づいて説明する。なお、前述の各実施例と同
様の部分については同一番号を付し、その説明は省略す
る。第３実施例で金バンプ５１がＩＣチップ１２に転写
されたのに対し、本実施例においては、図８（ａ）に示
すように金バンプ５６がチップ電極１５上に直接形成さ
れる。金バンプ５６の形状は直方体状である。この金バ
ンプ５６の作製方法として、例えばめっき法を採用する
ことが可能である。なお、本発明は、前述の各実施例に
限定されず、要旨を逸脱しない範囲で種々に変形するこ
とが可能である。
【００４６】
【発明の効果】以上説明したように請求項１の発明は、
チップ電極が形成された半導体チップと、この半導体チ
ップを覆ったパッケ−ジと、チップ電極に接合され、そ
の一部をパッケ−ジから露出させたパッケ−ジ電極とを
備え、基板にフリップチップボンディングされてパッケ
−ジ電極を基板電極に接合する半導体装置である。
チップ電極が形成された半導体チップと、この半導体チ
ップを覆ったパッケ−ジと、チップ電極に接合され、そ
の一部をパッケ−ジから露出させたパッケ−ジ電極とを
備え、基板にフリップチップボンディングされてパッケ
−ジ電極を基板電極に接合する半導体装置である。
【００４７】また、請求項５の発明は、半導体チップに
形成されたチップ電極にパッケ−ジ電極を接合しチップ
電極にパッケ−ジ電極を一体化する第１の工程と、半導
体チップを、金属パッドを露出させながらバンプととも
に封止する第２の工程とを具備した半導体装置の製造方
法である。
形成されたチップ電極にパッケ−ジ電極を接合しチップ
電極にパッケ−ジ電極を一体化する第１の工程と、半導
体チップを、金属パッドを露出させながらバンプととも
に封止する第２の工程とを具備した半導体装置の製造方
法である。
【００４８】そして、これらの発明によれば、フリップ
チップボンディングされる半導体チップのパッケ−ジン
グを可能にし、フリップチップボンディング用の半導体
装置の信頼性を向上できるという効果がある。
チップボンディングされる半導体チップのパッケ−ジン
グを可能にし、フリップチップボンディング用の半導体
装置の信頼性を向上できるという効果がある。
【図面の簡単な説明】
【図１】（ａ）〜（ｅ）は本発明の第１の実施例の半導
体装置および半導体装置の製造方法を示す説明図。
体装置および半導体装置の製造方法を示す説明図。
【図２】本発明の第２の実施例の半導体装置を示す断面
図。
図。
【図３】図２中の半導体装置が実装された状態を示す断
面図。
面図。
【図４】（ａ）〜（ｃ）は本発明の第２の実施例の製造
方法の各工程を順に示す説明図。
方法の各工程を順に示す説明図。
【図５】図４中の（ｃ）に続く各工程を順に示す説明
図。
図。
【図６】加熱ツ−ルを用いたはんだ付けの工程を示す説
明図。
明図。
【図７】（ａ）〜（ｅ）は本発明の第３の実施例の半導
体装置および半導体装置の製造方法を示す説明図。
体装置および半導体装置の製造方法を示す説明図。
【図８】（ａ）〜（ｄ）は本発明の第４の実施例の半導
体装置および半導体装置の製造方法を示す説明図。
体装置および半導体装置の製造方法を示す説明図。
【図９】（ａ）〜（ｃ）は従来のフリップチップボンデ
ィング方法を示す説明図。
ィング方法を示す説明図。
１１…半導体装置、１２…ＩＣチップ（半導体チッ
プ）、１５…チップ電極、１６…金属柱体（金属パッ
ド）、１７…パッケ−ジ、１８…支持体、２２…基板電
極、３１…半導体装置、３２…インナリ−ド切片（パッ
ケ−ジ電極、金属パッド）、３７…インナリ−ド（リ−
ド）、５１…金バンプ（パッケ−ジ電極）、５２…支持
体、５３…半導体装置、５６…金バンプ（パケ−ジ電
極）、５７…半導体装置。
プ）、１５…チップ電極、１６…金属柱体（金属パッ
ド）、１７…パッケ−ジ、１８…支持体、２２…基板電
極、３１…半導体装置、３２…インナリ−ド切片（パッ
ケ−ジ電極、金属パッド）、３７…インナリ−ド（リ−
ド）、５１…金バンプ（パッケ−ジ電極）、５２…支持
体、５３…半導体装置、５６…金バンプ（パケ−ジ電
極）、５７…半導体装置。
Claims (8)
- 【請求項１】 チップ電極が形成された半導体チップ
と、この半導体チップを覆ったパッケ−ジと、上記チッ
プ電極に接合され、その一部を上記パッケ−ジから露出
させたパッケ−ジ電極とを備え、基板にフリップチップ
ボンディングされて上記パッケ−ジ電極を基板電極に接
合する半導体装置。 - 【請求項２】 上記パッケ−ジ電極が金属柱体であるこ
とを特徴とする前記請求項１記載の半導体装置。 - 【請求項３】 上記パッケ−ジ電極が金属パッドである
ことを特徴とする前記請求項１記載の半導体装置。 - 【請求項４】 上記パッケ−ジ電極がバンプであること
を特徴とする前記請求項１記載の半導体装置。 - 【請求項５】 半導体チップに形成されたチップ電極に
パッケ−ジ電極を接合し上記チップ電極に上記パッケ−
ジ電極を一体化する第１の工程と、上記半導体チップ
を、上記金属パッドを露出させながら上記バンプととも
に封止する第２の工程とを具備した半導体装置の製造方
法。 - 【請求項６】 上記パッケ−ジ電極が金属柱体であり、
この金属柱体が支持体から上記チップ電極に移されて接
合される工程を備えたことを特徴とする上記請求項５記
載の半導体装置の製造方法。 - 【請求項７】 上記パッケ−ジ電極がリ−ドから切断さ
れる金属パッドであり、上記リ−ドに上記チップ電極が
接合される工程と、上記リ−ドが切断されて上記金属パ
ッドが形成される工程を備えたことを特徴とする上記請
求項５記載の半導体装置の製造方法。 - 【請求項８】 チップ電極にバンプが接続される工程を
備えたことを特徴とする上記請求項５記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5328403A JPH06310563A (ja) | 1993-01-20 | 1993-12-24 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP750893 | 1993-01-20 | ||
| JP5-7508 | 1993-01-20 | ||
| JP5328403A JPH06310563A (ja) | 1993-01-20 | 1993-12-24 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06310563A true JPH06310563A (ja) | 1994-11-04 |
Family
ID=26341800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5328403A Pending JPH06310563A (ja) | 1993-01-20 | 1993-12-24 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06310563A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0773584A3 (en) * | 1995-11-08 | 2000-02-02 | Fujitsu Limited | Device having resin package and method of producing the same |
| US6159770A (en) * | 1995-11-08 | 2000-12-12 | Fujitsu Limited | Method and apparatus for fabricating semiconductor device |
| US6329711B1 (en) | 1995-11-08 | 2001-12-11 | Fujitsu Limited | Semiconductor device and mounting structure |
| EP1160856A3 (en) * | 2000-05-26 | 2003-02-12 | Nec Corporation | Flip chip type semiconductor device and method of manufacturing the same |
| US6573121B2 (en) | 1995-11-08 | 2003-06-03 | Fujitsu Limited | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
| WO2019080217A1 (zh) * | 2017-10-29 | 2019-05-02 | 江苏纳沛斯半导体有限公司 | 一种新型ic倒封装机 |
| JPWO2021065907A1 (ja) * | 2019-10-03 | 2021-04-08 |
-
1993
- 1993-12-24 JP JP5328403A patent/JPH06310563A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0773584A3 (en) * | 1995-11-08 | 2000-02-02 | Fujitsu Limited | Device having resin package and method of producing the same |
| US6159770A (en) * | 1995-11-08 | 2000-12-12 | Fujitsu Limited | Method and apparatus for fabricating semiconductor device |
| US6329711B1 (en) | 1995-11-08 | 2001-12-11 | Fujitsu Limited | Semiconductor device and mounting structure |
| US6573121B2 (en) | 1995-11-08 | 2003-06-03 | Fujitsu Limited | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
| US6856017B2 (en) | 1995-11-08 | 2005-02-15 | Fujitsu Limited | Device having resin package and method of producing the same |
| US7144754B2 (en) | 1995-11-08 | 2006-12-05 | Fujitsu Limited | Device having resin package and method of producing the same |
| EP1160856A3 (en) * | 2000-05-26 | 2003-02-12 | Nec Corporation | Flip chip type semiconductor device and method of manufacturing the same |
| KR100432643B1 (ko) * | 2000-05-26 | 2004-05-22 | 엔이씨 일렉트로닉스 코포레이션 | 플립칩형 반도체장치와 그 제조방법 |
| US6759271B2 (en) | 2000-05-26 | 2004-07-06 | Nec Electronics Corporation | Flip chip type semiconductor device and method of manufacturing the same |
| WO2019080217A1 (zh) * | 2017-10-29 | 2019-05-02 | 江苏纳沛斯半导体有限公司 | 一种新型ic倒封装机 |
| JPWO2021065907A1 (ja) * | 2019-10-03 | 2021-04-08 | ||
| WO2021065907A1 (ja) * | 2019-10-03 | 2021-04-08 | ローム株式会社 | 半導体装置、電子部品および電子部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6995469B2 (en) | Semiconductor apparatus and fabricating method for the same | |
| US6622380B1 (en) | Methods for manufacturing microelectronic devices and methods for mounting microelectronic packages to circuit boards | |
| KR100459970B1 (ko) | 반도체 장치 및 그 제조 방법과, 회로기판 및 전자기기 | |
| JPH08510358A (ja) | 集積回路チップと基板との相互接続 | |
| JP2002151626A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001060758A (ja) | 接着材料の貼着方法及び貼着装置、配線基板、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JPH06310563A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JPS5835935A (ja) | 半導体装置及びその製造方法 | |
| JPH09246426A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
| JPH08293530A (ja) | 半導体装置の製造方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JPH07114216B2 (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JPH0236556A (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
| JPH06216191A (ja) | フリップチップボンディング方法 | |
| JP2564694B2 (ja) | 半導体素子の製造方法 | |
| JPH02252248A (ja) | 半導体装置の製造方法 | |
| JPH04359457A (ja) | 半導体装置およびその製造方法 | |
| JP2504466B2 (ja) | 熱圧着ヘッド | |
| JP2000124251A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |